專(zhuān)利名稱(chēng)：電源單元的控制電路、電源單元及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源單元的控制電路、電源單元及其控制方法，更具體地涉及其中與來(lái)自外部的指令相對(duì)應(yīng)地控制輸出電壓的電壓值的電源單元的控制電路、電源單元及其控制方法。
背景技術(shù)：
在半導(dǎo)體器件的技術(shù)領(lǐng)域中，隨著處理速度和集成度的提高，加速了電源單元的電壓的降低。但是，要考慮各種半導(dǎo)體器件中所需要的電源單元的電壓會(huì)根據(jù)制造技術(shù)發(fā)展的不同而變化。當(dāng)接口被安置(assure)在由多個(gè)半導(dǎo)體器件的組合構(gòu)成的系統(tǒng)設(shè)備中的不同半導(dǎo)體器件之間時(shí)，I/O信號(hào)的電壓幅度有時(shí)可能是不同的。就用來(lái)在具有不同電源電壓的半導(dǎo)體器件之間安置接口的技術(shù)而言，已提出了日本未審查專(zhuān)利公開(kāi)No.2002-111470中所示出的技術(shù)。
圖7示出了一種示例?？紤]了將控制大規(guī)模集成電路(LSI)100(例如ASIC)與具有DDR功能的動(dòng)態(tài)存儲(chǔ)器(下文中被稱(chēng)為DDR存儲(chǔ)器)200進(jìn)行接口連接的情況。例如，假設(shè)DDR存儲(chǔ)器200被2.5V的電源電壓Vdd2激勵(lì)，并且電源電壓Vdd2的一半1.25V被設(shè)置于接口電路作為端電壓VTT。與此相對(duì)，假設(shè)控制LSI 100被1.2V的電源電壓激勵(lì)。
在具有高速接口電路的DDR存儲(chǔ)器200中，電壓幅度的寬度被限制為端電壓VTT(例如1.25V)左右±200mV，以抑制信號(hào)的傳輸延遲。接口信號(hào)的最大值為1.45V(端電壓VTT(1.25V)+200mV)，并且該值超過(guò)了1.2V(控制LSI 100的電源電壓Vdd)。
然后，控制LSI 100的低電平側(cè)電壓被設(shè)置為從地電壓上升得到的一電壓，以使端電壓VTT(1.25V)與控制LSI 100的電源電壓Vdd的1/2的電壓相匹配。就是說(shuō)，控制LSI 100的低電平側(cè)電壓被設(shè)置為0.65V，并且相應(yīng)地，電源電壓被設(shè)置為1.85V(＝1.2V+0.65V)。接口信號(hào)以1.25V±200mV的幅度波動(dòng)，使得接口信號(hào)的電壓幅度寬度處于控制LSI100的工作電壓范圍內(nèi)，從而實(shí)現(xiàn)了與DDR存儲(chǔ)器200的直接接口連接。
諸如構(gòu)成半導(dǎo)體器件的MOS晶體管之類(lèi)的器件的電特性及其它物理屬性可能會(huì)受產(chǎn)品質(zhì)量的差異的影響，因?yàn)殡S著處理速度和集成度的提高半導(dǎo)體器件變得小型化，因而有時(shí)會(huì)導(dǎo)致各種半導(dǎo)體器件之間產(chǎn)品質(zhì)量的差異變大。眾所周知，各種器件的電特性及其它物理屬性會(huì)由于使用環(huán)境(例如環(huán)境溫度)的不同而發(fā)生變化。這種特性的變化有時(shí)受使用電壓降低的影響而愈發(fā)明顯，并且要考慮不能在每種使用環(huán)境下都保證足夠的性能。
當(dāng)由于需要提高工作速度而引起伴隨著器件小型化使半導(dǎo)體設(shè)備中使用的電壓加速降低時(shí)，需要將閾值電壓降低到很低的電壓，來(lái)以較高的速度操作MOS晶體管。但是具有很低的閾值電壓的MOS晶體管可能具有這樣的特性，即由于MOS晶體管未導(dǎo)通時(shí)其源極和漏極之間透過(guò)的漏電流而引起消耗電流增加。為了減少這種漏電流，考慮通過(guò)將電壓偏置施加于MOS晶體管的背柵極以施加背柵極偏置效應(yīng)，來(lái)加深閾值電壓。就是說(shuō)，保證高速操作的特性所需要的低閾值電壓與保證低消耗電流的特性所需要的高閾值電壓相沖突。
因此，當(dāng)半導(dǎo)體器件被停止工作時(shí)，執(zhí)行增加背柵極偏置效應(yīng)的電壓偏置，以加深MOS晶體管的閾值電壓，從而減少由漏電流引起的電流消耗，如日本未審查專(zhuān)利公開(kāi)No.H7(1995)-176624中所公開(kāi)的。在工作時(shí)間，通過(guò)執(zhí)行減少背柵極偏置效應(yīng)的電壓偏置以降低MOS晶體管的閾值電壓，實(shí)現(xiàn)了高速操作。這種技術(shù)通過(guò)動(dòng)態(tài)地控制到MOS晶體管的背柵極的電壓偏置既實(shí)現(xiàn)了工作時(shí)間時(shí)的高速響應(yīng)，又實(shí)現(xiàn)了等待時(shí)間時(shí)的低消耗電流。

發(fā)明內(nèi)容
為了在各自具有不同電源電壓的半導(dǎo)體器件之間進(jìn)行接口連接，比地電壓高的電壓被作為低電平側(cè)電壓來(lái)使用接口信號(hào)的閾值電壓，而通常不采用其值為電源電壓的參考值的低電平側(cè)電壓作為公共地，如日本未審查專(zhuān)利公開(kāi)No.2002-111470中所公開(kāi)的。
但是，從系統(tǒng)設(shè)備或其它控制器中指示的作為控制LSI(在這個(gè)示例中，控制LSI將比地電壓高的電壓作為其低電平側(cè)電壓)所需要的電源電壓的電源電壓通常是關(guān)于相對(duì)地的電壓值的信息。原因是常規(guī)的電源電壓是相對(duì)地的電壓。如果電源單元被基于這個(gè)電壓值信息進(jìn)行指示，則其不能為低電平側(cè)電壓或高電平側(cè)電壓提供預(yù)定電壓，使得恐怕不能提供實(shí)現(xiàn)日本未審查專(zhuān)利公開(kāi)No.2002-111470中所公開(kāi)的接口的電源，這是所要解決的一個(gè)問(wèn)題。
此外，通過(guò)改變工作時(shí)間和等待時(shí)間中到MOS晶體管的背柵極的電壓偏置來(lái)改變閾值電壓，可以同時(shí)滿(mǎn)足高速度工作和低消耗電流這兩個(gè)相沖突的特性，如日本未審查專(zhuān)利公開(kāi)NO.H7(1995)-176624中所公開(kāi)的。
但是，處理質(zhì)量的差異、溫度的變化等可能導(dǎo)致各種半導(dǎo)體器件之間的不同的特性變化。最佳電壓值可能依半導(dǎo)體器件或工作條件而不同。雖然需要根據(jù)工作特性調(diào)節(jié)預(yù)先指定的電壓值的電壓值調(diào)節(jié)功能，但是日本未審查專(zhuān)利公開(kāi)No.H7(1995)-176624并沒(méi)有公開(kāi)這種功能，這也是所要解決的問(wèn)題。
因此，考慮上述現(xiàn)有技術(shù)而完成了本發(fā)明，本發(fā)明的目的在于提供一種電源單元的控制電路、電源單元及其控制方法，其能夠根據(jù)來(lái)自外部的指令靈活地設(shè)置和調(diào)節(jié)輸出電壓。
為了實(shí)現(xiàn)上述目的，提供了根據(jù)來(lái)自外部的指令控制輸出電壓的電壓值的電源單元的控制電路，其包括電壓調(diào)節(jié)部分，其根據(jù)從外部輸入的第一電壓設(shè)置信息或者根據(jù)所述第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息來(lái)調(diào)節(jié)實(shí)際電壓信息，其中基于從電壓調(diào)節(jié)部分中輸出的實(shí)際電壓信息控制輸出電壓的電壓值。
還提供了一種電源單元，其中根據(jù)來(lái)自外部的指令控制輸出電壓的電壓值，所述電源單元包括電壓調(diào)節(jié)部分，其根據(jù)從外部輸入的第一電壓設(shè)置信息或者根據(jù)所述第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息調(diào)節(jié)實(shí)際電壓信息，其中基于從電壓調(diào)節(jié)部分中輸出的實(shí)際電壓信息控制輸出電壓的電壓值。
在本發(fā)明的電源單元的控制電路和本發(fā)明的電源單元中，實(shí)際電壓信息由電壓調(diào)節(jié)部分根據(jù)從外部輸入的第一電壓設(shè)置信息進(jìn)行調(diào)節(jié)，或者實(shí)際電壓信息被根據(jù)從外部輸入的第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息進(jìn)行調(diào)節(jié)?；谡{(diào)節(jié)后的實(shí)際電壓信息控制電源單元的輸出電壓。
此外，提供了一種電源單元，其中根據(jù)來(lái)自外部的指令控制輸出電壓的電壓值，所述電源單元包括電壓調(diào)節(jié)部分，其根據(jù)從外部輸入的第一電壓設(shè)置信息或者根據(jù)所述第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息來(lái)調(diào)節(jié)實(shí)際電壓信息，其中基于從電壓調(diào)節(jié)部分中輸出的實(shí)際電壓信息控制輸出電壓的電壓值。
根據(jù)本發(fā)明的電源單元的控制方法，第一電壓設(shè)置信息被從外部輸入，并且實(shí)際電壓信息被根據(jù)所輸入的第一電壓設(shè)置信息進(jìn)行調(diào)節(jié)。或者，在預(yù)先設(shè)置了第二電壓設(shè)置信息之后，第一電壓設(shè)置信息被從外部輸入，并且實(shí)際電壓信息被根據(jù)第一和第二電壓設(shè)置信息進(jìn)行調(diào)節(jié)?；谡{(diào)節(jié)后的實(shí)際電壓信息控制來(lái)自電源單元的輸出電壓。
因此，即使被從外部輸入的第一電壓設(shè)置信息設(shè)置或/和預(yù)定的第二電壓設(shè)置信息設(shè)置為供電目的地的輸出電壓的關(guān)于電壓設(shè)置的信息不同于實(shí)際需要的電壓值，也可以通過(guò)調(diào)節(jié)實(shí)際電壓信息靈活地設(shè)置所需要的輸出電壓。
有時(shí)希望通過(guò)向指定的電壓值提供偏移量或/和通過(guò)根據(jù)預(yù)定的調(diào)節(jié)放大倍率來(lái)調(diào)節(jié)用于提供電壓的電壓值，所述預(yù)定的調(diào)節(jié)放大倍率與半導(dǎo)體器件所表示的電子器件或組合電子器件而構(gòu)成的系統(tǒng)設(shè)備的電路配置相對(duì)應(yīng)或/和與電子器件或系統(tǒng)設(shè)備的制造質(zhì)量的不同或由使用環(huán)境引起的操作特性的變化相對(duì)應(yīng)。這是為了優(yōu)化器件的操作。而且在這種情況下，經(jīng)過(guò)預(yù)定調(diào)節(jié)的實(shí)際電壓信息可以根據(jù)被給定作為與輸出電壓相關(guān)聯(lián)的信息的第一和第二電壓設(shè)置信息而輸出。
如果輸出電壓的指定值信息被提供給電源單元的控制電路或電源單元作為第一電壓設(shè)置信息，則可以很容易地調(diào)節(jié)各個(gè)器件固有的實(shí)際電壓信息。不需要從外部輸入各個(gè)器件固有的電壓值，因此可以簡(jiǎn)化對(duì)電源單元的控制電路和電源單元的控制。為了根據(jù)各個(gè)器件設(shè)置由指定的電壓值變化得到的固有電壓值，指示從指定的電壓值開(kāi)始的變化量的關(guān)于電壓設(shè)置的信息作為第一電壓設(shè)置信息可以被輸入到電源單元的控制電路或者電源單元。因此，可以很容易地輸出依各個(gè)器件而不同的電壓。
結(jié)合附圖閱讀下面的詳細(xì)描述，將更充分地清楚本發(fā)明的上述和其它的目的和新穎的特征。但是應(yīng)當(dāng)理解，這些附圖僅僅是為了說(shuō)明，不希望成為對(duì)本發(fā)明的界限的限定。


圖1是示出了電源單元和接收功率的外部設(shè)備之間的連接的示圖；圖2是本發(fā)明的原理性示圖；圖3是示出了第一實(shí)施例的電壓調(diào)節(jié)部分的示圖；圖4是示出了第二實(shí)施例的示圖；圖5是示出了第三實(shí)施例的示圖；圖6是示出了第四實(shí)施例的示圖；以及圖7是示出了現(xiàn)有技術(shù)的控制LSI和DDR存儲(chǔ)器之間的接口的示圖。
具體實(shí)施例方式
在下文中，將參考圖1-6詳細(xì)描述根據(jù)本發(fā)明的電源單元的控制電路、電源單元及其控制方法的實(shí)施例。
圖1示出了本發(fā)明的電源單元1和從電源單元1向其提供功率的外部單元2之間的連接關(guān)系。如圖2的原理性示圖中所示，電源單元1負(fù)載有多個(gè)DC-DC轉(zhuǎn)換器30-70，其中每一個(gè)都向外部單元2提供用在接口信號(hào)的閾值電壓等中的高電平側(cè)電源電壓VDD、低電平側(cè)電源電壓VSS、PMOS和NMOS晶體管的背柵極電壓VBGP、VBGN和參考電壓Vref。電源單元1通過(guò)諸如IIC總線(xiàn)這樣的通信線(xiàn)路與外部單元2交換各種信息。外部單元2由包括PMOS/NMOS晶體管的MOS器件構(gòu)成。還提供了圖7中所示出的接口結(jié)構(gòu)。
這里所提到的各種信息指與電源電壓相關(guān)的第一電壓設(shè)置信息等和外部單元2所需要的各個(gè)電壓偏置。外部單元2對(duì)應(yīng)于來(lái)自電源單元1的功率供應(yīng)開(kāi)始其動(dòng)作。因此，通過(guò)諸如IIC總線(xiàn)這樣的通信線(xiàn)路從外部單元2發(fā)送的第一電壓設(shè)置信息需要在外部單元2達(dá)到穩(wěn)定狀態(tài)之前的過(guò)渡狀態(tài)中被發(fā)送。要考慮這種臨時(shí)的設(shè)置信息可能被發(fā)送，并且其可能不是應(yīng)當(dāng)被提供的優(yōu)化后的電壓設(shè)置信息?；蛘撸话l(fā)送的信息可能是不同于要輸出的電壓值的名義上的電壓設(shè)置信息。
例如，作為各種信息，基于構(gòu)成外部單元2的各個(gè)器件的電壓規(guī)格的第一電壓設(shè)置信息可以被發(fā)送。在這種情況下，其中如圖7中所示的器件之間低電平側(cè)電源電壓不同的接口結(jié)構(gòu)不被考慮。優(yōu)選地，與接口結(jié)構(gòu)相對(duì)應(yīng)的輸出電壓偏移值信息被添加到從電源單元1中發(fā)送的第一電壓設(shè)置信息中，以調(diào)節(jié)實(shí)際電壓信息，然后該功率被提供給器件。
優(yōu)選地，電源單元1配備有最佳的第二電壓設(shè)置信息，該信息與從外部單元2發(fā)送的第一電壓設(shè)置信息相關(guān)聯(lián)。
由于構(gòu)成外部單元2或與外部單元2匹配的器件的不同，可以?xún)?yōu)選地考慮提供不同于指定電壓值(例如電壓范圍的中心值)的電壓值，以得到最佳電路動(dòng)作。例如，相對(duì)于輸出電壓的指定值信息，可以很方便地通過(guò)以下方式得到根據(jù)預(yù)定電壓調(diào)節(jié)放大倍率信息調(diào)節(jié)的實(shí)際電壓信息，所述方式是如果要發(fā)送的第一電壓設(shè)置信息是輸出電壓的指定值信息，則配備利用電壓調(diào)節(jié)放大倍率信息作為第二電壓設(shè)置信息的電源單元1，或者如果要發(fā)送的第一電壓設(shè)置信息是預(yù)定的電壓調(diào)節(jié)放大倍率信息，則配備利用輸出電壓的指定值信息作為第二電壓設(shè)置信息的電源單元1。
如果需要保持例如高電平側(cè)電源電壓VDD和PMOS晶體管的背柵極電壓VBGP之間或低電平側(cè)電源電壓VSS和NMOS晶體管的背柵極電壓VBGN之間的預(yù)定電壓關(guān)系，那么如果能夠在電源單元1中進(jìn)行指定的調(diào)節(jié)就會(huì)很方便。
在下面的描述中，將在第一到第四實(shí)施例中示出一種用于調(diào)節(jié)實(shí)際電壓信息以將準(zhǔn)確的電壓值輸出到外部單元2中的方法，所述調(diào)節(jié)基于從外部單元2發(fā)送的各種第一電壓設(shè)置信息和按照需要預(yù)先存儲(chǔ)的第二電壓設(shè)置信息。
圖2是本發(fā)明的原理性示圖。電源單元1由第一-第五DC-DC轉(zhuǎn)換器30到70構(gòu)成。設(shè)置第一-第五DC-DC轉(zhuǎn)換器30到70的輸出電壓VDD、VSS、Vref、VBGP和VBGN的電壓值的設(shè)置電壓VR1-VR5被基于通過(guò)IIC總線(xiàn)從外部單元2發(fā)送的第一電壓設(shè)置信息進(jìn)行確定。電源單元1包括接口控制部分IF，寄存器REGa-REGd、電壓調(diào)節(jié)部分AD、寄存器REG1-REG5以及DA轉(zhuǎn)換器DAC1-DAC5。這里，第一-第五DC-DC轉(zhuǎn)換器30-70也是由接口控制部分IF，寄存器REGa-REGd、電壓調(diào)節(jié)部分AD、寄存器REG1-REG5以及DA轉(zhuǎn)換器DAC1-DAC5構(gòu)成。電源單元1的控制電路20是通過(guò)配備誤差放大器EA1-EA5、三角波振蕩器O1-O5以及PWM比較器PWM1-PWM5來(lái)構(gòu)成的。
接口控制部分IF的輸入端被連接到IIC總線(xiàn)。這個(gè)IIC總線(xiàn)被連接到外部單元2，并且第一電壓設(shè)置信息從外部單元2中被發(fā)送。接口控制部分IF的輸出端被連接到寄存器REGa-REGd。
寄存器REGa-REGd被連接到電壓調(diào)節(jié)部分AD。從外部單元2中發(fā)送的第一電壓設(shè)置信息被調(diào)節(jié)為用于第一-第五DC-DC轉(zhuǎn)換器30-70的各個(gè)實(shí)際電壓信息。電壓調(diào)節(jié)部分AD被連接到寄存器REG1-REG5，并且寄存器REG1-REG5被連接到DA轉(zhuǎn)換器DAC1-DAC5。DA轉(zhuǎn)換器DAC1-DAC5被連接到第一-第五DC-DC轉(zhuǎn)換器30-70。經(jīng)電壓調(diào)節(jié)部分AD調(diào)節(jié)過(guò)的實(shí)際電壓信息被存儲(chǔ)在寄存器REG1-REG5中，被DA轉(zhuǎn)換器DAC1-DAC5進(jìn)行DA轉(zhuǎn)換，然后設(shè)置電壓VR1-VR5被輸出。
第一DC-DC轉(zhuǎn)換器30向外部單元2提供高電平側(cè)電源電壓VDD，并且其包括主開(kāi)關(guān)晶體管T11、同步側(cè)開(kāi)關(guān)晶體管T12、扼流線(xiàn)圈L1和電容器C1。在主開(kāi)關(guān)晶體管T11中，輸入電壓VIN被提供到其漏極。主開(kāi)關(guān)晶體管T11的源極被連接到同步側(cè)開(kāi)關(guān)晶體管T12的漏極。同步開(kāi)關(guān)晶體管T12的源極被接地。此外，主開(kāi)關(guān)晶體管T11的源極和同步開(kāi)關(guān)晶體管T12的漏極被連接到扼流線(xiàn)圈L1的一端。扼流線(xiàn)圈L1的另一端為輸出高電平側(cè)電源電壓VDD的輸出端。而且，電容器C11被連接在輸出端與地之間。
第一DC-DC轉(zhuǎn)換器30包括誤差放大器EA1、三角波振蕩器O1以及PWM比較器PWM1。誤差放大器EA1的反相輸入端被連接到輸出端。另一方面，誤差放大器EA1的非反相輸入端被連接到DA轉(zhuǎn)換器DAC1，并且設(shè)置電壓VR1被輸入其中。
三角波振蕩器O1輸出三角波信號(hào)。三角波信號(hào)在指定的電壓范圍(例如1.0V-2.0V)內(nèi)波動(dòng)。三角波振蕩器O1由例如OP放大器、電阻器、電容器等構(gòu)成。
PWM比較器PWM1具有正側(cè)輸入端(+)和負(fù)側(cè)輸入端(-)。這個(gè)正側(cè)輸入端(+)被連接到誤差放大器EA1的輸出端(N1)。另一方面，負(fù)側(cè)輸入端(-)被連接到三角波振蕩器O1。此外，PWM比較器PWM1的輸出端(Q1)被連接到主開(kāi)關(guān)晶體管T11的柵極，并且PWM比較器PWM1的非反相輸出端(*Q1)被連接到同步開(kāi)關(guān)晶體管T12的柵極。
第二到第四DC-DC轉(zhuǎn)換器40-60的結(jié)構(gòu)與第一DC-DC轉(zhuǎn)換器30相同。提供了誤差放大器EA2-EA4來(lái)代替第一DC-DC轉(zhuǎn)換器30的誤差放大器EA1，并且設(shè)置電壓VR2-VR4被輸入各個(gè)非反相輸入端。此外，提供了PWM比較器PWM2-PWM4來(lái)代替PWM比較器PWM1，提供了主開(kāi)關(guān)晶體管T21-T41來(lái)代替主開(kāi)關(guān)晶體管T11，提供了同步側(cè)開(kāi)關(guān)晶體管T22-T42來(lái)代替同步側(cè)開(kāi)關(guān)晶體管T12，提供了扼流線(xiàn)圈L2-L4來(lái)代替扼流線(xiàn)圈L1，并且提供了電容器C2-C4來(lái)代替電容器C1。
扼流線(xiàn)圈L2-L4的其它端為輸出端，其輸出低電平側(cè)電源電壓VSS、參考電壓Vref和PMOS晶體管的背柵極電壓VBGP。
與第一-第四DC-DC轉(zhuǎn)換器30-60一樣，用于輸出NMOS晶體管的背柵極電壓VBGN(其為負(fù)電壓)的第五DC-DC轉(zhuǎn)換器70的結(jié)構(gòu)包括誤差放大器EA5、三角波振蕩器O5、PWM比較器PWM5、主開(kāi)關(guān)晶體管T51、同步側(cè)開(kāi)關(guān)晶體管T52、扼流線(xiàn)圈L5，以及電容器C5。
為了輸出負(fù)電壓，與第一-第四DC-DC轉(zhuǎn)換器30-60不同，同步側(cè)開(kāi)關(guān)晶體管T52和電容器C5被連接到輸出端而不是地。扼流線(xiàn)圈L5被連接到地而不是輸出端。反相放大器INV被提供在輸出端和誤差放大器EA5的反相輸入端之間，以使輸出電壓被反相且被反饋到誤差放大器EA5的反相輸入端。
接口控制部分IF對(duì)應(yīng)于通信部分。
接下來(lái)，將描述電源單元1的控制方法。接口控制部分IF從連接到IIC總線(xiàn)的外部單元2中接收第一電壓設(shè)置信息。接口控制部分IF接收到的第一電壓設(shè)置信息被存儲(chǔ)在各個(gè)DC-DC轉(zhuǎn)換器的寄存器REGa-REGd中。從外部單元發(fā)送的第一電壓設(shè)置信息用與低電平側(cè)電源電壓的電位差來(lái)表示，因?yàn)樗潜硎具壿嬰妷褐档男畔ⅰ＞褪钦f(shuō)，它是指示相對(duì)地的電壓值的信息。因此，如果低電平側(cè)電源電壓VSS不同于地電壓，則它與指示實(shí)際電壓值的實(shí)際電壓信息相一致，并且第一電壓設(shè)置信息不被發(fā)送。因此，寄存器REGa-REGd被構(gòu)造成比DC-DC轉(zhuǎn)換器的數(shù)目少一個(gè)。原因是與低電平側(cè)電源電壓VSS相關(guān)的第一電壓設(shè)置信息不需要被發(fā)送，因?yàn)榈谝浑妷涸O(shè)置信息采用低電平側(cè)電源電壓VSS作為地電平。
存儲(chǔ)在寄存器REGa-REGd中的第一電壓設(shè)置信息是用于設(shè)置諸如電源電壓、參考電壓、PMOS晶體管的背柵極電壓、NMOS晶體管的背柵極電壓這樣的輸出電壓的信息。該信息包括輸出電壓的指定值信息、輸出電壓調(diào)節(jié)放大倍率信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息等。
這里提到的特定電壓是與從電源單元1輸出的輸出電壓有關(guān)的電壓，其將名義上臨時(shí)給定的邏輯電壓值(指定值)與實(shí)際輸出的電壓值(調(diào)節(jié)值)進(jìn)行比較。例如，閾值電壓就是特定電壓的示例。如果在圖7中控制LSI 100被單獨(dú)考慮，則閾值電壓為0.6V，其是電源電壓(1.2V)的1/2。這是特定電壓的指定值。在圖7中所示出的接口連接中，閾值電壓需要等于(meet)端電壓VTT(1.25V)。這是特定電壓的調(diào)節(jié)值。
存儲(chǔ)在各個(gè)寄存器REGa-REGd中的第一電壓設(shè)置信息是指示邏輯電壓值的信息的數(shù)字信號(hào)或指示與要輸出的電壓值的實(shí)際電壓信息相對(duì)應(yīng)的代碼信息的數(shù)字信號(hào)。
電壓調(diào)節(jié)部分AD基于存儲(chǔ)在寄存器REGa-REGd中的第一電壓設(shè)置信息調(diào)節(jié)實(shí)際電壓信息，該實(shí)際電壓信息是要從第一-第五DC-DC轉(zhuǎn)換器30-70中輸出的電壓值的信息。調(diào)節(jié)后的實(shí)際電壓信息被存儲(chǔ)在各個(gè)第一-第五DC-DC轉(zhuǎn)換器30-70的寄存器REG1-REG5中。存儲(chǔ)在寄存器REG1-REG5中的實(shí)際電壓信息是數(shù)字信號(hào)。這些數(shù)字信號(hào)在DA轉(zhuǎn)換器DAC1-DAC5中被轉(zhuǎn)換為模擬值。轉(zhuǎn)換后的模擬信號(hào)被輸入到誤差放大器EA1-EA5的非反相輸入端作為第一-第五DC-DC轉(zhuǎn)換器30-70的設(shè)置電壓VR1-VR5。
第一-第五DC-DC轉(zhuǎn)換器30-70的輸出電壓被反饋到誤差放大器EA1-EA5的反相輸入端。高電平側(cè)電源電壓VDD與設(shè)置電壓VR1的差分電壓、低電平側(cè)電源電壓VSS與設(shè)置電壓VR2的差分電壓、參考電壓Vref與設(shè)置電壓VR3的差分電壓、背柵極電壓VBGP與設(shè)置電壓VR4的差分電壓以及被反相的背柵極電壓VBGN與設(shè)置電壓VR5的差分電壓被進(jìn)行誤差放大。從輸出端(N1)-(N5)輸出的誤差輸出電壓被輸入PWM比較器PWM1-PWM5的正側(cè)輸出端(+)。
來(lái)自三角波振蕩器O1-O5的三角波信號(hào)被輸入PWM比較器PWM1-PWM5的負(fù)側(cè)輸入端(-)。PWM比較器PWM1-PWM5將誤差輸出電壓與三角波信號(hào)的電壓值進(jìn)行比較。
當(dāng)誤差輸出電壓大于三角波信號(hào)的電壓值時(shí)，PWM比較器PWM1-PWM5從輸出端(Q1)-(Q5)輸出高電平PWM信號(hào)。同時(shí)，低電平的反相后的PWM信號(hào)從反相輸出端(*Q1)-(*Q5)中被輸出。當(dāng)誤差輸出電壓小于三角波信號(hào)的電壓值時(shí)，PWM比較器PWM1-PWM5從輸出端(Q1)-(Q5)輸出低電平PWM信號(hào)。同時(shí)，高電平的反相后的PWM信號(hào)從反相輸出端(*Q1)-(*Q5)中被輸出。
PWM信號(hào)被輸入主開(kāi)關(guān)晶體管T11-T51的柵極。當(dāng)PWM信號(hào)為高電平時(shí)主開(kāi)關(guān)晶體管T11-T51被導(dǎo)通，當(dāng)PWM信號(hào)為低電平時(shí)主開(kāi)關(guān)晶體管T11-T51被關(guān)斷。反相PWM信號(hào)被輸入同步側(cè)開(kāi)關(guān)晶體管T12-T52的柵極。當(dāng)反相PWM信號(hào)為低電平時(shí)同步側(cè)開(kāi)關(guān)晶體管T12-T52被關(guān)斷，當(dāng)反相PWM信號(hào)為高電平時(shí)主開(kāi)關(guān)晶體管T12-T52被導(dǎo)通。輸出電壓(VDD、VSS、Vref、VBGP、VBGN)被控制來(lái)符合設(shè)置電壓VR1-VR5的要求，因?yàn)镻WM信號(hào)在高電平和低電平之間重復(fù)地變化，并且同時(shí)，反相PWM信號(hào)在低電平和高電平之間重復(fù)地變化。輸出電壓VBGN是具有與設(shè)置電壓VR5相反的極性的電壓值。
通過(guò)IIC總線(xiàn)發(fā)送的第一電壓設(shè)置信息被存儲(chǔ)在寄存器REGa-REGd中。存儲(chǔ)在寄存器REGa-REGd中的第一電壓設(shè)置信息被電壓調(diào)節(jié)部分AD調(diào)節(jié)為實(shí)際電壓信息，并且之后被存儲(chǔ)在寄存器REG1-REG5中。從寄存器REG1-REG5中輸出的實(shí)際電壓信息可以將各個(gè)輸出電壓控制為目標(biāo)電壓值，作為用于設(shè)置第一-第五DC-DC轉(zhuǎn)換器30-70的輸出電壓(VDD、VSS、Vref、VBGP、VBGN)的設(shè)置電壓VR1-VR5。第一電壓設(shè)置信息可以被電壓調(diào)節(jié)部分AD調(diào)節(jié)為最佳的實(shí)際電壓信息，而不管第一電壓設(shè)置信息是什么。
圖3是應(yīng)用于第一實(shí)施例的電壓調(diào)節(jié)部分AD1的電路框圖。圖2的原理性示圖示出了電壓調(diào)節(jié)部分AD的實(shí)施例。在第一實(shí)施例中，電源單元1將被作為用于向構(gòu)成圖7中所示接口的控制LSI 100供電的單元進(jìn)行描述。
在圖7的控制LSI 100中，低電平側(cè)電源電壓作為地電壓時(shí)的標(biāo)稱(chēng)電源電壓被假設(shè)為例如1.2V。電源電壓信息VD0被存儲(chǔ)在具有電壓值為1.2V的信息的寄存器REGa中。在PMOS/NMOS晶體管的背柵極的情況下，假設(shè)比高電平側(cè)電源電壓高ΔVP的電壓被施加到PMOS晶體管的背柵極來(lái)確保背柵極效應(yīng)，并且比地電壓低ΔVN的電壓被施加到NMOS晶體管。PMOS晶體管的背柵極效應(yīng)電壓信息DVP被存儲(chǔ)在具有電壓值為ΔVP的信息的寄存器REGc中。NMOS晶體管的背柵極效應(yīng)電壓信息DVN被存儲(chǔ)在具有電壓值為ΔVN的信息的寄存器REGd中。接口信號(hào)的端電壓VTT被設(shè)置為例如1.25V?？刂芁SI 100的閾值電壓需要匹配端電壓VTT。參考電壓信息VRF0被存儲(chǔ)在具有1.25V的電壓的信息的寄存器REGb中。
要在操作部分OP1中執(zhí)行的操作的目的在于從電源電壓信息VD0和參考電壓信息VRF0獲得實(shí)際高電平側(cè)電源電壓信息VR1D，該信息用于設(shè)置從電源單元1中輸出的物理高電平側(cè)電源電壓VDD。為了使控制LSI100的邏輯閾值電壓與端電壓VTT(1.25V)一致，通過(guò)將1/2的電源電壓信息VD0與參考電壓信息VRF0相加來(lái)計(jì)算表示物理高電平側(cè)電源電壓VDD的實(shí)際高電平側(cè)電源電壓信息VR1D。即VR1D＝VD0/2+VRF0。作為高電平側(cè)電源電壓VDD的值，1.2V/2+1.25V＝1.85V被輸出。
操作部分OP1由除法器和加法器構(gòu)成。根據(jù)第一實(shí)施例，除法器除以2。可以簡(jiǎn)單地通過(guò)進(jìn)行1位的位移來(lái)實(shí)現(xiàn)該數(shù)字操作。加法器的數(shù)字操作可以很容易地利用已知的電路配置來(lái)實(shí)現(xiàn)。
操作部分OP2所執(zhí)行的操作的目的在于基于電源電壓信息VD0和參考電壓信息VRF0獲得實(shí)際低電平側(cè)電源電壓信息VR2D，該信息用于設(shè)置從電源單元1中輸出的物理低電平側(cè)電源電壓VSS。與操作部分OP1中類(lèi)似，通過(guò)從參考電壓信息VRF0中減去1/2的電源電壓信息VD0來(lái)計(jì)算表示物理低電平側(cè)電源電壓VSS的實(shí)際低電平側(cè)電源電壓信息VR2D。即VR2D＝VRF0-VD0/2。作為低電平側(cè)電源電壓VSS的值，1.25V-1.2V/2＝0.65V被輸出。
操作部分OP2由除法器和減法器構(gòu)成。與操作部分OP1一樣，除法器可以通過(guò)進(jìn)行1位的位移來(lái)容易地實(shí)現(xiàn)數(shù)字操作。此外，減法器的數(shù)字操作可以很容易地利用已知的電路配置來(lái)實(shí)現(xiàn)。
操作部分OP3所執(zhí)行的操作的目的在于獲得用于設(shè)置從電源電壓1輸出的物理背柵極電壓VBGP的實(shí)際PMOS背柵極電壓信息VR4D，并且通過(guò)將PMOS晶體管的背柵極效應(yīng)電壓信息DVP與實(shí)際高電平側(cè)電源電壓信息VR1D相加來(lái)施加PMOS晶體管的背柵極效應(yīng)。同樣，操作部分OP4所執(zhí)行的操作的目的在于獲得用于設(shè)置從電源單元1輸出的物理背柵極電壓VBGN的實(shí)際NMOS背柵極電壓信息VR5D，并且通過(guò)從實(shí)際低電平側(cè)電源電壓信息VR2D中減去NMOS晶體管的背柵極電壓信息DVN來(lái)施加NMOS晶體管的背柵極效應(yīng)。這些操作用下面的式子表示VR4D＝VR1+DVPVR5D＝VR2-DVN
作為PMOS晶體管的背柵極電壓VBGP的值，1.85V+/ΔVP被輸出，并且作為NMOS晶體管的背柵極電壓VBGN，0.65V-ΔVN被輸出。
操作部分OP3和OP4分別由加法器和減法器構(gòu)成。數(shù)字操作可以很容易地利用已知電路配置來(lái)實(shí)現(xiàn)。
在第一實(shí)施例中，如上所述，可以通過(guò)利用操作部分OP1-OP4計(jì)算第一電壓設(shè)置信息來(lái)調(diào)節(jié)實(shí)際電壓信息。同時(shí)，參考電壓信息VRF0被存儲(chǔ)在寄存器REG3中作為實(shí)際參考電壓信息VR3D。實(shí)際參考電壓信息VR3D所指示的電壓值為1.25V，其等于參考電壓信息VRF0所指示的電壓值。
這里，電源電壓信息VD0是輸出電壓的指定值信息的示例，并且PMOS/NMOS晶體管的背柵極效應(yīng)電壓信息DVP、DVN是輸出電壓偏移值信息的示例?？梢酝ㄟ^(guò)將作為輸出電壓偏移值信息的背柵極效應(yīng)電壓信息DVP、DVN與實(shí)際高電平側(cè)/低電平側(cè)電源電壓信息VR1D、VR2D相加或相減來(lái)得到實(shí)際的P/NMOS背柵極電壓信息VR4D、VR5D。此外，參考電壓值信息VRF0是特定電壓的調(diào)節(jié)值信息的示例。
如果指示的電壓值(0.6V)為電源電壓值信息VD0所指示的電壓值(1.2V)的1/2的信息是特定電壓的指定值信息，則差分偏移值信息可以通過(guò)利用減法器從作為特定電壓的調(diào)節(jié)值信息的參考電壓值信息VRF0中減去特定電壓的指定值信息來(lái)得到，然后可以通過(guò)將差分偏移值信息與輸出電壓的指定值信息(例如電源電壓值信息VD0)相加來(lái)調(diào)節(jié)實(shí)際電壓信息。在這種情況下，差分偏移值信息所指示的電壓值為1.25V-0.6V＝0.65V。不必說(shuō)，這個(gè)電壓值與低電平側(cè)電源電壓VSS相一致。在第一實(shí)施例中，從地電壓到低電平側(cè)電源電壓VSS的轉(zhuǎn)變對(duì)應(yīng)于根據(jù)差分偏移值信息轉(zhuǎn)變的電壓值。根據(jù)第一實(shí)施例，代替這個(gè)操作，通過(guò)操作部分OP1-OP4的操作調(diào)節(jié)實(shí)際電壓信息。
雖然在第一實(shí)施例中，描述了其中與輸出電壓偏移值信息相加或相減的對(duì)象是實(shí)際高電平側(cè)/低電平側(cè)電源電壓值信息VR1D/VR2D的情況，但是本發(fā)明不局限于該示例，也可以采用其中第一電壓設(shè)置信息進(jìn)行加法或減法的結(jié)構(gòu)。此外，實(shí)際高電平側(cè)電源信息VR1D、實(shí)際低電平側(cè)電源電壓信息VR2D、實(shí)際參考電壓信息VR3D、實(shí)際PMOS背柵極電壓信息VR4D以及實(shí)際NMOS背柵極電壓信息VR5D是實(shí)際電壓信息的示例。
不必說(shuō)，操作部分OP1-OP4及其它操作可以從硬件的角度利用已知的電路配置來(lái)實(shí)現(xiàn)，或者從軟件的角度利用已知的操作程序來(lái)實(shí)現(xiàn)。
圖4是示出了第二實(shí)施例的電路框圖。第二實(shí)施例包括放大器A1和比較器CMP1，還有另外具有選擇器S1和S2的電壓調(diào)節(jié)部分AD2。在第一DC-DC轉(zhuǎn)換器30中，傳感電阻器RS被設(shè)在相對(duì)于扼流線(xiàn)圈L1和電容器C1之間的連接點(diǎn)的輸出側(cè)的電流通路上。放大器A1被連接到傳感電阻器RS的兩端。扼流線(xiàn)圈L1和電容器C1之間的連接點(diǎn)被連接到放大器A1的非反相輸入端，而其輸出側(cè)被連接到反相輸入端，并且放大器A1放大利用傳感電阻器RS轉(zhuǎn)換成電壓的輸出電流。放大器A1的輸出端被連接到比較器CMP1的非反相輸入端。比較器CMP1的反相輸入端被連接到參考電壓VRF。比較器CMP1的輸出端被連接到選擇器S1和S2的選擇端(S)。
這里，高電平側(cè)電源電壓VDD對(duì)應(yīng)于第一輸出電壓。放大器A1對(duì)應(yīng)于緩沖部分，并且選擇器S1和S2以及寄存器REGc1、REGc2、REGd1和REGd2對(duì)應(yīng)于選擇部分。參考電壓VRF對(duì)應(yīng)于參考值。此外，傳感電阻器RS和放大器A1對(duì)應(yīng)于電源單元的檢測(cè)部分。比較器CMP1、選擇器S1和S2以及寄存器REGc1、REGc2、REGd1和REGd2的設(shè)置(provision)對(duì)應(yīng)于電壓改變部分。放大器A1對(duì)應(yīng)于電源單元的控制電路中的檢測(cè)部分。
選擇器S1選擇寄存器REGc1和REGc2中的任一個(gè)，并代替第一實(shí)施例的寄存器REGc被連接到操作部分OP3。操作部分OP3的另一端被連接到寄存器REG1。選擇器S2選擇寄存器REGd1和REGd2中的任一個(gè)，并代替寄存器REGd被連接到操作部分OP4。操作部分OP4的另一端被連接到寄存器REG2。
寄存器REGc1和REGc2存儲(chǔ)背柵極效應(yīng)電壓值信息DVP1和DVP2，它們各自具有要被加到實(shí)際高電平側(cè)電源電壓信息VR1D上的用于調(diào)節(jié)實(shí)際PMOS背柵極電壓信息VR4D的不同的電壓值信息，實(shí)際PMOS背柵極電壓信息VR4D建立PMOS晶體管的物理背柵極電壓VBGP。同樣，寄存器REGd1和REGd2存儲(chǔ)背柵極效應(yīng)電壓值信息DVN1和DVN2，它們各自具有要從實(shí)際低電平側(cè)電源電壓信息VR2D中減去的用于調(diào)節(jié)實(shí)際NMOS背柵極電壓信息VR5D的不同的電壓值信息，實(shí)際NMOS背柵極電壓信息VR5D建立NMOS晶體管的物理背柵極電壓VBGN。假設(shè)各個(gè)信息所指示的電壓值的關(guān)系為DVP1＞DVP2、DVN1＞DVN2。當(dāng)背柵極效應(yīng)電壓值信息DVP1、DVN1被選擇時(shí)，調(diào)節(jié)為施加更大背柵極效應(yīng)的實(shí)際P/NMOS背柵極電壓信息VR4D、VR5D。
在MOS晶體管中，如果背柵極效應(yīng)減小，則閾值電壓降低。雖然漏電流增加，但是伴隨電流驅(qū)動(dòng)能力的工作速度被提高。反過(guò)來(lái)，如果背柵極效應(yīng)增加，則閾值電壓升高。雖然伴隨電流驅(qū)動(dòng)能力的工作速度受到限制，但是漏電流減小了。如果由MOS晶體管構(gòu)成的半導(dǎo)體器件被激活，則優(yōu)選地通過(guò)減小背柵極效應(yīng)來(lái)降低閾值電壓，而在半導(dǎo)體器件沒(méi)有被激活的等待狀態(tài)下，優(yōu)選地通過(guò)增加背柵極效應(yīng)來(lái)升高閾值電壓。
根據(jù)圖4中示出的第二實(shí)施例，根據(jù)流向高電平側(cè)電源電壓VDD的輸出電流量檢測(cè)半導(dǎo)體器件的激勵(lì)狀態(tài)。如果當(dāng)半導(dǎo)體器件處于等待狀態(tài)時(shí)輸出電流很小并且由放大器A1放大的輸出電壓降至參考電壓VRF以下，則比較器CMP1的輸出電壓變?yōu)榈碗娖?。如果此時(shí)選擇器S1和S2被設(shè)置為選擇寄存器REGc1、REGd1，則較大的電壓值信號(hào)DVP1和DVN1被選擇，從而產(chǎn)生較大的背柵極效應(yīng)。因此，閾值電壓可以被設(shè)置為很高，以減少等待狀態(tài)下的漏電流。
當(dāng)半導(dǎo)體器件被激活并且輸出電流流動(dòng)時(shí)，如果輸出電流增大至超過(guò)在來(lái)自放大器A1的輸出電壓之下的參考電壓VRF，則比較器CMP1的輸出電壓變?yōu)楦唠娖?。因此，選擇器S1和S2選擇寄存器REGc2和REGd2，因此較小的電壓值信號(hào)DVP2和DVN2被選擇，從而產(chǎn)生較小的背柵極效應(yīng)。因此，閾值電壓可以被設(shè)置為很低，以提高工作速度。
圖5是示出了根據(jù)第三實(shí)施例的電源單元13和電源單元13的控制電路23的電路框圖。第三實(shí)施例未設(shè)有輸出低電平側(cè)電源電壓VSS的第二DC-DC轉(zhuǎn)換器40。第三實(shí)施例包括寄存器REGe來(lái)代替寄存器REGa-REGd，還包括電壓調(diào)節(jié)部分AD3。在這種情況下，低電平側(cè)電源電壓VSS被保持在與地相同的電位上，并使用輸出電壓調(diào)節(jié)放大倍率信息產(chǎn)生其它電壓值。例如，輸出電壓的指定值信息被利用預(yù)定的放大倍率信息(0.9倍或1.1倍)進(jìn)行調(diào)節(jié)。
電壓調(diào)節(jié)部分AD3包括操作部分OP5-OP8，并且寄存器REGe被連接到各個(gè)操作部分OP5-OP8，作為預(yù)先設(shè)置的輸出電壓的指定值信息的指示邏輯電壓值的電壓值信息(VD0、VDF0、VBGP0、VBGN0)被連接到相應(yīng)的操作部分OP5-OP8。這里，電壓值信息VD0指示電源電壓的指定值信息，電壓值信息VRF0指示參考電壓的指定值信息，電壓值信息VBGP0指示PMOS晶體管的背柵極電壓的指定值信息，并且電壓值信息VBGN0指示NMOS晶體管的背柵極電壓的指定值信息。
輸出電壓調(diào)節(jié)放大倍率信息被存儲(chǔ)在寄存器REGe中?？紤]當(dāng)要被提供功率的外部設(shè)備2等被調(diào)節(jié)到與不同的制造質(zhì)量或各個(gè)器件的組合相對(duì)應(yīng)的最佳電壓值時(shí)，利用預(yù)定的放大倍率信息調(diào)節(jié)輸出電壓的指定值信息。在這種情況下，從外部設(shè)備2等發(fā)送的輸出電壓調(diào)節(jié)放大倍率信息被存儲(chǔ)。
操作部分OP5-OP8為乘法器。指示預(yù)定邏輯電壓值的電壓值信息(VD0、VRF0、VBGP0、VBGN0)與存儲(chǔ)在寄存器REGe中的輸出電壓調(diào)節(jié)放大倍率信息相乘。在這種情況下，可以容易地利用數(shù)字操作領(lǐng)域中的已知的電路配置或已知的軟件來(lái)實(shí)現(xiàn)乘法器。
預(yù)定的電壓值信息(VD0、VRF0、VBGP0、VBGN0)對(duì)應(yīng)于第二電壓設(shè)置信息。輸出電壓調(diào)節(jié)放大倍率信息可以是預(yù)定的第二電壓設(shè)置信息，并且電壓值信息(VD0、VRF0、VBGP0、VBGN0)可以被設(shè)置為從外部發(fā)送。
圖5中示出的第三實(shí)施例可以被應(yīng)用于外部設(shè)備2的地為不可變且參考地來(lái)指定的各個(gè)電壓是按照預(yù)定的放大倍率進(jìn)行調(diào)節(jié)的情況。如果當(dāng)需要通過(guò)分別調(diào)節(jié)電壓值向各個(gè)外部設(shè)備2提供電壓時(shí)輸出電壓的指定值信息的輸出電壓調(diào)節(jié)放大倍率信息被從外部發(fā)送，則與依輸出電壓的指定值信息進(jìn)行調(diào)節(jié)的實(shí)際電壓信息相對(duì)應(yīng)的電壓值可以被輸出到各個(gè)外部設(shè)備2。
圖6是示出了根據(jù)第四實(shí)施例的電源單元14和電源單元14的控制電路24的電路框圖。第四實(shí)施例符合第一電壓設(shè)置信息被發(fā)送作為代碼信息的情況。該實(shí)施例包括作為電壓調(diào)節(jié)部分的非易失性存儲(chǔ)器AD4。
來(lái)自接口控制部分IF的代碼信息作為非易失性存儲(chǔ)器AD4的地址信號(hào)被輸入地址端(AD)，并且同時(shí)作為用于選擇寄存器REG1-REG5的選擇信號(hào)被輸入各個(gè)寄存器REG1-REG5的選擇端(S)，所述各個(gè)寄存器REG1-REG5存儲(chǔ)了第一-第五轉(zhuǎn)換器30-70的實(shí)際電壓信息。非易失性存儲(chǔ)器AD4的輸出端(O)被連接到各個(gè)寄存器REG1-REG5的數(shù)據(jù)輸入端(D)。
如果從外部(例如外部設(shè)備2)發(fā)送的代碼信息被從接口控制部分IF輸出，則存儲(chǔ)在非易失性存儲(chǔ)器AD4中與代碼信息相對(duì)應(yīng)的實(shí)際電壓信息被輸出到輸出端(O)。代碼信息同時(shí)選擇相應(yīng)的寄存器REG1-REG5。因此，從非易失性存儲(chǔ)器AD4中輸出的指示物理電壓值的實(shí)際電壓信息被存儲(chǔ)在相應(yīng)的寄存器中。存儲(chǔ)了與代碼信息相對(duì)應(yīng)的實(shí)際電壓信息的寄存器可以激活相應(yīng)的DC-DC轉(zhuǎn)換器。
根據(jù)代碼信息的輸入順序確定將實(shí)際電壓信息存儲(chǔ)到寄存器REG1-REG5中的順序。第一-第五DC-DC轉(zhuǎn)換器30-70可以在完成向所有寄存器REG1-REG5的存儲(chǔ)之后被啟動(dòng)。此外，每次當(dāng)實(shí)際電壓信息被存儲(chǔ)時(shí)，可以啟動(dòng)相應(yīng)的DC-DC轉(zhuǎn)換器。在這種情況下，從外部設(shè)備2輸出的代碼信息的順序需要根據(jù)外部設(shè)備2的電路配置或設(shè)備配置來(lái)確定。在第四實(shí)施例中，需要注意升高(rise up)順序，例如在高電平側(cè)電源電壓VDD和低電平側(cè)電源電壓VSS先被升高之后，背柵極電壓VBGP、VBGN和參考電壓Vref升高。
如上所詳細(xì)描述，實(shí)際電壓信息被根據(jù)輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值或/和輸出電壓調(diào)節(jié)放大倍率信息進(jìn)行調(diào)節(jié)，上述信息作為第一電壓設(shè)置信息是被根據(jù)本實(shí)施例的電源單元和電源單元的控制電路中的電壓調(diào)節(jié)部分AD、AD1、AD2、AD3和AD4從外部輸入的。此外，實(shí)際電壓信息被根據(jù)作為第一電壓設(shè)置信息的輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息，以及作為第二電壓設(shè)置信息的輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息進(jìn)行調(diào)節(jié)。電源單元的輸出電壓被基于調(diào)節(jié)后的實(shí)際電壓信息進(jìn)行控制。
根據(jù)這些實(shí)施例的電源單元的控制方法，輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息被輸入作為第一電壓設(shè)置信息，然后根據(jù)被輸入的輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息調(diào)節(jié)實(shí)際電壓信息?；蛘撸敵鲭妷旱闹付ㄖ敌畔?、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息被預(yù)先建立作為第二電壓設(shè)置信息，然后輸出電壓的指定值信息、輸出電壓偏移值信息、特定電壓的指定值信息、特定電壓的調(diào)節(jié)值信息或/和輸出電壓調(diào)節(jié)放大倍率信息被從外部輸入來(lái)調(diào)節(jié)實(shí)際電壓信息。電源單元的輸出電壓被基于調(diào)節(jié)后的實(shí)際電壓信息進(jìn)行控制。
因此，如果被從外部輸入或/和預(yù)先確定的第一電壓設(shè)置信息或/和第二電壓設(shè)置信息設(shè)置為到供電目的地的輸出電壓的電壓值與實(shí)際需要的物理電壓值不同，則可以通過(guò)靈活地調(diào)節(jié)實(shí)際電壓信息來(lái)建立所需要的輸出電壓。
可以通過(guò)向電壓值提供偏移或/和通過(guò)根據(jù)預(yù)定的調(diào)節(jié)放大倍率來(lái)適當(dāng)?shù)卣{(diào)節(jié)電壓值，所述預(yù)定的調(diào)節(jié)放大倍率與半導(dǎo)體器件所表示的電子器件或組合電子器件而構(gòu)成的系統(tǒng)設(shè)備的電路配置或/和由于電子器件或系統(tǒng)設(shè)備的制造質(zhì)量或使用環(huán)境的不同而引起的操作特性的變化相對(duì)應(yīng)。因而，可以?xún)?yōu)化設(shè)備的操作。
可以根據(jù)電壓設(shè)置信息調(diào)節(jié)指示各個(gè)設(shè)備所必需的固有物理電壓值的實(shí)際電壓信息。不需要輸入各個(gè)設(shè)備所固有的電壓值，并且可以簡(jiǎn)化對(duì)電源單元的控制電路或電源單元的控制。
不必說(shuō)，本發(fā)明不局限于上述實(shí)施例，而是可以在不脫離本發(fā)明精神的范圍內(nèi)以各種方式進(jìn)行改善或修改。
雖然已經(jīng)描述了本實(shí)施例包括第一-第五DC-DC轉(zhuǎn)換器作為用于構(gòu)成電源單元的因素的情況，但是本發(fā)明不局限于該示例，也不必說(shuō)，本發(fā)明可以應(yīng)用于線(xiàn)性調(diào)節(jié)器或其它電源單元。此外，電源單元上的輸出電壓量和電壓值不局限于任何特定值。
根據(jù)本發(fā)明的電源單元的控制電路和電源單元可以利用半導(dǎo)體技術(shù)實(shí)現(xiàn)在半導(dǎo)體集成電路上或者實(shí)現(xiàn)在像多芯片模塊(MCP)這樣的模塊或電路板上。此外，作為電源單元的控制電路或電源單元，它們可以獨(dú)立地實(shí)現(xiàn)，再安裝在其它設(shè)備上。
本發(fā)明可以提供一種電源單元的控制電路、電源單元及其控制方法，其能夠利用輸出電壓的特定值信息作為參考來(lái)輸出不同于特定值信息的電壓值。
本申請(qǐng)基于2006年3月24日提交的在先日本專(zhuān)利申請(qǐng)No.2006-083759，并要求該在先專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，該在先專(zhuān)利申請(qǐng)的全部?jī)?nèi)容都被通過(guò)引用結(jié)合于此。
權(quán)利要求
1.一種電源單元的控制電路，其根據(jù)來(lái)自外部的指令控制輸出電壓的電壓值，所述控制電路包括電壓調(diào)節(jié)部分，其根據(jù)從外部輸入的第一電壓設(shè)置信息或者根據(jù)所述第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息調(diào)節(jié)實(shí)際電壓信息，其中所述輸出電壓的電壓值基于從所述電壓調(diào)節(jié)部分中輸出的實(shí)際電壓信息而被控制。
2.根據(jù)權(quán)利要求1所述的電源單元的控制電路，還包括操作部分，用于在所述第一電壓設(shè)置信息中的至少兩個(gè)之間或在所述第一電壓設(shè)置信息和所述第二電壓設(shè)置信息之間執(zhí)行操作。
3.根據(jù)權(quán)利要求2所述的電源單元的控制電路，其中所述第一電壓設(shè)置信息是輸出電壓的指定值信息或輸出電壓調(diào)節(jié)放大倍率信息中的至少任一個(gè)，而所述第二電壓設(shè)置信息是在所述輸出電壓的指定值信息和所述輸出電壓調(diào)節(jié)放大倍率信息的第一電壓設(shè)置信息中未指定的信號(hào)，并且所述操作部分包括乘法部分，用于將所述輸出電壓的指定值信息與所述輸出電壓調(diào)節(jié)放大倍率信息相乘。
4.根據(jù)權(quán)利要求2所述的電源單元的控制電路，其中所述第一電壓設(shè)置信息是所述輸出電壓的指定值信息或所述輸出電壓偏移值信息中的至少任一個(gè)，而所述第二電壓設(shè)置信息是在所述輸出電壓的指定值信息和所述輸出電壓偏移值信息的第一電壓設(shè)置信息中未指定的信息，并且所述操作部分包括加法部分，用于向所述輸出電壓的指定值信息加上或減去所述輸出電壓偏移值信息。
5.根據(jù)權(quán)利要求2所述的電源單元的控制電路，其中所述第一電壓設(shè)置信息是所述輸出電壓的指定值信息、特定電壓的指定值信息或特定電壓的調(diào)節(jié)值信息中的至少任一個(gè)，而所述第二電壓設(shè)置信息是在所述輸出電壓的指定值信息、所述特定電壓的指定值信息和所述特定電壓的調(diào)節(jié)值信息的第一電壓設(shè)置信息中未指定的信號(hào)，并且所述電壓調(diào)節(jié)部分包括減法部分和加法部分，所述減法部分用于獲得所述特定電壓的調(diào)節(jié)值信息相對(duì)所述特定電壓的指定值信息的差分偏移值信息，所述加法部分用于向所述輸出電壓的指定值信息加上所述差分偏移值信息。
6.根據(jù)權(quán)利要求1所述的電源單元的控制電路，其中所述電源單元包括電壓改變部分，其輸出各自具有不同電壓值的多個(gè)輸出電壓，檢測(cè)與所述多個(gè)輸出電壓之一的第一輸出電壓相關(guān)的輸出電流，并且基于所檢測(cè)到的所述輸出電流的變化改變除所述第一輸出電壓之外的輸出電壓中的至少一個(gè)。
7.根據(jù)權(quán)利要求6所述的電源單元的控制電路，其中所述電壓改變部分包括檢測(cè)部分，用于檢測(cè)所述輸出電流；比較部分，用于輸出所述檢測(cè)部分的檢測(cè)值與參考值的比較結(jié)果；以及選擇部分，用于選擇所述第一或/和第二電壓設(shè)置信息，以基于所述比較結(jié)果調(diào)節(jié)關(guān)于至少一個(gè)輸出電壓的電壓值的實(shí)際電壓信息。
8.根據(jù)權(quán)利要求7所述的電源單元的控制電路，其中所述檢測(cè)部分包括緩沖部分，其在被轉(zhuǎn)換為電壓的所述輸出電流值被輸入其中之后輸出所述檢測(cè)值。
9.根據(jù)權(quán)利要求1所述的電源單元的控制電路，其中所述第一電壓設(shè)置信息是與所述輸出電壓的電壓值相對(duì)應(yīng)的代碼信息，并且其中所述電壓調(diào)節(jié)部分包括轉(zhuǎn)換表，在該轉(zhuǎn)換表中，所述實(shí)際電壓信息被分配給所述代碼信息。
10.根據(jù)權(quán)利要求9所述的電源單元的控制電路，其中所述電壓調(diào)節(jié)部分包括存儲(chǔ)所述轉(zhuǎn)換表的非易失性存儲(chǔ)器部分，并且所述代碼信息是與所述非易失性存儲(chǔ)器部分的地址信號(hào)相對(duì)應(yīng)的信號(hào)。
11.根據(jù)權(quán)利要求1所述的電源單元的控制電路，其中所述第一電壓設(shè)置信息和所述第二電壓設(shè)置信息是數(shù)字信號(hào)。
12.根據(jù)權(quán)利要求9所述的電源單元的控制電路，還包括通信部分，其中所述第一電壓設(shè)置信息由所述通信部分接收。
13.一種電源單元，其中輸出電壓的電壓值根據(jù)來(lái)自外部的指令被控制，所述電源單元包括電壓調(diào)節(jié)部分，其根據(jù)從外部輸入的第一電壓設(shè)置信息或根據(jù)所述第一電壓設(shè)置信息和預(yù)先設(shè)置的第二電壓設(shè)置信息調(diào)節(jié)實(shí)際電壓信息，其中基于從所述電壓調(diào)節(jié)部分中輸出的實(shí)際電壓信息控制所述輸出電壓的電壓值。
14.根據(jù)權(quán)利要求13所述的電源單元，還包括操作部分，用于在所述第一電壓設(shè)置信息中的至少兩個(gè)之間或在所述第一電壓設(shè)置信息和第二電壓設(shè)置信息之間執(zhí)行操作。
15.根據(jù)權(quán)利要求13所述的電源單元，還包括電壓改變部分，其輸出各自具有不同電壓值的多個(gè)輸出電壓，檢測(cè)與所述多個(gè)輸出電壓之一的第一輸出電壓相關(guān)的輸出電流，并且基于所述檢測(cè)到的輸出電流的變化改變除所述第一輸出電壓之外的所述輸出電壓中的至少一個(gè)。
16.根據(jù)權(quán)利要求13所述的電源單元，其中所述第一電壓設(shè)置信息是與所述輸出電壓的電壓值相對(duì)應(yīng)的代碼信息，并且其中所述電壓調(diào)節(jié)部分包括轉(zhuǎn)換表，在該轉(zhuǎn)換表中，所述實(shí)際電壓信息被分配給所述代碼信息。
17.一種電源單元的控制方法，用于根據(jù)來(lái)自外部的指令控制輸出電壓的電壓值，所述控制方法包括其中第一電壓設(shè)置信息被從外部輸入的步驟，或者其中第二電壓設(shè)置信息被預(yù)先設(shè)置并且所述第一電壓設(shè)置信息被輸入的步驟；以及根據(jù)從所述輸入步驟中獲得的第一電壓設(shè)置信息或者根據(jù)從所述設(shè)置和輸入步驟中獲得的第一和第二電壓設(shè)置信息調(diào)節(jié)實(shí)際電壓信息的步驟，其中所述輸出電壓的電壓值基于在所述調(diào)節(jié)步驟中輸出的實(shí)際電壓信息而被控制。
18.根據(jù)權(quán)利要求17所述的電源單元的控制方法，還包括在所述第一電壓設(shè)置信息中的至少兩個(gè)之間或在所述第一電壓設(shè)置信息和第二電壓設(shè)置信息之間執(zhí)行操作的步驟。
19.根據(jù)權(quán)利要求17所述的電源單元的控制方法，還包括輸出各自具有不同電壓值的多個(gè)輸出電壓以及檢測(cè)與所述多個(gè)輸出電壓之一的第一輸出電壓有關(guān)的輸出電流的步驟，以及基于所檢測(cè)到的所述輸出電壓的變化改變除所述第一輸出電壓之外的所述輸出電壓中的至少一個(gè)的步驟。
20.根據(jù)權(quán)利要求17所述的電源單元的控制方法，還包括預(yù)先將代碼信息與所述實(shí)際電壓信息相關(guān)聯(lián)的步驟，其中在所述輸入步驟中，所述代碼信息被輸入作為所述第一電壓設(shè)置信息，并且在所述關(guān)聯(lián)步驟中，與所述代碼信息相關(guān)的實(shí)際電壓信息被輸出。
全文摘要
本發(fā)明公開(kāi)了一種電源單元的控制電路、電源單元及其控制方法。為了提供能夠根據(jù)來(lái)自外部的指令靈活地設(shè)置和調(diào)節(jié)輸出電壓的電壓值的電源單元的控制電路、電源單元及其控制方法，提供了用于將從外部輸入的第一電壓設(shè)置信息調(diào)節(jié)為實(shí)際電壓信息的電壓調(diào)節(jié)部分AD，并且基于從電壓調(diào)節(jié)部分AD中輸出的實(shí)際電壓信息控制電源單元的輸出電壓的電壓值。即使被設(shè)置為作為供電目的地的外部設(shè)備的輸出電壓的關(guān)于電壓設(shè)置的信息不同于實(shí)際需要的電壓值，通過(guò)靈活地調(diào)節(jié)實(shí)際電壓信息，從外部輸入的第一電壓設(shè)置信息也使得所需要的輸出電壓能夠被建立。
文檔編號(hào)H02M3/04GK101042930SQ200610140930
公開(kāi)日2007年9月26日 申請(qǐng)日期2006年10月17日 優(yōu)先權(quán)日2006年3月24日
發(fā)明者小澤秀清, 中村享 申請(qǐng)人:富士通株式會(huì)社