專利名稱：直流－直流變換器及變換裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及DC-DC(直流-直流)變換器，用以將輸入的DC(直流)電壓降壓變換成固定DC(直流)電壓值的，具體地說，涉及一種紋波檢測自振蕩降壓變換器，和一種具有多個連接在一起之獨立變換器的變換裝置。
背景技術(shù)：
當(dāng)前，由于計算機(jī)等電源電路的需求，需要低壓大電流的DC-DC變換器。PWM控制變換器及紋波檢測類型自振蕩器(下稱紋波變換器)代表了所用的這類DC-DC變換器。這當(dāng)中，因為對負(fù)載變化的響應(yīng)非常出色，所以在以后開發(fā)的PWM控制變換器再次吸引人們的注意之前一直都使用紋波變換器。
圖12示出一種紋波變換器基本電路的電路圖。
如圖12所示，紋波變換器包括作為開關(guān)元件的PNP晶體管Tr1及電感器L01，它們串連連接在輸入端3與輸出端4之間，其中，輸入電壓Vin輸入至輸入端3，并從輸出端4輸出電壓Vout，還包括連接在地與PNP晶體管Tr1和電感器L01的連接點之間的續(xù)流二極管D01。另外，在紋波變換器中，將與輸出電壓Vout有關(guān)的電壓輸入到同相輸入端，將基準(zhǔn)電壓Vo輸入到反相輸入端；另外，還包括比較器10，向PNP晶體管Tr1輸出開關(guān)控制信號。
在這種紋波變換器中，當(dāng)PNP晶體管Tr1處于截止?fàn)顟B(tài)并且輸出電壓Vout變?yōu)榈陀诨鶞?zhǔn)電壓Vo時，從比較器輸出“低(Low)”信號，并輸入到PNP晶體管Tr1的基極，從而，PNP晶體管Tr1導(dǎo)通。然后，當(dāng)PNP晶體管Tr1導(dǎo)通時，輸出電壓Vout增加。另一方面，當(dāng)PNP晶體管Tr1處于導(dǎo)通狀態(tài)并且輸出電壓Vout變?yōu)楦哂诨鶞?zhǔn)電壓Vo時，從比較器輸出“高(High)”信號，并輸入到PNP晶體管Tr1的基極，從而，PNP晶體管Tr1截止。然后，由于PNP晶體管Tr1截止，所以輸出電壓Vout降低。重復(fù)這種控制，輸出電壓Vout在基準(zhǔn)電壓Vo附近上下波動，并得到實質(zhì)上等于基準(zhǔn)電壓Vo的輸出電壓Vout。
圖13示出相關(guān)紋波變換器的輸出電壓波形。
如圖13所示，輸出電壓Vout變?yōu)榫哂屑y波的三角形波形，其中電壓(幅度)在設(shè)定電壓Vset上下變動，其中設(shè)定電壓Vset是在基準(zhǔn)電壓Vo基礎(chǔ)上設(shè)定的參考值。于是，正常工作時，輸出電壓Vout的平均電壓實質(zhì)上處于波形中最大電壓與最小電壓間的中點。
作為紋波變換器的實際電路，專利文獻(xiàn)1公開了一種紋波變換器。其中，P型FET的開關(guān)元件和扼流圈連接在輸入端與輸出端之間，并且在地電位與P型FET和扼流圈的連接點之間連接了二極管。另外，專利文獻(xiàn)1中所述的紋波變換器包括比較器，其中，把與輸出電壓相關(guān)的電壓輸入到反相輸入端，而將基準(zhǔn)電壓輸入到同相輸入端；還包括驅(qū)動器IC，它根據(jù)比較器的輸出電壓向P型FET輸出開關(guān)控制信號。于是，在這種紋波變換器中，以如下方式從固定的輸入電壓獲得想要的輸出電壓比較輸出電壓與基準(zhǔn)電壓，并在比較結(jié)果基礎(chǔ)上對P型FET進(jìn)行轉(zhuǎn)換。
專利文獻(xiàn)1日本未審專利申請公開No.9-51672。

發(fā)明內(nèi)容
現(xiàn)在，在相關(guān)紋波變換器中，其中輸出電壓Vout被控制為恒定的，當(dāng)連續(xù)執(zhí)行開關(guān)控制時，占空因子(如FET類開關(guān)元件的導(dǎo)通時間與導(dǎo)通時間和截止時間的總和之比)取決于輸入電壓Vin?；蛘咴谳斎腚妷篤in恒定而輸出電壓Vout根據(jù)設(shè)置條件改變的紋波變換器中，占空因子取決于輸出電壓Vout。
在相關(guān)紋波變換器中，存在這樣的問題當(dāng)占空因子改變時，輸出電壓改變。后文描述它的原理。
圖14示出在輸入電壓為“高”的情況下，輸出電壓Vout的瞬時值、平均值Vavg、設(shè)定電壓Vset(取決于基準(zhǔn)電壓Vo)，以及開關(guān)元件的導(dǎo)通和截止?fàn)顟B(tài)。另外，圖15示出在輸入電壓為“低”的qkx，輸出電壓Vout的瞬時值、平均值Vavg、設(shè)定電壓Vset(取決于基準(zhǔn)電壓Vo)，以及開關(guān)元件的導(dǎo)通和截止?fàn)顟B(tài)。
在上述紋波變換器中，當(dāng)輸出電壓Vout的瞬時值超過設(shè)定電壓Vset時，開關(guān)元件截止。從輸出電壓Vout的瞬時值超過設(shè)定電壓Vset的時刻開始到開關(guān)元件截止的時刻這段時間，即從輸出電壓Vout的瞬時值超過設(shè)定電壓Vset的時刻開始到瞬時值變?yōu)樽畲蟮臅r刻這段時間(圖中t1)，是由紋波變換器的電路結(jié)構(gòu)決定的，而與輸入電壓Vin無關(guān)，因此，時間基本上是相同的。
因此，如圖14所示，當(dāng)輸入電壓Vin為“高”時，因為輸出電壓Vout的上升坡度變陡，于是，與輸入電壓Vin相關(guān)，輸出電壓Vout的最大值變高。這當(dāng)中，由于無論輸入電壓如何輸出，電壓減小的速率恒定，所以，輸出電壓Vo的瞬時值從最大減小成設(shè)定電壓Vset的這段時間隨輸入電壓Vin的增加而變長。
另一方面，無論輸入電壓Vin如何，從輸出電壓Vout的瞬時值低于設(shè)定電壓Vset的時刻開始到瞬時值變?yōu)樽钚〉臅r刻這段時間，即從輸出電壓Vout的瞬時值超過低于電壓Vset的時刻開始到開關(guān)元件導(dǎo)通的時刻這段時間(圖中t2)是相同的(不改變)。因此，無論輸入電壓Vin如何，輸出電壓Vout的最小值恒定。此外，在輸入電壓Vin增大時，由于電壓改變量的增加，從輸出電壓Vout的瞬時值變?yōu)樽钚〉臅r刻開始到瞬時值恢復(fù)到設(shè)定電壓Vset的時刻這段時間變短。
相應(yīng)地，相對于開關(guān)元件處于導(dǎo)通狀態(tài)的時間與開關(guān)元件處于截止?fàn)顟B(tài)的時間的總和，開關(guān)元件處于導(dǎo)通狀態(tài)的時間變短。也就是說，開關(guān)元件的占空因子變小。于是，當(dāng)開關(guān)元件的占空因子變小時，雖然開關(guān)元件的截止時間(即開關(guān)元件處于截止?fàn)顟B(tài)的時間)變長，但無論輸入電壓Vin如何，截止時輸出電壓Vout的瞬時值低于設(shè)定電壓Vset的時間是恒定的。因此，如圖14所示，當(dāng)輸入電壓Vin增大時，輸出電壓Vout的瞬時值高于設(shè)定電壓Vset的時間變長。由于這樣，所以輸出電壓平均值Vavg(輸出電壓Vout的瞬時值的時間平均)變?yōu)楦哂谠O(shè)定電壓Vset。
另外，如圖15所示，當(dāng)輸入電壓Vin為“低”時，開關(guān)元件導(dǎo)通之后，傳送到輸出端的電壓Vout也根據(jù)輸入電壓Vin減小。這里，由于無論輸入電壓Vin如何，輸出電壓Vout降低的速率恒定，所以，輸出電壓Vout的瞬時值從最大值減小為設(shè)定電壓Vset的時間在輸入電壓Vin減小時減小的更多。
另一方面，無論輸入電壓Vin如何，從輸出電壓Vout的瞬時值低于設(shè)定電壓Vset的時刻開始到瞬時值變?yōu)樽钚≈档臅r刻這段時間，即從輸出電壓Vout的瞬時值超過低于電壓Vset的時刻開始到開關(guān)元件導(dǎo)通的時刻這段時間(圖中t2)還是相同的。此外，輸入電壓Vin減小時，由于電壓改變量減小的更多，所以，從輸出電壓Vout的瞬時值變?yōu)樽钚〉臅r刻開始到瞬時值恢復(fù)到設(shè)定電壓Vset的時刻這段時間變長。
相應(yīng)地，相對于開關(guān)元件處于導(dǎo)通狀態(tài)的時間與開關(guān)元件處于截止?fàn)顟B(tài)的時間的總和，開關(guān)元件處于導(dǎo)通狀態(tài)的時間變長。也就是說，開關(guān)元件的占空因子變大。這樣，當(dāng)開關(guān)元件的占空因子變大時，開關(guān)元件的導(dǎo)通時間變長。然而，在導(dǎo)通時，因為無論輸入電壓Vin如何輸出電壓Vout的瞬時值高于設(shè)定電壓Vset的時間是恒定的，所以，有如圖15所示，當(dāng)輸入電壓Vin減小時，輸出電壓Vout的瞬時值低于設(shè)定電壓Vset的時間變長。因此，輸出電壓平均值Vavg，也即輸出電壓Vout瞬時值關(guān)于時間的平均值，變?yōu)榈陀谠O(shè)定電壓Vset。
這樣，當(dāng)使用相關(guān)紋波變換器時，輸出電壓Vout的平均值隨著開關(guān)占空因子的值改變。
另外，當(dāng)上述結(jié)構(gòu)的紋波變換器并聯(lián)工作時，并聯(lián)工作的紋波變換器的輸出端并聯(lián)連接在一起。但有如上述，由于輸入電壓值以及其他因素，每個紋波變換器的輸出電壓并不是恒定的。因此，存在這樣的可能，即具有高輸出電壓的紋波變換器可能會對其他變換器的工作有不好的影響。然而，因為紋波變換器不包括電流檢測機(jī)制，所以在并聯(lián)工作的每個紋波變換器之間難以使負(fù)載電流均衡。因此，難以實現(xiàn)穩(wěn)定的紋波變換器并聯(lián)工作。
于是，本發(fā)明的目的在于提供一種紋波變換器類型的直流-直流變換器，其中，可以不受開關(guān)占空因子的值的影響或不受輸出電壓設(shè)定值變化的影響，穩(wěn)定地獲得固定的輸出電壓。
本發(fā)明的另一目的在于提供一種變換裝置，其中，在多個紋波變換器類型直流-直流變換器并聯(lián)工作時，每個紋波變換器的工作都是穩(wěn)定的。
本發(fā)明的直流-直流變換器包括N型FET，用于對輸入電壓進(jìn)行通斷控制；平滑電路，用于平滑自所述N型FET輸出的電壓，并輸出平滑電壓；以及比較電路，用于通過將所述平滑電路輸出的電壓與設(shè)定電壓比較，輸出開關(guān)控制信號，以進(jìn)行所述的通斷控制。在這種DC-DC變換器中，所述比較電路通過檢測從所述平滑電路輸出的電壓的時間平均值，將測得的時間平均值與所述設(shè)定電壓比較，并將在所述比較結(jié)果的基礎(chǔ)上所得的校正設(shè)定電壓與從所述平滑電路輸出的電壓進(jìn)行比較，以輸出所述開關(guān)控制信號。
在這種結(jié)構(gòu)中，首先，比較電路利用與輸出電壓的時間平均值與自恒壓源輸出的設(shè)定電壓(基準(zhǔn)電壓)之間的差相關(guān)的電壓校正設(shè)定電壓(基準(zhǔn)電壓)。與此同時，比如，在輸出電壓為“高”時，將設(shè)定電壓校正為“低”，而在輸出電壓“低”時，將設(shè)定電壓校正為“高”。這樣，比較電路通過比較輸出電壓與校正后的校正設(shè)定電壓，輸出開關(guān)控制信號，用于對N型FET進(jìn)行通斷控制。
另外，按照本發(fā)明的直流-直流變換器，所述比較電路包含基準(zhǔn)電源，它根據(jù)所述設(shè)定電壓生成基準(zhǔn)電壓；分壓器電路，它通過對所述基準(zhǔn)電壓分壓生成比較電壓；以及校正電壓生成電路，它根據(jù)所述比較電壓以及從所述平滑電路輸出電壓的時間平均值生成校正電壓，并且通過將來自所述校正電壓生成電路的輸出通過電阻器施加于所述比較電壓的生成點，生成所述校正設(shè)定電壓。
按照這種結(jié)構(gòu)，通過使用從一個基準(zhǔn)電壓源生成的基準(zhǔn)電壓在分壓器電路中形成比較電壓，并且通過比較所述比較電壓與根據(jù)輸出電壓的電壓時間平均值，形成校正電壓，用以根據(jù)基準(zhǔn)電壓校正所述比較電壓。這樣，比較電路將由校正電壓校正的比較電壓的校正設(shè)定電壓與根據(jù)輸出電壓的電壓比較，并且根據(jù)比較結(jié)果輸出開關(guān)控制信號。
另外，本發(fā)明的變換裝置包含多個權(quán)利要求1或2所述的DC-DC變換器。在所示變換裝置中，將多個DC-DC變換器的輸出端并聯(lián)連接在一起，并通過使用所述多個DC-DC變換器的比較電路的輸出的邏輯和或者邏輯積，生成被并聯(lián)連接的所有DC-DC變換器共同的開關(guān)控制信號。
在這種結(jié)構(gòu)中，當(dāng)使用并聯(lián)連接的各變換器的比較電路的輸出的邏輯和或邏輯積時，即使從各變換器的比較器輸出的開關(guān)控制信號不同，開關(guān)控制信號也被統(tǒng)一為從這些比較電路之一輸出的開關(guān)控制信號。因此，由相同的開關(guān)控制信號控制并聯(lián)連接的各變換器的N型FET。
另外，在本發(fā)明的變換裝置中，每個DC-DC變換器的比較電路的輸出部分是開路集電極類型或開路漏極類型，并且這些輸出部分彼此連接在一起。
在這種結(jié)構(gòu)中，比較電路的輸出是開路集電極類型或開路漏極類型，并且通過并聯(lián)連接這些比較電路的輸出，并聯(lián)連接的DC-DC變換器的結(jié)構(gòu)變得容易。
本發(fā)明以下述方式根據(jù)開關(guān)占空因子的值校正設(shè)定電壓檢測輸出電壓的時間平均，由根據(jù)輸出電壓的時間平均與設(shè)定電壓之間的差的電壓校正設(shè)定電壓。這樣，可以結(jié)構(gòu)出不受開關(guān)占空因子的值影響的用以獲得穩(wěn)定輸出電壓的直流-直流變換器。此外，通過利用這種效果，即使輸出電壓的設(shè)置值改變，也可以結(jié)構(gòu)用于獲得穩(wěn)定輸出電壓的DC-DC變換器。
另外，根據(jù)本發(fā)明，將從基準(zhǔn)電源形成的基準(zhǔn)電壓分壓，并將分壓后的基準(zhǔn)電壓用于校正設(shè)定電壓，利用校正結(jié)果來校正基準(zhǔn)電壓的分壓電壓，再將校正基準(zhǔn)電壓與和輸出電壓相關(guān)的電壓比較。以此，穩(wěn)定了設(shè)定電壓的校正。這樣，可以結(jié)構(gòu)出用以獲得穩(wěn)定輸出電壓的DC-DC變換器。
另外，根據(jù)本發(fā)明，因為由相同的開關(guān)控制信號控制并聯(lián)連接的所有變換器，所以各變換器的輸出電流變?yōu)楹愣ā＜纯梢越Y(jié)構(gòu)出具有穩(wěn)定負(fù)載電流的變換裝置。
另外，根據(jù)本發(fā)明，由于每個比較電路的輸出是開路集電極類型或開路漏極類型，所以，使具有公共開關(guān)控制信號的并聯(lián)連接結(jié)構(gòu)得以被簡化。這樣，具有穩(wěn)定負(fù)載電流的變換裝置具有簡單的結(jié)構(gòu)。


圖1是表示第一實施例紋波變換器結(jié)構(gòu)的電路圖；圖2是圖1所示基準(zhǔn)電壓校正電路20的詳細(xì)電路圖；圖3表示在輸入電壓為“高”情況下，在設(shè)定電壓Vset下實行開關(guān)控制時的輸出電壓Vout瞬時值和平均電壓的波形、校正設(shè)定電壓Vsa，以及在校正設(shè)定電壓Vsa下實行開關(guān)控制時的輸出電壓Vout瞬時值和平均電壓的波形；圖4表示在輸入電壓為“低”情況下，在校正設(shè)定電壓Vsa下實行開關(guān)控制之前的輸出電壓Vout瞬時值和平均電壓的波形、校正設(shè)定電壓Vsa，以及在校正設(shè)定電壓Vsa下實行開關(guān)控制時的輸出電壓Vout瞬時值和平均電壓的波形；圖5表示輸入電壓Vin為5.0V、基準(zhǔn)電壓Vo為0.8V、并且設(shè)定電壓值改變時輸出電壓Vout的平均電壓值和設(shè)定電壓值的誤差；圖6是表示第二實施例變換裝置結(jié)構(gòu)的電路圖；圖7所示變換裝置的電路由紋波變換器103和104組成，其中沒有設(shè)置基準(zhǔn)電壓校正電路20；圖8示出圖7所示變換裝置中所用紋波變換器103和104的輸出電壓波形以及FET狀態(tài)變化；圖9示出具有不同輸出電壓和工作頻率的兩個紋波變換器中的每一個單獨工作時的開關(guān)控制信號波形、工作頻率、輸出電壓及輸出電流分擔(dān)比，以及并聯(lián)連接的兩個紋波變換器工作時的開關(guān)控制信號波形、工作頻率、輸出電壓及輸出電流分擔(dān)比；圖10是表示圖6所示變換裝置中紋波變換器的比較器的輸出部分的電路圖；圖11是表示圖6所示變換裝置中紋波變換器的比較器的輸出部分的另一結(jié)構(gòu)的電路圖。
圖12是表示紋波變換器基本電路的電路圖；
圖13示出了相關(guān)紋波變換器的輸出電壓波形；圖14示出在輸入電壓Vin為“高”情況下輸出電壓Vout瞬時值及平均值Vavg的波形、設(shè)定電壓Vset(基準(zhǔn)電壓Vo)，以及開關(guān)元件的通斷狀態(tài)；圖15示出在輸入電壓Vin為“低”情況下輸出電壓Vout瞬時值及平均值Vavg的波形、設(shè)定電壓Vset(基準(zhǔn)電壓Vo)，以及開關(guān)元件的通斷狀態(tài)。
參考標(biāo)號1 H/S驅(qū)動電路2 L/S驅(qū)動電路3 輸入端4 輸出端5 接地端10 比較器12 反相器13 平滑電路14 比較電路20 基準(zhǔn)電壓校正電路101、102、103、104 紋波變換器具體實施方式
參考圖1至5，描述本發(fā)明第一實施例紋波變換器類型直流-直流變換器。
圖1示出本實施例紋波變換器結(jié)構(gòu)的電路圖。
另外，圖2詳細(xì)示出圖1所示紋波變換器中的基準(zhǔn)電壓校正電路20。
如圖1所示，本實施例的紋波變換器中，在輸入端3和輸出端4之間自輸入端3一側(cè)開始，依次連接N型FET1(下稱FET1)和電感器L1。其中，F(xiàn)ET1的漏極連接到輸入端3，F(xiàn)ET1的源極連接到電感器L1。另外，F(xiàn)ET1的柵極連接到H/S驅(qū)動器電路1的控制信號輸出端。此外，在FET1的漏極與源極之間連接了自舉電路，在自舉電路中，串連連接了陰極負(fù)載二極管D0和自益電容器C0。在自舉電路中，陰極負(fù)載二極管D0的正極連接到FET1的漏極和輸入端3，并且自益電容器C0連接到FET1的源極。
在H/S驅(qū)動器電路1中，電源輸入側(cè)接線端連接到自舉電路中陰極負(fù)載二極管D0的負(fù)極與自益電容器C0之間的連接點，并且接地側(cè)接線端連接到自益電容器C0與FET1的源極之間的連接點。采用這種方式，自舉電路的自益電容器C0處的充電電壓施加于H/S驅(qū)動器電路1。此外，比較器10的輸出端通過反相器12連接到H/S驅(qū)動器電路1的信號輸入端，并且，自比較器10輸出的信號被反相，并輸入到該信號輸入端。
在接地端5與FET1和電感器L1的連接點之間連接N型FET2(下稱FET2)。這里，在FET2中，漏極連接到FET1與電感器L1之間的連接點，并且源極連接到接地端5。另外，F(xiàn)ET2的柵極連接到L/S驅(qū)動器電路2的信號輸出端。
L/S驅(qū)動器電路2的電源輸入端連接到輸入端3，并且接地側(cè)接線端連接到接地端5。此外，比較器10的輸出端連接到L/S驅(qū)動器電路2的信號輸入端，并且從比較器10輸出的信號直接輸入到該信號輸入端。
在接地端與電感器L1和輸出端4的連接點之間連接電容器C1，并且與電容器C1并聯(lián)連接了電阻器R1和R2的串連電路。
電阻器R1和R2的連接點連接到比較器10的同相端，并且該連接點還連接到基準(zhǔn)電壓校正電路20的輸入側(cè)。
在比較器10中，同相輸入端連接到電阻器R1和R2之間的連接點，并且反相輸入端連接到基準(zhǔn)電壓校正電路20的輸出側(cè)。另外，比較器10的正電源端連接到輸入端3，并且負(fù)電源端接地。這樣，在比較器10中，將擬被輸入至同相輸入端的電壓，也即通過將輸出電壓Vout除以電阻器R1和R2的電阻值所獲得的電壓Vor，與從基準(zhǔn)電壓校正電路20輸出的校正基準(zhǔn)電壓(擬被輸入到同相輸入端)比較，并輸出開關(guān)控制信號，這種信號是具有“高”狀態(tài)或“低”狀態(tài)的雙態(tài)信號。
這里，由電感器L1和電容器C1組成平滑電路13，并且由比較器10、電阻器R1和R2以及基準(zhǔn)電壓校正電路20組成比較電路14。
基準(zhǔn)電壓校正電路20包括運(yùn)算放大器100(其反相輸入端通過電阻器R21連接到電阻器R1和R2之間的連接點)和電容器C21(連接在運(yùn)算放大器100的輸出端與反相輸入端之間)。運(yùn)算放大器100的同相輸入端連接到電阻器R33與R34之間的連接點，其中電阻器R33與R34構(gòu)成串連電路，電阻器R33接地，并且電阻器R34連接到輸出基準(zhǔn)電壓Vo的基準(zhǔn)電源的正電極?；鶞?zhǔn)電源的負(fù)電極接地。運(yùn)算放大器100的輸出端通過電阻器R22連接到電阻器R23與R24之間的連接點，其中電阻器R23與R24構(gòu)成串連電路，電阻器R23接地，并且電阻器R24連接到輸出基準(zhǔn)電壓Vo的基準(zhǔn)電源的正電極一側(cè)。另外，電阻器R23與R24之間的連接點連接到比較器10的反相端。此外，這里的電阻器R23與R33具有相同的電阻值，并且電阻器R24與R34具有相同的電阻值。電阻器R23與R24的串連電路以及電阻器R33與R34的串連電路對應(yīng)于本發(fā)明的分壓器電路。另外，根據(jù)電阻器R33和R34的分壓比以及電阻器R1和R2對想要的輸出電壓的分壓電壓，確定基準(zhǔn)電壓Vo，從而輸出電壓Vout可以變?yōu)樗碾妷褐?設(shè)定電壓值)。
在構(gòu)成這種電路時，運(yùn)算放大器100、電容器C21以及電阻器R21形成積分電路，并且從運(yùn)算放大器100的輸出端輸出校正電壓，其中校正電壓是根據(jù)電阻器R1和R2對輸出電壓Vout的分壓電壓Vor的時間平均與通過將基準(zhǔn)電壓Vo除以電阻器R33和R34的電阻值所獲得的分壓基準(zhǔn)電壓Vop之間的差。這樣，基準(zhǔn)電壓校正電路20向比較器10的反相輸入端輸出校正基準(zhǔn)電壓Vref，即由校正電壓校正了的電阻器R23和R24對基準(zhǔn)電壓Vo的分壓電壓(分壓基準(zhǔn)電壓Vop)。其中，分壓基準(zhǔn)電壓Vop是本發(fā)明的比較電壓。
如上結(jié)構(gòu)的紋波變換器按如下方式工作。
在初始狀態(tài)輸出電壓Vout為0V，0V電壓輸入到比較器10的同相輸入端。另一方面，與基準(zhǔn)電壓Vo相關(guān)、具有固定電壓值的校正基準(zhǔn)電壓Vref輸入到比較器10的反相輸入端。因此，比較器10通過比較電壓，輸出0V的開關(guān)控制信號(“低”信號)。反相器12通過將低信號反相，向H/S驅(qū)動器電路1輸出具有固定電壓的“高”信號。
當(dāng)輸入“高”信號時，H/S驅(qū)動器電路1生成柵極導(dǎo)通信號(下稱導(dǎo)通信號)，并將該導(dǎo)通信號輸出到FET1的柵極。此時，由于輸入電壓Vin預(yù)先對自益電容器C0充電，于是，把被自益電容器C0提升的電壓值比輸入電壓Vin高的導(dǎo)通信號輸入到FET1的柵極。另一方面，“低”信號從比較器10直接輸入到L/S驅(qū)動器電路2，并且L/S驅(qū)動器電路2由于低信號而生成柵極截止信號(下稱截止信號)，并將該截止信號輸出到FET2的柵極。
這樣，由于來自H/S驅(qū)動器電路1的導(dǎo)通信號使FET1導(dǎo)通，而來自L/S驅(qū)動器電路2的截止信號使FET2截止，所以，將與輸入電壓Vin相關(guān)的電壓通過具有電感器L1的平滑電路13提供給輸出端4，并且輸出電壓Vout逐漸增大。
當(dāng)把與輸入電壓Vin相關(guān)的輸出電壓Vout提供給輸出端4時，在輸出端4與接地端5之間連接的電阻器R1和R2造成的分壓電壓Vor(＝Vout·R2/(R1+R2))輸入到比較器10的同相輸入端。當(dāng)分壓電壓Vor低于從基準(zhǔn)電壓校正電路20輸入到反相輸入端的校正基準(zhǔn)電壓Vref時，比較器10的輸出不改變。與此同時，校正基準(zhǔn)電壓根據(jù)由后述基準(zhǔn)電壓校正電路20的工作所引起的輸入電壓Vout的變化而變化。
接著，當(dāng)輸出電壓Vout在分壓電壓Vor大于校正基準(zhǔn)電壓Vref而從輸出端4輸出時，根據(jù)與輸入電壓Vin相應(yīng)的電源電壓，從比較器10輸出“高”信號的開關(guān)控制信號。反相器12將輸入的“高”信號反相，并且向H/S驅(qū)動器電路1輸出“低”信號。
當(dāng)輸入“低”信號時，H/S驅(qū)動器電路1生成去往FET1的柵極的截止信號。另一方面，從比較器10向L/S驅(qū)動器電路2直接輸入“高”信號，并且，當(dāng)輸入“高”信號時，L/S驅(qū)動器電路2生成導(dǎo)通信號，并且將該導(dǎo)通信號輸出到FET2的柵極。
采用這種方式，輸入的截止信號使FET1截止，而輸入的導(dǎo)通信號使FET2導(dǎo)通。這樣，使FET1的漏極、FET2的源極以及電感器L1的連接點在處于導(dǎo)通狀態(tài)的FET2的漏極與源極之間與接地端5導(dǎo)通。這樣，處于導(dǎo)通狀態(tài)的FET2的漏極與源極之間的電壓Vds(幾乎為0V)施加于電感器L1，于是，輸入電壓Vout逐漸減小。此時，通過從輸入電壓Vin中減去陰極負(fù)載二極管D0的反向電壓以及FET2的漏極與源極之間的電壓所得的電壓被施加于與H/S驅(qū)動器電路1并聯(lián)連接的自益電容器C0，以便對自益電容器C0充電。
持續(xù)這種工作，直至分壓電壓Vor變?yōu)榈陀谛Ｕ鶞?zhǔn)電壓Vref，并且當(dāng)分壓電壓Vor變?yōu)榈陀谛Ｕ鶞?zhǔn)電壓Vref時，如上所述，F(xiàn)ET1導(dǎo)通并且FET2截止。同樣地，此時，由于后述基準(zhǔn)電壓校正電路20的工作，校正基準(zhǔn)電壓Vref根據(jù)輸出電壓Vout的變化而變化。
這樣，通過重復(fù)上述操作，從輸出端4連續(xù)輸出實質(zhì)上與在基準(zhǔn)電壓Vo基礎(chǔ)上設(shè)置的所需電壓值(對應(yīng)本發(fā)明的設(shè)定電壓)一致的輸出電壓Vout。
接下去，描述基準(zhǔn)電壓校正電路20的具體工作過程。
把通過將基準(zhǔn)電源中生成的基準(zhǔn)電壓Vo除以電阻器R33和R34的電阻值所得的分壓基準(zhǔn)電壓Vop(Vo·R33/(R33+R34))輸入到基準(zhǔn)電壓校正電路20中運(yùn)算放大器100的同相輸入端。
當(dāng)把輸出電壓Vout的分壓電壓Vor通過電阻器R21輸入到運(yùn)算放大器100的反相輸入端時，運(yùn)算放大器100通過比較輸入到反相輸入端的分壓電壓Vor與輸入到同相輸入端的分壓基準(zhǔn)電壓Vop，生成校正電壓。例如，當(dāng)輸入到反相輸入端的電壓低于分壓基準(zhǔn)電壓Vop時，校正電壓是固定的正電壓值，而當(dāng)輸入到反相輸入端的電壓高于分壓基準(zhǔn)電壓Vop時，校正電壓是固定的負(fù)電壓值。
另外，以如下方式從基準(zhǔn)電源向電阻器R23與R24之間的連接點提供與分壓基準(zhǔn)電壓Vop相同電平的電壓基準(zhǔn)電壓Vo除以電阻器R23與R24的電阻值。這里，從運(yùn)算放大器100輸出的校正電壓通過電阻器R22施加于電阻器R23與R24之間的連接點，并向比較器10的輸出端輸出被校正電壓校正了的分壓基準(zhǔn)電壓Vop，作為校正基準(zhǔn)電壓Vref。
由于上述運(yùn)算放大器100與電容器C21以及電阻器R21一起構(gòu)成積分電路，所以，當(dāng)連續(xù)輸入輸出電壓Vout的分壓電壓Vor時，向反相輸入端輸入了分壓電壓Vor的平均值。也即隨著時間的流逝，輸入了分壓電壓Vor的時間平均值。因此，從運(yùn)算放大器100輸出與輸出電壓Vout相關(guān)的分壓電壓Vor的時間平均與分壓基準(zhǔn)電壓Vop之間的差的校正電壓。這樣，向比較器10的反相輸入端輸入這樣的校正基準(zhǔn)電壓Vref該電壓是由電阻器R22和R23對校正電壓的分壓電壓校正了的分壓基準(zhǔn)電壓Vop。
這里，當(dāng)輸入電壓Vin為“高”，并且輸出電壓Vout的平均值高于設(shè)定電壓Vset(作為基準(zhǔn)電壓的電壓)時，輸出電壓Vout的分壓電壓Vor也變?yōu)楦哂谛Ｕ鶞?zhǔn)電壓Vop。這是由于有如在現(xiàn)有技術(shù)的問題中所述那樣，輸出電壓的瞬時值高于設(shè)定電壓Vset的時間段持續(xù)了較長的時間。在這種情形下，本實施例所示的基準(zhǔn)電壓校正電路20中，由于分壓電壓Vor的平均值高于分壓基準(zhǔn)電壓Vop，所以，從運(yùn)算放大器100輸出負(fù)的校正電壓，并向比較器10的反相輸入端輸出這樣的校正基準(zhǔn)電壓Vref由負(fù)的校正電壓校正了的分壓基準(zhǔn)電壓Vop，即校正基準(zhǔn)電壓Vref低于分壓基準(zhǔn)電壓Vop。比較器10通過比較校正基準(zhǔn)電壓Vref與輸出電壓Vout的分壓電壓Vor，輸出開關(guān)控制信號。H/S驅(qū)動器電路1和L/S驅(qū)動器電路2在開關(guān)控制信號的基礎(chǔ)上分別對FET1和FET2進(jìn)行通斷控制。這樣，以這樣的方式減小了輸出電壓Vout瞬時值的最大值一側(cè)以及最小值一側(cè)的峰值電壓由校正基準(zhǔn)電壓Vref對FET1和FET2進(jìn)行通斷控制。
參考圖3具體描述這種情況下的工作情況。
圖3(A)示出輸入電壓Vin為“高”的情況下，在設(shè)定電壓Vset下實行開關(guān)控制時的設(shè)定電壓Vset(取決于基準(zhǔn)電壓Vo)以及輸出電壓Vout瞬時值和平均電壓Vavg的波形。圖3(B)示出在輸入電壓Vin為“高”的情況下，在由校正設(shè)定電壓Vsa(取決于校正基準(zhǔn)電壓Vref)實行開關(guān)控制時的校正設(shè)定電壓Vsa以及輸出電壓Vout瞬時值和平均電壓Vavg的波形。
首先，由于從輸出電壓Vout瞬時值變?yōu)榈扔诨蚋哂谠O(shè)定電壓Vset以及校正設(shè)定電壓Vsa的時刻開始到FET1截止的時刻(瞬時值變?yōu)樽畲箅妷旱臅r刻)這段時間t1取決于轉(zhuǎn)換器的控制信號傳輸特性以及FET1的開關(guān)特性，所以，時間t1并不取決于設(shè)定電壓Vset是否被校正。因此，無論設(shè)定電壓Vset是否被校正，時間t1都相同。同樣，由于從輸出電壓Vout的瞬時值變?yōu)榈扔诨虻陀谠O(shè)定電壓Vset以及校正設(shè)定電壓Vsa的時刻開始到FET1導(dǎo)通的時刻(瞬時值變?yōu)樽钚‰妷旱臅r刻)這段時間t2取決于轉(zhuǎn)換器的控制信號傳輸特性以及FET1的開關(guān)特性，所以，時間t2并不取決于設(shè)定電壓Vset是否被校正。因此，無論設(shè)定電壓Vset是否被校正，時間t2都相同。此外，由于無論設(shè)定電壓Vset是否被校正，輸入電壓Vin都相同，所以，由于FET1的開關(guān)所造成的輸出電壓Vout隨時間變化率(電壓波形的斜率)也相同。
因此，有如圖3所示那樣，當(dāng)校正設(shè)定電壓Vsa低于設(shè)定電壓Vset時，由于上述時間t1相同，并且隨時間的變化率(增加速率)也相同，所以，輸出電壓Vout的最大值被降低了有如校正設(shè)定電壓Vsa低于設(shè)定電壓Vset那樣多的量。同時，由于上述時間t2相同，并且隨時間的變化率(減小速率)也相同，所以，輸出電壓Vout的最小值也被降低有如校正設(shè)定電壓Vsa低于設(shè)定電壓Vset的那樣多的量。因此，輸出電壓Vout整體上降低，并且與此相應(yīng)，平均電壓Vavg降低。此時，由于基準(zhǔn)電壓校正電路20根據(jù)輸出電壓Vout的分壓電壓Vor的平均值與分壓基準(zhǔn)電壓Vop之間的差輸出校正電壓，所以，當(dāng)分壓電壓Vor的平均電壓Vavg變?yōu)榻咏謮夯鶞?zhǔn)電壓Vop時，校正電壓的絕對值也降低。這樣，輸出電壓Vout的平均電壓Vavg逐漸變?yōu)榻咏O(shè)定電壓Vset。
繼而，當(dāng)輸入電壓Vin為“低”，并且輸出電壓Vout的平均值低于設(shè)定電壓Vset(作為基準(zhǔn)電壓的電壓)時，輸出電壓Vout的分壓電壓Vor也變?yōu)榈陀诜謮夯鶞?zhǔn)電壓Vop。這是由于有如在現(xiàn)有技術(shù)的問題中所述那樣，輸出電壓Vout瞬時值低于設(shè)定電壓Vset的時間段變長。在這種情況下，本實施例所示的基準(zhǔn)電壓校正電路20中，由于分壓電壓Vor的平均值低于分壓參考基準(zhǔn)電壓Vop，所以，從運(yùn)算放大器100輸出正的校正電壓，并向比較器10的反相輸入端輸出如下的校正基準(zhǔn)電壓Vref被正的校正電壓校正的分壓基準(zhǔn)電壓Vop，即校正基準(zhǔn)電壓高于分壓基準(zhǔn)電壓Vop。比較器10通過比較校正基準(zhǔn)電壓Vref與輸出電壓Vout的分壓電壓Vor，輸出開關(guān)控制信號。H/S驅(qū)動器電路1和L/S驅(qū)動器電路2在開關(guān)控制信號的基礎(chǔ)上對FET1和FET2進(jìn)行通斷控制。于是，以下述方式減小了輸出電壓Vout瞬時值的最大值一側(cè)以及最小值一側(cè)的峰值由校正基準(zhǔn)電壓Vref對FET1和FET2進(jìn)行通斷控制。
參考圖4具體描述這情況下中的工作情況。
圖4(A)示出在輸入電壓Vin為“低”的情況下，在設(shè)定電壓Vset下實行開關(guān)控制時的設(shè)定電壓Vset(取決于基準(zhǔn)電壓Vo)以及輸出電壓Vout瞬時值和平均電壓Vavg的波形。圖4(B)示出在輸入電壓Vin為“低”的情形中，在由校正設(shè)定電壓Vsa(取決于校正基準(zhǔn)電壓Vref)實行開關(guān)控制時的校正設(shè)定電壓Vsa以及輸出電壓Vout瞬時值和平均電壓Vavg的波形。
首先，與校正設(shè)定電壓Vsa低于設(shè)定電壓Vset的情況相同，從輸出電壓Vout瞬時值變?yōu)榈扔诨蚋哂谠O(shè)定電壓Vset以及校正設(shè)定電壓Vsa的時刻開始到FET1截止的時刻(瞬時值變?yōu)樽畲箅妷旱臅r刻)這段時間t1、從輸出電壓Vout瞬時值變?yōu)榈扔诨虻陀谠O(shè)定電壓Vset以及校正設(shè)定電壓Vsa的時刻開始到FET1導(dǎo)通的時刻(瞬時值變?yōu)樽钚‰妷旱臅r刻)這段時間t2、以及由于FET1的開關(guān)造成的輸出電壓Vout隨時間的變化率(電壓波形的斜率)總是相同的。
因此，如圖4所示，當(dāng)校正設(shè)定電壓Vsa高于設(shè)定電壓Vset時，由于上述時間t1相同，以及隨時間的變化率(增加速率)相同，所以，輸出電壓Vout的最大值被增加有如校正設(shè)定電壓Vsa高于設(shè)定電壓Vset的那樣多的量。同時，由于上述時間t2相同，以及隨時間的變化率(減小速率)相同，所以，輸出電壓Vout的最小值也被增加有如校正設(shè)定電壓Vsa高于設(shè)定電壓Vset的那樣多的量。因此，輸出電壓Vout整體上增加，并且，與此相對應(yīng)地，平均電壓Vavg增加。此時，由于基準(zhǔn)電壓校正電路20根據(jù)輸出電壓Vout的分壓電壓Vor的平均值與分壓基準(zhǔn)電壓Vop之間的差輸出校正電壓，所以，當(dāng)分壓電壓Vor的平均電壓Vavg變?yōu)榻咏謮夯鶞?zhǔn)電壓Vop時，校正電壓的絕對值也降低。這樣，輸出電壓Vout的平均電壓Vavg逐漸變?yōu)榻咏O(shè)定電壓Vset。
在之前的描述中，雖然假設(shè)了輸入電壓Vin的變化，但是，即使輸入電壓Vin為恒定的，而輸出電壓的設(shè)定值變化，占空因子隨此變化并且輸出電壓Vout偏離設(shè)定值這一事實是相同的，并且這種情形以上述相同方式運(yùn)行。
圖5示出輸入電壓Vin為5.0V、基準(zhǔn)電壓Vo為0.8V，以及設(shè)定電壓值改變時輸出電壓Vout的平均電壓值、設(shè)定電壓值、以及它們的誤差。該圖所示的紋波變換器包括基準(zhǔn)電壓校正電路的情況，和紋波變換器不包括基準(zhǔn)電壓校正電路的情況。
圖5示出基準(zhǔn)電壓Vo恒定，通過改變圖1中輸出端4與接地端5之間電阻器R1和R2的分壓比來確定設(shè)定電壓Vset，并改變輸出電壓設(shè)定值與輸入電壓Vin比值情況下的效果。
如圖5所示，當(dāng)不包括基準(zhǔn)電壓校正電路時，在減小設(shè)定電壓Vset與輸入電壓Vin的比值時，由于設(shè)定電壓Vset與輸入電壓Vin之間的差增大，所以輸出電壓Vout變?yōu)楦哂谠O(shè)定電壓Vset，設(shè)定電壓Vset變?yōu)榻咏斎腚妷篤in，而且，由于設(shè)定電壓Vset與輸入電壓Vin之間的差，所以，輸出電壓變?yōu)榈陀谠O(shè)定電壓Vset。
另一方面，當(dāng)有如本實施例所示包括基準(zhǔn)電壓校正電路時，可以使輸出電壓Vout基本上與設(shè)定電壓Vset一致，而不會受到設(shè)定電壓Vset與輸入電壓Vin之間相對大小關(guān)系的影響。
當(dāng)如上構(gòu)成時，可以構(gòu)成簡單結(jié)構(gòu)的紋波變換器類型的DC-DC變換器，其中，可以不受開關(guān)占空因子值的影響，而獲得所要的輸出電壓。
接下去，參考圖6描述第二實施例的變換裝置。
如圖6所示，在本實施例的變換裝置中，紋波變換器101和102的輸出端4和接地端5彼此連接在一起，輸出電壓則從公共線輸出。該變換裝置的紋波變換器101和102結(jié)構(gòu)與圖1所示紋波變換器相同。
另外，每個紋波變換器101和102的比較器輸出是開路漏極類型或開路集電極類型，并且被電阻器R40上拉。這樣，紋波變換器101和102的比較器10的輸出端彼此連接在一起，從而構(gòu)成布線類型OR電路。
在這種電路結(jié)構(gòu)中，當(dāng)紋波變換器101和102的每個比較器10的輸出信號(開關(guān)控制信號)遵循OR邏輯(負(fù)邏輯)時，也即當(dāng)從至少一個比較器10輸出的開關(guān)控制信號為“低”信號時，根據(jù)該信號控制紋波變換器101和102。這樣，并聯(lián)連接的紋波變換器101和102受到同步控制，并且，紋波變換器101和102的輸出電流變得基本上相同。此外，在一般工作的狀態(tài)下，任何一個輸出電壓為“高”的紋波變換器被切換到“低”狀態(tài)，同時，另一紋波變換器的比較器的輸出被固定在“高”狀態(tài)。另外，當(dāng)輸出電壓彼此一致時，紋波變換器與它們之中低頻率的一個同步。
另外，由于每個紋波變換器101和102中都設(shè)置了基準(zhǔn)電壓校正電路20，所以，無論輸入電壓的幅度如何，紋波變換器101和102的輸出電壓基本上與設(shè)定電壓Vset一致。這樣，由于每個紋波變換器101和102中設(shè)置的校正基準(zhǔn)電壓是穩(wěn)定的，所以，即使變換器的特性由于外部環(huán)境等的影響而改變，校正基準(zhǔn)電壓之間的高低關(guān)系也不會改變，并能繼續(xù)穩(wěn)定地并聯(lián)工作。
現(xiàn)在詳細(xì)描述這點。圖7是變換裝置的電路圖，其中使用沒有設(shè)置基準(zhǔn)電壓校正電路20的紋波變換器103和104構(gòu)成圖6所示的布線類型OR電路。
另外，圖8示出圖7所示變換裝置中使用的紋波變換器103和104的輸出電壓波形，以及FET的狀態(tài)變化。圖8(A)示出紋波變換器103的輸出電壓波形，(B)示出紋波變換器103中的FET1的狀態(tài)變化，(C)示出紋波變換器104的輸出電壓波形，(D)示出紋波變換器104中的FET2的狀態(tài)變化。
如圖7所示，在采用未使用基準(zhǔn)電壓校正電路20的紋波變換器103和104的變換裝置中，生成基準(zhǔn)電壓Vo的基準(zhǔn)電源直接連接到比較器10的反相輸入端，而且，該結(jié)構(gòu)的其他部分與圖6所示的變換裝置相同。
在這種電路結(jié)構(gòu)中，雖然以相同的方式設(shè)計紋波變換器103和104，但有如圖8所示，當(dāng)由于結(jié)構(gòu)元件以及電路的特性改變，輸出電壓和開關(guān)延遲時間不同時，變換裝置的工作變得不穩(wěn)定。
如圖8所示，假設(shè)紋波變換器103的基準(zhǔn)電壓實際上為Va，延遲時間為t1a，并且紋波電壓的平均電壓為Va。于是，考慮如下情形由于特性改變等原因，紋波變換器104的基準(zhǔn)電壓實際上為Va+α(α＞0)，延遲時間為t1b(＜t1a)，并且由于基準(zhǔn)電壓的變化與延遲時間t1b的變化之間的抵消，紋波變換器104中反饋電壓的平均為Va。
這里，當(dāng)紋波變換器103和104并聯(lián)工作時，由于上述特性，首先，變換裝置與具有低操作頻率的紋波變換器103的比較器10的輸出同步工作。然而，當(dāng)由于外部因素等原因，紋波變換器104的延遲時間t1b增加時，在并聯(lián)工作期間，紋波變換器104的輸出增加，并且變換裝置與紋波變換器104的比較器10的輸出同步工作。也就是說，作為控制變換裝置工作的主體，比較器10容易受外部因素等的影響，而在紋波變換器103和104之間切換。即變換裝置的工作變得不穩(wěn)定。
這里，通過使用本實施例的結(jié)構(gòu)(圖6所示結(jié)構(gòu))，即通過在并聯(lián)工作的每個紋波變換器中提供基準(zhǔn)電壓校正電路20，例如，即使由圖6所示的處于簡單并聯(lián)工作的紋波變換器101和102實行圖8所示的工作，向比較器輸入的電壓(實際基準(zhǔn)電壓)穩(wěn)定在從基準(zhǔn)電壓校正電路20輸出的校正基準(zhǔn)電壓，并且，紋波變換器101與具有高輸出電壓的紋波變換器102的比較器10的輸出同步。也就是說，即使延遲時間由于外部因素等影響而改變，實際的基準(zhǔn)電壓受到基準(zhǔn)電壓校正電路20校正，并穩(wěn)定在校正基準(zhǔn)電壓，結(jié)果，作為主體的比較器10總是處于紋波變換器102一側(cè)。
這時，在紋波變換器101的基準(zhǔn)電壓校正電路20中，由于分壓電壓Vor總是高于分壓基準(zhǔn)電壓Vop，所以，基準(zhǔn)電壓校正電路20中運(yùn)算放大器100的輸出變?yōu)椤暗汀睜顟B(tài)，并且比較器10的校正基準(zhǔn)電壓Vref變?yōu)檫h(yuǎn)低于分壓基準(zhǔn)電壓Vop以及分壓電壓Vor。因此，從比較器10輸出的開關(guān)控制信號處于“高”狀態(tài)。這樣，紋波變換器101的實際基準(zhǔn)電壓自初始值大大減小，而且，由于電壓不會與三角形波形(表現(xiàn)為分壓電壓Vor)交叉，所以即使延遲時間t1a和t1b因外部因素等影響而改變，從紋波變換器101的比較器10輸出的開關(guān)控制信號總處于“高”狀態(tài)。這樣，紋波變換器102總是充當(dāng)主變換器，并且紋波變換器之間的主從關(guān)系不會改變。結(jié)果，當(dāng)使用本實施例的結(jié)構(gòu)時，能夠更可靠地構(gòu)成可穩(wěn)定工作的變換裝置。
接下去，示出使用具有本實施例的結(jié)構(gòu)(圖6所示結(jié)構(gòu))的變換裝置的實驗結(jié)果。
圖9(A)和(B)示出在兩個這種結(jié)構(gòu)的紋波變換器(以獲得固定輸出電壓)中分別使每一個單獨工作時的波形、工作頻率、輸出電壓，以及開關(guān)控制信號的輸出電流分擔(dān)比。另外，圖9(C)和(D)示出在兩個并聯(lián)連接的紋波變換器工作時的波形、工作頻率、輸出電壓，以及開關(guān)控制信號的輸出電流分擔(dān)比。
此外，在本實施例中，使用單獨工作時工作頻率為520kHz且輸出電壓為2.562V的紋波變換器A，以及工作頻率為555kHz，且輸出電壓為2.504V的紋波變換器B。
如圖9(A)和(B)所示，當(dāng)每個紋波變換器A和B單獨工作時，自然地，紋波變換器A和B分別具有與單獨工作時的特性相應(yīng)的特性(工作頻率和輸出電壓)。因此，當(dāng)使它們簡單地并聯(lián)工作時，由于工作頻率之間的差，會生成拍頻，紋波變換器A和紋波變換器B的分擔(dān)比變成約為70％和30％，并且，由于電流分擔(dān)性能變差，所以負(fù)載轉(zhuǎn)變時的工作難以穩(wěn)定。
另一方面，如圖9(C)和(D)所示，當(dāng)本發(fā)明結(jié)構(gòu)的紋波變換器A和B并聯(lián)工作時，兩個紋波變換器A和B的驅(qū)動頻率彼此一致，都是510kHz，并且輸出電壓也彼此一致，都是2.562V。這樣，由于兩個紋波變換器A和B的輸出特性一致，輸出電流分擔(dān)比變?yōu)?1％和49％，也就是基本上相同，從而穩(wěn)定了負(fù)載電流，并且改進(jìn)了電流分擔(dān)性能。結(jié)果，可以構(gòu)成穩(wěn)定工作的變換裝置。
此外，在上述第二實施例所示變換裝置的紋波變換器中，雖然通過使比較器的輸出為開路漏極類型或開路集電極類型而結(jié)構(gòu)布線OR電路，但是，不使用這種比較器也可以應(yīng)用上述結(jié)構(gòu)。
圖10是表示圖6所示變換裝置的紋波變換器101和102的比較器10輸出部分的電路圖。
如圖10所示，當(dāng)使用不是開路漏極類型或開路集電極類型的比較器時，比較器10的輸出借助二極管D40由電阻器R40上拉，并且二極管D40與電阻器R40之間的連接點可以用于并聯(lián)連接中。采用這種結(jié)構(gòu)，可以與圖6所示電路結(jié)構(gòu)中使用開路漏極類型或開路集電極類型的比較器一樣地實行相同的工作。
另外，圖11是表示圖6所示變換裝置的紋波變換器101和102的比較器10的輸出部分另一種結(jié)構(gòu)的電路圖。
如圖11所示，當(dāng)使用不是開路漏極類型或開路集電極類型的比較器時，比較器10的輸出借助二極管D40由電阻器R40下拉，并且二極管D40與電阻器R40之間的連接點可以用在并聯(lián)連接中。采用這種結(jié)構(gòu)，與在圖6所示電路結(jié)構(gòu)中使用開路漏極類型或開路集電極類型的比較器不同，可以使兩個紋波變換器與具有較低輸出電壓的紋波變換器同步工作。
另外，可按如下方式使兩個紋波變換器與具有較低輸出電壓的紋波變換器同步工作在比較器的輸出的并聯(lián)連接結(jié)構(gòu)中，使用每個比較器輸出中的OR邏輯的提取電路。
此外，在上述實施例中，雖然示出其中兩個紋波變換器并聯(lián)連接的變換裝置，但是上述結(jié)構(gòu)也適用于其中三個或多個紋波變換器并聯(lián)連接的變換裝置。所有紋波變換器可以由任一紋波變換器的比較器的輸出同步地控制，并且可以獲得上述效果。
另外，在上述實施例的結(jié)構(gòu)中，雖然示出其中使用布線OR電路連接紋波變換器的示例，但是，可以用其他結(jié)構(gòu)并聯(lián)連接紋波變換器，例如，除布線類型之外的其他類型的OR電路，并且輸出可以由全體紋波變換器分擔(dān)。
權(quán)利要求
1.一種直流-直流變換器，包括N型FET，用以對輸入電壓進(jìn)行通斷控制；平滑電路，用以平滑自所述N型FET輸出的電壓，并輸出平滑的電壓；以及比較電路，通過比較自所述平滑電路輸出的電壓與設(shè)定電壓，輸出開關(guān)控制信號，以進(jìn)行所述通斷控制，其中，所述比較電路通過檢測自所述平滑電路輸出的電壓的時間平均值，比較測得的時間平均值與所述設(shè)定電壓，并將在所述比較結(jié)果基礎(chǔ)上獲得的校正設(shè)定電壓與從所述平滑電路輸出的電壓比較，輸出所述開關(guān)控制信號。
2.如權(quán)利要求1所述的直流-直流變換器，其中，所述比較電路包括根據(jù)所述設(shè)定電壓生成基準(zhǔn)電壓的基準(zhǔn)電源、通過對所述基準(zhǔn)電壓分壓生成比較電壓的分壓器電路、以及根據(jù)所述比較電壓以及從所述平滑電路輸出的電壓的時間平均值生成校正電壓的校正電壓生成電路，并且通過將來自所述校正電壓生成電路的輸出通過電阻器加于所述比較電壓的生成點，以生成所述校正設(shè)定電壓。
3.一種變換裝置，包括多個權(quán)利要求1或2所述的直流-直流變換器，其中，所述多個直流-直流變換器的輸出端并聯(lián)連接在一起，并且通過使用所述多個直流-直流變換器的比較電路的輸出的邏輯和或邏輯積，生成并聯(lián)連接的各直流-直流變換器共同的開關(guān)控制信號。
4.如權(quán)利要求3所述的變換裝置，其中，在所述比較電路中，每個輸出是開路集電極類型或開路漏極類型，并且，這些輸出彼此連接在一起。
全文摘要
輸入端(3)和輸出端(4)之間串連連接N型FET
文檔編號H02M3/155GK1820404SQ20058000018
公開日2006年8月16日 申請日期2005年4月27日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者野間隆嗣 申請人:株式會社村田制作所