專利名稱：用于斷電操作模式下的供電線的硅控整流器靜電放電保護裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及靜電放電(ESD)保護線路的領(lǐng)域，且更具體而言，本發(fā)明涉及用于IC上的電源到供電線之間的ESD硅控整流器(SCR)裝置，其中允許所述供電線進入斷電操作模式。
背景技術(shù)：
集成電路(IC)和其它半導(dǎo)體裝置對可通過與ESD事件接觸而產(chǎn)生的高電壓非常敏感。同樣，靜電放電(ESD)保護線路是集成電路所必需的。ESD事件通常產(chǎn)生于高電壓電勢(一般是幾千伏)的放電并導(dǎo)致短時間(一般是100納秒)的高電流脈沖(幾安培)。例如，通過人與IC的導(dǎo)線接觸或通過充滿電的機器在IC的其它導(dǎo)線中放電而在IC內(nèi)產(chǎn)生ESD事件。在將集成電路安裝到產(chǎn)品內(nèi)部期間，這些靜電放電會損壞IC且從而需要對產(chǎn)品進行昂貴的修復(fù)，通過提供一種用于耗散IC可能經(jīng)受的靜電放電的機構(gòu)可避免這種情況。
在互補金屬氧化物半導(dǎo)體(CMOS)場效晶體管中特別提出了ESD問題。為防止這些過壓狀態(tài)，已將硅控整流器(SCR)和其它保護裝置(諸如柵極接地NMOS)并入CMOS IC的線路中來為由高靜電電勢的放電而產(chǎn)生的高電流提供放電路徑。在ESD事件之前，SCR處于不導(dǎo)電狀態(tài)。一旦遭遇ESD事件的高電壓，SCR就轉(zhuǎn)變?yōu)閷?dǎo)電狀態(tài)以將電流分流到地面。SCR維持這種導(dǎo)電狀態(tài)，直到電壓被放電到安全水平為止。
圖1A描繪先前技術(shù)SCR的示意圖，所述SCR包括于集成電路中以提供如第5,465,189號美國專利和第5,502,317號美國專利中說明性提供的ESD保護。詳細而言，所說明的先前技術(shù)集成電路100具有從一墊片148連接到地面的SCR保護電路101。墊片148還視情況通過一限流電阻器RL而連接到IC的保護線路。SCR保護電路101包含一觸發(fā)裝置105和一SCR 102。SCR 102進一步包含一NPN晶體管T1 131和一PNP晶體管T2 132。詳細而言，SCR保護裝置101包括一陽極122，其連接到墊片148并連接到一電阻器RB2142的一側(cè)。電阻器RB2142代表N井的電阻，在SCR 102的PNP晶體管的基極處可看到這個，如下文將作更詳細的討論。另外，陽極122耦接到PNP晶體管T2 132的發(fā)射極108，其平行于N井電阻RB2142。第一陽極134包括PNP晶體管T2 132的基極、電阻器RB2142的另一側(cè)和NPN晶體管T1 131的集電極。另外，PNP晶體管T2 132的集電極106連接到一第二節(jié)點136，所述節(jié)點136還連接到NPN晶體管T1 131的基極106，并連接到電阻器RB1141的一側(cè)。電阻器RB1141的另一側(cè)連接到一第三節(jié)點124，所述第三節(jié)點124接地且作為陰極。此外，NPN晶體管T1 131的發(fā)射極112還連接到接地的第三節(jié)點124。
觸發(fā)裝置105是一說明性的接地柵極NMOS(GGNMOS)，其源極127和柵極126耦接到地面。另外，GGNMOS晶體管105的漏極125和源極127分別耦接到NPN晶體管T1 131的集電極110和發(fā)射極112。此外，GGNMOS晶體管的柵極126和源極127還連接到接地的第三節(jié)點124(即，SCR的陰極)。
圖1B描繪如圖1A中所描繪的先前技術(shù)低電壓觸發(fā)SCR(LVTSCR)的橫截面。此外，圖1B說明性地包括與IC 100的P和N摻雜區(qū)相關(guān)的SCR電路的示意圖。具體而言，集成電路100包括P型襯底103，其中形成有彼此相鄰的N井104和P井106。在N井104和P井106的鄰接邊界處形成一結(jié)107。
第一P+區(qū)108形成于N井104內(nèi)。此外，第一N+區(qū)112和第二P+區(qū)114隨即形成于P井106內(nèi)。另外，第二N+區(qū)110形成于P井106和N井104上，使得第二N+區(qū)110與P井和N井區(qū)106和104的結(jié)107重疊。由P+和N+表示的區(qū)是摻雜水平比N井和P井區(qū)104和106的摻雜水平高的區(qū)。
在大多數(shù)最新CMOS處理技術(shù)中使用淺溝道隔離(STI)來橫向分離高摻雜區(qū)。在形成高P+和N+摻雜區(qū)之前執(zhí)行淺溝道隔離。詳細而言，從硅表面的特定區(qū)域中蝕刻溝槽，并沉積絕緣材料(例如二氧化硅(SiO2))以填充溝槽。諸如二氧化硅(SiO2)的門介電層130生長在所述表面的暴露裸硅的部分上方。門電極材料(例如多晶硅)沉積在整個表面上方。通過光刻掩蔽和其后的蝕刻步驟來構(gòu)造門電極材料和門電介質(zhì)。在掩蔽和蝕刻步驟后，僅留下門電介質(zhì)130和門電極128的光圖案化區(qū)域，如所說明。接著，STI之間的硅接受離子植入以形成如上文所討論的高摻雜P和N區(qū)。
具體而言，在執(zhí)行STI并產(chǎn)生高摻雜區(qū)后，將第一STI區(qū)1161說明性地定位在第一P+摻雜區(qū)108的左邊。另外，將第二STI區(qū)1162定位在第一P+區(qū)108和第二N+區(qū)110之間。此外，將第三STI區(qū)1163定位在第一N+區(qū)112和第二P+區(qū)114之間，且將第四STI區(qū)1164定位在第二P+區(qū)114的左邊。
GGNMOS晶體管105的柵極126分離第一和第二N+區(qū)112和110。此外，GGNMOS晶體管105用于“觸發(fā)”，即接通SCR。詳細而言，GGNMOS晶體管105是N通道MOS晶體管，其包括漏極和源極，所述漏極和源極分別由第二N+區(qū)110和第一N+區(qū)112形成。NMOS通道形成于第一和第二N+區(qū)域112和110之間的P井區(qū)120的表面處。另外，因為柵極126接地，所以防止了P井區(qū)120在第一和第二N+區(qū)112和110之間形成NMOS通道，進而保留了SCR的雙極晶體管T1 131的功能性。
NPN晶體管T1131的發(fā)射極由第一N+區(qū)112形成，基極由P井106形成，且集電極由N井104形成，其與第二N+區(qū)110(NMOS漏極)電并聯(lián)。PNP晶體管T2 132的發(fā)射極由第一P+區(qū)108形成，基極由N井104和第二N+區(qū)110形成，且集電極由P井106形成。應(yīng)注意，N井104和漏極區(qū)110界定NPN晶體管T1 131的集電極和PNP晶體管T2 132的基極。
第一P+區(qū)108與第二N+區(qū)110隔開。在一其中N井104視情況通過額外的N+區(qū)(未圖示)而連接到陽極122的實例中，便在其間界定N井電阻RB2142(例如，N井104中的額外的N+區(qū))。否則，如果N井是浮置的，便不界定電阻器RB2142(如圖1B中的虛線繪制)。同樣，井電阻RB2142是PNP晶體管T2 132的基極電阻，且其電阻值取決于N型材料的電阻系數(shù)值。N型材料包括N井104(即，基極)的摻雜水平以及長度和橫截面面積。通常，電阻RB2142在500歐姆到5000歐姆的范圍內(nèi)，或如果N井是浮置的(如圖1B中所示)，電阻RB2142便是開路。此外，因為第二N+區(qū)110耦接到N井104，所以N+區(qū)110還充當(dāng)PNP晶體管T2 132的基極的一部分。同樣，P井區(qū)106形成NPN晶體管T1 131的基極且還具有襯底電阻RB1141。通常，電阻RB1141在500到5000歐姆的范圍內(nèi)。
陽極122、陰極124和襯底連接物125通過硅化物層118A、118C和118S(統(tǒng)稱為硅化物層118)分別耦接到第一P+區(qū)域108、第一N+區(qū)域112和第二P+區(qū)域114。此外，所屬領(lǐng)域的技術(shù)人員將了解，存在不具有硅化物層的較老處理技術(shù)。同樣，陽極122、陰極124和襯底連接物125直接連接到N+和P+區(qū)。形成硅化物層118，使得導(dǎo)電材料(通常為鎢或鈷)在整個IC晶圓上方沉積為非常薄的膜。然后是加熱步驟，且金屬僅與硅表面反應(yīng)以形成硅和金屬的合金(“硅化物”)。諸如氧化物或氮化物的其它表面不與金屬反應(yīng)?？蛇x擇性地蝕刻掉未反應(yīng)的金屬，使得硅上僅留有硅化物層。硅化物層118作為分別在陽極122、陰極124和襯底連接物125的每個金屬觸點121A、121C和121S(統(tǒng)稱為金屬觸點121)之間的導(dǎo)電粘結(jié)材料。圖1B描繪一典型實施例，其中在部分NMOS 105中阻礙硅化物的形成。
在操作中，包含NPN和PNP晶體管T1131和T2132的保護性SCR電路102將不在陽極122與接地陰極124之間傳導(dǎo)電流。即，SCR 102被關(guān)斷，因為沒有高電壓(例如ESD電壓)施加到SCR 102，而僅施加了IC的常規(guī)信號電壓。一旦在墊片148處發(fā)生ESD事件，在陽極122上便出現(xiàn)電壓電勢。此外，由ESD事件產(chǎn)生的電壓電勢經(jīng)由N井104而部分傳送到N+區(qū)110。即，陽極122、P+區(qū)108、N井區(qū)104和N+區(qū)110是串聯(lián)連接的，使得將在N+區(qū)110處形成電壓。
N+區(qū)110和P井106形成充當(dāng)SCR 102的觸發(fā)機構(gòu)的二極管。詳細而言，N+區(qū)110和P井區(qū)120充當(dāng)二極管DR。當(dāng)越過二極管的電壓超過二極管反向擊穿電壓(通常為6-10伏)時，二極管DR(以虛線繪制)將導(dǎo)電。即，一旦從N+區(qū)110上的ESD事件部分傳送的電壓超過二極管DR反向擊穿電壓，便發(fā)生雪崩效應(yīng)，使得在二極管DR的PN結(jié)中產(chǎn)生空穴和電子。空穴流入P井106的P井區(qū)120和119中并流到接地的P+區(qū)114。P井區(qū)120和119中的電勢增加且電子從N+區(qū)112(發(fā)射極)主要流入P井區(qū)120中并還流入表示為119的P井區(qū)的部分中。少數(shù)載流子(電子)流入P井區(qū)120導(dǎo)致觸發(fā)SCR 102。同樣，二極管DR的PN結(jié)中產(chǎn)生的電子將流入N井104中并導(dǎo)致P+發(fā)射極108將少數(shù)載流子(空穴)注入N井104中。
具體而言，在N+區(qū)110和P井區(qū)120的PN結(jié)處產(chǎn)生的多數(shù)載流子(即空穴)與從N+區(qū)112(發(fā)射極)射出的少數(shù)載流子(電子)在P井區(qū)120和119中重新組合。同樣，NPN晶體管T1 131的基極汲取電流，例如在P井區(qū)120中的柵極G1處，其隨后接通NPN晶體管T1 131。此外，NPN晶體管T1 131的集電極耦接到PNP晶體管T2 132的基極，其接通PNP晶體管T2 132。NPN晶體管T1 131的集電極電流等于T1 131的電流增益(β1)乘以晶體管T1 131的基極電流。電流增益β1取決于NPN晶體管T1 131的基極和發(fā)射極中的幾何尺寸和摻雜水平。同樣，電流增益β2取決于PNP晶體管T2 132的幾何尺寸和摻雜水平。
照此，一旦接通NPN晶體管T1 131，T1 131基極便將基極電流提供給PNP晶體管T2 132。因此，PNP晶體管T2 132的基極電流大于NPN晶體管T1 131的基極電流。另外，PNP晶體管T2 132的電流增益β2實現(xiàn)為T2 132集電極電流，其接著被反饋到NPN晶體管T1 131的基極，進而放大NPN晶體管T1 131的基極電流。SCR 102中的基極電流的這種放大在晶體管T1131及T2 132之間的回路中逐漸持續(xù)增大。因此，接通的SCR中的導(dǎo)電也稱作“再生過程”。
SCR 102變得高度導(dǎo)電并以陽極與陰極之間非常小的電壓降(通常為1-2伏)維持電流流動。因此，一旦接通SCR 102，來自ESD事件的電流就從陽極122流到接地的陰極124。照此，SCR 102保護IC線路100的剩余部分。一旦ESD事件已從陽極122放電到陰極124，SCR 102就關(guān)斷，因為其不能維持其再生導(dǎo)電模式。
關(guān)鍵是盡可能快地使ESD事件放電，從而防止損壞IC線路，以及防止損壞保護性SCR本身。在上文的先前技術(shù)LVTSCR中，NMOS晶體管105集成在SCR 102內(nèi)。由于NPN晶體管T1 131和PNP晶體管T2 132過大的基極寬度，因此作為一集成觸發(fā)構(gòu)件插入的N+區(qū)擴散部分110是不利的。因此，由于N+擴散部分的插入和電荷載流子的高度重組，大的橫向T1和T2晶體管尺寸會導(dǎo)致緩慢的SCR觸發(fā)。詳細而言，N+區(qū)110(“觸發(fā)擴散區(qū)”)使T2 132的這個部分的電流增益降低，N+區(qū)110也是PNP晶體管T2 132的基極的一部分。也就是說，因為N井區(qū)104具有置于其中的更高摻雜的N+區(qū)110，所以晶體管T2 132的總電流增益β2減小，其會阻止(例如延遲或阻止)SCR 102在ESD事件期間的觸發(fā)。因此，在此項技術(shù)中需要一種具有可靠且可控觸發(fā)機構(gòu)的快速觸發(fā)SCR保護裝置。
電路設(shè)計者常發(fā)現(xiàn)，提供線路來允許供電線進入斷電模式是有利的，例如出于省電目的。斷電模式意味著一或多個不同電源可接地，而IC的其它供電線保持帶電。因此，可臨時使當(dāng)前未用于IC的功能方面的部分IC電路斷電以節(jié)省功率，且然后在需要時使所述線帶電。
圖9A和圖9B描繪兩個先前技術(shù)電路，其說明性地為輸電線提供輸電線耦接以用于輸電線之間的ESD保護。參考圖9A，“反平行”(即反平行)的二極管9061和9062耦接第一和第二輸電線9021和9022。第一和第二輸電線9021和9022說明性地在正常的電路操作期間具有高于地面904的電壓電勢。因為反平行的二極管9061和9062并聯(lián)地耦接在第一和第二輸電線9021和9022之間，所以如果輸電線902之一接到地面904，二極管906之一就變?yōu)檎蚱珘呵覍?dǎo)電，并實質(zhì)上將另一供電線也分流到地面904。舉例而言，如果第一輸電線9021被斷電到地面904，那么示范的二極管9062將變?yōu)檎蚱珘呵覍?dǎo)電，并有效地將電流從第二輸電線分流到地面904。因此，如圖9A中說明性的顯示，輸電線902之間的反平行二極管906不提供與“斷電模式”兼容的解決辦法。當(dāng)部分線路由于限制能耗的緣故而被斷電時，這種“斷電模式”出現(xiàn)在集成電路上。
圖9B描繪NMOS裝置908，其耦接在兩個輸電線9021和9022之間以在正常的電路操作期間提供與斷電模式兼容的ESD保護。詳細而言，NMOS裝置908的源極說明性地耦接到第一輸電線9021，而NMOS裝置908的漏極耦接到第二輸電線9022。此外，NMOS裝置908的柵極和P襯底耦接到地面904。置于P襯底中的N+區(qū)形成NMOS裝置908的源極和漏極區(qū)。應(yīng)注意，NMOS裝置908的漏極和源極區(qū)是對稱的且可取決于所施加的電壓極性而進行交換。
此外，N+區(qū)和P襯底共同形成寄生雙極性晶體管，其中N+到P襯底的結(jié)形成反向偏壓二極管910，例如顯示為二極管9101和9102(以虛線繪制)。在一其中輸電線之一被接地的實例中，另一輸電線因為由對應(yīng)的N+區(qū)和P襯底所形成的反向偏壓二極管910而將不分流到地面904。
具體而言，如果輸電線902之一被斷電到地面904，而另一輸電線仍然帶電，那么對稱的NMOS裝置908的橫向寄生NPN晶體管將一直使N+到P襯底的結(jié)之一被反向偏壓。舉例而言，如果第一輸電線9021被斷電到地面904，而第二輸電線9022仍帶電，那么由NMOS裝置908的橫向寄生NPN晶體管形成的反向偏壓二極管9011將防止第一輸電線9021將電流分流到地面904。應(yīng)注意，因為NMOS裝置908的P襯底和柵極連接到地面904，所以漏極與源極之間的NMOS電流被切斷。
盡管圖9B的基于NMOS的ESD保護裝置908是兼容斷電的，但NMOS裝置908具有較差的ESD電壓箝位特性。此外，NMOS ESD保護裝置908占據(jù)較大的面積，且因此阻礙了試圖進一步減小IC尺寸的制造技術(shù)。因此，在此項技術(shù)中需要一種在輸電線之間提供改進的ESD電壓箝位的ESD保護電路，其中允許所述輸電線在斷電操作模式下操作，同時具有很高的ESD保護性能和高的面積效率。

發(fā)明內(nèi)容
本發(fā)明的靜電放電(ESD)保護裝置克服了迄今為止與先前技術(shù)相關(guān)聯(lián)的缺點，以便保護集成電路的輸電線。在一實施例中，ESD保護裝置包括第一硅控整流器(SCR)，其耦接在第一輸電線與第二輸電線之間；和第二SCR，其以反平行方式耦接到第一與第二輸電線之間的第一SCR。第一觸發(fā)裝置耦接到第一輸電線和第一SCR的第一觸發(fā)門，而第二觸發(fā)裝置耦接到第二輸電線和第二SCR的第一觸發(fā)門。
在第二實施例中，靜電放電(ESD)保護裝置包括第一硅控整流器(SCR)，其耦接在第一輸電線與第二輸電線之間；和第二SCR，其以反平行方式耦接到第一與第二輸電線之間的第一SCR。諸如單個NMOS晶體管的觸發(fā)裝置耦接在第一與第二輸電線之間，其中NMOS晶體管具有一耦接到第一和第二SCR中的每個SCR的第一門的體端子(bulk terminal)，且其中NMOS晶體管的體端子進一步耦接到第一和第二SCR的體端子。
在第三實施例中，靜電放電(ESD)保護裝置包括第一硅控整流器(SCR)，其耦接在第一輸電線與第二輸電線之間；和第二SCR，其以反平行方式耦接到第一與第二輸電線之間的第一SCR。諸如至少一個二極管的第一觸發(fā)裝置在正向?qū)щ姷姆较蛏蠌牡谝籗CR的第二門耦接到第二輸電線，而諸如至少一個二極管的第二觸發(fā)裝置在正向?qū)щ姷姆较蛏蠌牡诙CR的第二門耦接到第一輸電線。在每個所述說明性實施例中，觸發(fā)裝置和SCR提供輸電線的可兼容斷電模式的操作，以及ESD保護。


圖1A描繪包括于集成電路中以提供ESD保護的先前技術(shù)SCR的示意圖；圖1B描繪圖1A的先前技術(shù)低電壓觸發(fā)SCR(LVTSCR)裝置的橫截面圖；圖2A描繪本發(fā)明的NMOS觸發(fā)的SCR ESD保護裝置的四個說明性示意圖實施例；圖2B描繪本發(fā)明的PMOS觸發(fā)的SCR ESD保護裝置的說明性示意圖；圖3描繪圖2A和圖2B的NMOS或PMOS觸發(fā)的SCR ESD保護裝置的SCR的第一實施例的橫截面圖；圖4描繪圖2A的NMOS觸發(fā)的SCR ESD保護裝置的第一實施例的俯視圖；圖5描繪圖2B的PMOS觸發(fā)的SCR ESD保護裝置的第二實施例的俯視圖；
圖6描繪圖2A和圖2B的NMOS或PMOS觸發(fā)的SCR ESD保護裝置的SCR的第二實施例的橫截面圖；圖7描繪后端鎮(zhèn)流(back end ballasted)的NMOS觸發(fā)裝置的橫截面圖；圖8描繪具有后端鎮(zhèn)流的NMOS觸發(fā)裝置的SCR ESD保護裝置的俯視圖；圖9A和圖9B描繪兩個先前技術(shù)電路，其說明性地為輸電線耦接提供輸電線。
圖10描繪具有兩個NMOS觸發(fā)裝置的本發(fā)明的SCR ESD保護裝置的第一實施例的示意圖；圖11描繪具有一個NMOS觸發(fā)裝置的本發(fā)明的SCR ESD保護裝置的第二實施例的示意圖；圖12描繪具有二極管觸發(fā)裝置的本發(fā)明的SCR ESD保護裝置的第三實施例的示意圖；圖13描繪具有二極管觸發(fā)裝置的本發(fā)明的SCR ESD保護裝置的第四實施例的示意圖；和圖14描繪具有兩個二極管觸發(fā)裝置的本發(fā)明的SCR ESD保護裝置的第五實施例的示意圖；為便于理解，在可能之處使用相同的數(shù)字編號來表示圖式所共有的相同元件。
具體實施例方式
下文所描述的方法步驟和結(jié)構(gòu)不形成制造集成電路(IC)的完整方法流程。本發(fā)明可與此項技術(shù)中當(dāng)前所使用的集成電路制造技術(shù)結(jié)合起來實踐，且僅包括這么多共同實踐的方法步驟，因為是理解本發(fā)明所必需的。代表制造期間IC的部分的橫截面和布局的圖式并不是按比例繪制的，而是繪制用來說明本發(fā)明的重要特征。此外，圖式在可能之處說明性地包括與集成電路的P和N型摻雜區(qū)相關(guān)的線路(例如SCR電路)的示意圖。
本發(fā)明是參考CMOS裝置而描述的。然而，所屬領(lǐng)域的技術(shù)人員將了解，選擇不同的摻雜類型和調(diào)節(jié)濃度允許本發(fā)明應(yīng)用于NMOS、PMOS和易于被ESD損壞的其它方法。
圖2A描繪本發(fā)明的NMOS觸發(fā)的SCR ESD保護裝置201的四個說明性示意圖實施例(A-D)。示意圖A-D中的每個實施例說明性地描繪耦接到觸發(fā)裝置205和SCR 202的IC墊片148。一可選的限流電阻器RL可定位于待保護的線路與SCR ESD保護裝置201之間。觸發(fā)裝置205和SCR 202一起作為集成電路(IC)200上的線路的保護裝置。詳細而言，觸發(fā)裝置205和SCR 202保護IC線路免受可發(fā)生在耦接到IC線路的墊片148處的靜電放電(ESD)的損壞。當(dāng)接通SCR 202時，其充當(dāng)分流器以將任何ESD電流從墊片148改向到地面。觸發(fā)裝置205接通，也就是說，“觸發(fā)”SCR 202，以快速耗散這些過壓ESD狀態(tài)。
參看圖2A的示意圖A，SCR保護裝置201包括陽極122，其連接到墊片148并視情況連接到電阻器RB2242的一側(cè)。RB2242代表SCR 202的晶體管T2 232的基極中的N井電阻，其在下文將作更詳細的討論。另外，陽極122耦接到PNP晶體管T2 232的發(fā)射極108，其平行于N井電阻RB2242。視情況，許多二極管Ds(以虛線繪制)可耦接在陽極122與PNP晶體管T2232的發(fā)射極108之間。視情況提供串聯(lián)連接的二極管Ds(通常為1-4個二極管)以增加SCR的保持電壓，其可用來滿足閉鎖規(guī)格。
第一節(jié)點134包括PNP晶體管T2 232的基極、電阻器RB2242的另一側(cè)和NPN晶體管T1 231的集電極。另外，PNP晶體管T2 232的集電極連接到第二節(jié)點136，所述第二節(jié)點136還連接到NPN晶體管T1 231的基極，并連接到電阻器RB1241的一側(cè)，且連接到觸發(fā)器205中(下文討論)。電阻器RB1241的另一側(cè)連接到第三節(jié)點124，其被接地并充當(dāng)陰極。電阻器RB1241代表SCR 202的晶體管T1 231的基極中的襯底電阻，下文將對其作更詳細的討論。此外，PNP晶體管T1 231的發(fā)射極還連接到接地的第三節(jié)點124，其充當(dāng)陰極。
示意圖A中的觸發(fā)裝置205包括NMOS晶體管206，其中柵極連接到源極和外部電阻器210。具體而言，NMOS晶體管206的漏極耦接到墊片148，柵極耦接到源極以切斷所有的MOS電流，且NMOS晶體管206的源極和柵極耦接到SCR 202中的第二節(jié)點136。此外，電阻器210在一端耦接到第二節(jié)點136，且在另一端耦接到第三節(jié)點124。也就是說，電阻器210在SCR晶體管T1 231和T2 232的外部，且提供成與P襯底103的固有電阻RB1241并聯(lián)(當(dāng)不存在P井時)，或與P井104并聯(lián)。電阻器210被選為具有低于固有基極電阻RB1241的電阻值，并充當(dāng)分流電阻器以將小量電流導(dǎo)向地面。因此，電阻器210為觸發(fā)裝置205的源極與地面之間的不良漏電流提供路徑，否則其可能無意地觸發(fā)SCR 202。此外，如所屬領(lǐng)域的技術(shù)人員將了解的，電阻器210將控制SCR的所謂的保持電流。
圖2A的圖B-D中所描繪的剩余三個示意圖是相同的，只是觸發(fā)裝置205是顯示在不同的實施例中。舉例而言，在示意圖B中，NMOS晶體管具有漏極體柵極耦接(drain-bulk-gate coupling)，即局部體(P井)和柵極相連且漏極對體的耦接是通過漏極對體的電容(圖中未示)來實現(xiàn)的。在示意圖C中，NMOS是隔離的P井，且在示意圖D中，兩個共基共射串聯(lián)(cascode)NMOS晶體管2061和2062用作觸發(fā)裝置205的一部分。此外，所屬領(lǐng)域的技術(shù)人員將了解，可實施其它觸發(fā)裝置和配置，其可在SCR 202的外部。
耦接的觸發(fā)NMOS晶體管206(如圖2A的示意圖中所示)允許SCR 202接通得比先前技術(shù)LVTSCR裝置(參閱圖1A)快。具體而言，NMOS晶體管206的漏極不再耦接到NPN晶體管T1 231的集電極(也不耦接到PNP晶體管T2 232的基極)，其用于在PNP晶體管T2 232的N+區(qū)110(基極)與NPN晶體管T1 231的P井區(qū)120(基極)之間提供反向偏壓的擊穿電壓。事實上，NMOS晶體管206的源極和柵極被直接耦接到NPN晶體管T1 231的基極，下文將關(guān)于圖3和圖4對其作更詳細的討論。
此外，本發(fā)明所屬領(lǐng)域的技術(shù)人員將了解，還可利用PMOS觸發(fā)的SCRESD保護裝置。舉例而言，圖2B描繪代表本發(fā)明的PMOS觸發(fā)的SCR ESD保護裝置201的說明性示意圖E。此外，所屬領(lǐng)域的技術(shù)人員將了解，具有漏極體柵極耦接的PMOS晶體管或兩個共基共射串聯(lián)PMOS晶體管或其它外部觸發(fā)裝置205可用作ESD保護裝置201的一部分，如上文所述。
出于簡明目的，本發(fā)明將被討論為如在圖2A的示意圖A中所說明性描繪的NMOS觸發(fā)的SCR。圖3描繪圖2A和圖2B的NMOS觸發(fā)的SCR ESD保護裝置201的SCR 202的橫截面圖。
具體而言，保護裝置201部分包括一P型襯底303，N井304和P井306形成于其中。N井304和P井306彼此相鄰并在鄰接邊界處形成一結(jié)307。第一P+區(qū)308形成于N井304內(nèi)。此外，單個N+區(qū)312和第二P+區(qū)314形成于P井306內(nèi)。表示為P+和N+區(qū)是摻雜水平比N井和P井區(qū)304和306高的區(qū)。此外，應(yīng)注意，沒有“第二N+區(qū)110”形成于P井304區(qū)與N井306區(qū)之間的結(jié)307上方并與其重疊，如圖1B的先前技術(shù)中所示。
圖3中的說明性示意圖代表SCR 202的組件，其對應(yīng)于圖2A中的示意圖。也就是說，將圖3說明和討論成用于源極和柵極連在一起的NMOS觸發(fā)裝置的SCR。然而，所屬領(lǐng)域的技術(shù)人員將了解，在使用PMOS觸發(fā)裝置處，圖3中說明性顯示的N和P型區(qū)以及電勢和端子都被反向。參看圖3，由N+區(qū)312(發(fā)射極)、P井306(基極)和N井304(集電極)形成NPN晶體管T1 231。由P+區(qū)308(發(fā)射極)、N井區(qū)304(基極)和P井區(qū)306(集電極)形成PNP晶體管T2 232。應(yīng)注意，N井304具有作為NPN晶體管T1 231的集電極以及PNP晶體管T2 232的基極的雙重功能。同樣，P井306具有作為PNP晶體管T2 232的集電極以及NPN晶體管T1 231的基極的雙重功能。第二P+區(qū)314形成襯底連接物125，其常連接到陰極124并接地。
P井306具有固有電阻，據(jù)觀察所述固有電阻為NPN晶體管T1 231的井/襯底或基極電阻RB1241。井/襯底電阻RB1241表現(xiàn)在襯底連接物125(其包括P+區(qū)314)與晶體管T1 231的固有基極節(jié)點之間。同樣，N井304具有固有電阻，據(jù)觀察所述固有電阻為PNP晶體管T2 232的基極電阻RB2242。N井或基極電阻RB2242表現(xiàn)在晶體管T2 232的固有基極節(jié)點與可選的N井連接物(圖3中未示)之間，N井304中的N+摻雜區(qū)將形成所述N井連接物。這個N井連接物是可選的，但將其省去(圖3中顯示為浮置的)，因為它對裝置的功能沒有貢獻。同樣，N井連接物僅為具有N井觸發(fā)分接頭G2(參閱圖2B的示意圖E)的PMOS觸發(fā)SCR所需。對于N井或P型襯底而言，相關(guān)聯(lián)的電阻是固有電阻。井或襯底電阻值取決于摻雜水平以及N井304和P井306/P襯底303的長度和橫截面積。通常，井/襯底電阻RB1241和RB2242(如果提供有N井連接物)的電阻值對于硅材料而言在500歐姆到5000歐姆的范圍內(nèi)。
淺溝道隔離(STI)用于分離將接受圖6中所說明的高摻雜的區(qū)(例如區(qū)308、312和314)。詳細而言，在特定區(qū)域中蝕刻溝槽，并說明性地沉積絕緣材料(例如二氧化硅(SiO2))。還可由此項技術(shù)中已知的其它技術(shù)來分離區(qū)308和312，其對SCR操作是有利的。
在形成STI區(qū)后執(zhí)行N+和P+植入和退火步驟，以分別形成高摻雜的N+和P+區(qū)。通過對N+和P+使用獨立的光罩以允許摻雜物僅滲入IC 200的專用區(qū)中而完成植入。
此外，一硅化物層318形成于N+區(qū)312和P+區(qū)308和314上方。詳細而言，一導(dǎo)電層(例如使用鈷、鈦等)形成于IC 200的表面上。提供一硅化物阻隔罩以阻隔IC的某些區(qū)域上不必要的硅化物層。硅化物層318分別為陽極122、陰極124和襯底連接物125處的每個金屬觸點121A、121C和121S(統(tǒng)稱為金屬觸點121)之間的導(dǎo)電材料。通過僅在區(qū)308(對于陽極122)和區(qū)312(對于陰極124)的某些部分中使用硅化物層318，大大減小了陽極122與區(qū)320N的表面之間和陰極124與區(qū)320P的表面之間發(fā)生短路(例如，由于熱應(yīng)力和機械應(yīng)力)的風(fēng)險。
具體而言，在圖3中從左往右看，第一STI區(qū)3161形成于第一P+摻雜區(qū)308的左邊。此外，第二STI區(qū)3163形成于第一N+區(qū)312與第二P+區(qū)314之間，且第三STI區(qū)3164形成于第二P+區(qū)314的右邊。同樣，位于陽極122與陰極124之間的表面區(qū)309不具有任何被蝕刻的溝槽、高摻雜區(qū)或沉積于其間的絕緣材料。因而，圖3的實施例不同于先前技術(shù)(參閱圖1A的STI區(qū)1162、N+區(qū)110和氧化物層130)。因此，包括在N井區(qū)320N和P井區(qū)320P(統(tǒng)稱為非高摻雜區(qū)320)上方延伸的表面區(qū)309的整個裝置橫截面可用于SCR導(dǎo)電。
每個高摻雜區(qū)(即N+區(qū)312和P+區(qū)308和314)具有值為“Xj”的深度，這是由基礎(chǔ)的半導(dǎo)體技術(shù)界定的。在一實施例中，深度Xj在0.1微米到0.3微米的范圍內(nèi)。另外，從硅化物陽極到陽極邊緣311的距離的長度為“Aj”。同樣，從硅化物陰極124到陰極邊緣313的長度為“Cj”。長度Aj和Cj保持在特定的范圍內(nèi)，以在形成硅化物318期間減少機械應(yīng)力產(chǎn)生的可能的不利影響，其隨后將導(dǎo)致漏電流增加。詳細而言，物理長度Aj和Cj基于P+和N+摻雜區(qū)308和312的高度Xj而成比例。Aj和Cj的長度在摻雜區(qū)的深度的兩倍到五倍的范圍內(nèi)，其中Aj和Cj近似相等。也就是說，Aj和Cj的值約在2Xj到5Xj的范圍內(nèi)。從硅化物陽極到陽極邊緣的距離Aj和從硅化物陰極到陰極邊緣的距離Cj較好等于摻雜區(qū)308和312的高度Xj的約三倍。通過保持陽極122與結(jié)307之間以及陰極124與結(jié)307之間的這些距離，大大減小了與應(yīng)力相關(guān)的漏電流和硅化物層318發(fā)生短路的可能性。
本發(fā)明的一目標(biāo)是增加SCR 202接通的速度?；叵胂惹凹夹g(shù)中，由于空穴電子對的高度重組，N+摻雜區(qū)110減小了SCR的PNP晶體管的增益。通過不同于先前技術(shù)的兩個特定差異來實現(xiàn)SCR 202的接通時間的減少。第一個差異是SCR 202中的晶體管T1 231和T2 232各自的基極區(qū)尺寸的減小。圖3中的尺寸WP和WN代表NPN晶體管T1 231和PNP晶體管T2 232各自的基極寬度。從P+區(qū)308的邊緣311到結(jié)307和從N+區(qū)312的邊緣313到結(jié)307分別測量基極寬度WN和WP。減小SCR 202的每個晶體管T1 231和T2 232的基極的尺寸(即基極寬度)減少了少數(shù)載流子擴散穿過這些區(qū)并到達對應(yīng)的集電極區(qū)的時間。晶體管T2 232和T1 231較好具有盡可能小的(如半導(dǎo)體處理規(guī)格所允許)基極寬度WN和WP。
SCR接通時間(SCRTon)關(guān)于每個SCR晶體管T1 231和T2 232的組合的基極寬度而成比例。詳細而言，NPN晶體管T1 231的接通時間Ton1關(guān)于NPN晶體管T1 231的基極寬度WP的平方而成比例。同樣，PNP晶體管T2232的接通時間Ton2與PNP晶體管T2 232的基極寬度WN的平方成比例。同樣，接通時間SCRTon＝((Ton1)2+(Ton2)2)1/2。因此，因為與先前技術(shù)相比已經(jīng)減小基極寬度，所以就減小了接通時間SCRTon。
不同于先前技術(shù)的第二個差異是所消除的了第二N+區(qū)110。這減小了晶體管T2 232基極(N井304)的總摻雜水平。同樣，在圖3的實施例中，N井304能為SCR 202的PNP晶體管T2 232提供電流增益的增加，因為較少的空穴電子對將在基極區(qū)中的擴散期間重組。圖3的說明性實施例應(yīng)與圖1B的先前技術(shù)相比較。參看圖1B，高摻雜N+區(qū)110形成PNP晶體管T2 232的基極的一部分，且進而降低了PNP晶體管T2 232的總增益。這個N+區(qū)110提供少數(shù)載流子(空穴)與多數(shù)載流子(電子)的高度重組，進而導(dǎo)致晶體管T1 231的低放大特性。圖1B的先前技術(shù)所具有的另一問題是，與位于襯底/P井106中更深處的NPN晶體管T1 231相比，N+區(qū)110、P區(qū)120和N+區(qū)112在接近表面處形成相對良好的橫向寄生雙極晶體管(未圖示)。這個表面NPN晶體管通過共同的高度摻雜的N+區(qū)110非常良好地耦接到PNP晶體管T2 232的惡化(表面)部分。圖1B的先前技術(shù)SCR裝置趨于保持在于一種狀態(tài)，其中僅這種寄生表面NPN晶體管按突返模式(snapbackmode)導(dǎo)電。此外，PNP晶體管T2 232僅充當(dāng)正向偏壓的基極發(fā)射極二極管，而襯底中的更深NPN晶體管(具有更低的電流增益)不會觸發(fā)。同樣，先前技術(shù)SCR裝置由于其幾何缺陷而不是完全按所需的SCR模式操作。先前技術(shù)通常具有低10％的電流處理能力。另外，由于更大的幾何形狀，先前的裝置不能安全地觸發(fā)且不能足夠快地觸發(fā)以保護非常敏感的電路元件。
參看圖3，晶體管基極的寬度WN和WP的縮短以及N+區(qū)110的消除降低了觸發(fā)速度。此外，通過減少由N+區(qū)110的出現(xiàn)所引起的空穴電子重組效應(yīng)，縮短的寬度WN和WP增加了SCR 202中的晶體管T1 231和T2 232的總增益。增加的晶體管電流增益β有助于確保提供足夠的電流來正向偏壓每個晶體管T1 231和T2 232的基極，且進而快速并可靠地激活SCR 202。
圖3中的橫截面圖說明性地僅描繪了SCR ESD保護裝置201的SCR 202部分，且沒有描繪圖2中所示的本發(fā)明的觸發(fā)裝置205。然而，圖4說明性地描繪了與圖3的SCR 202相結(jié)合的觸發(fā)裝置205。具體而言，圖4描繪了圖2A的NMOS觸發(fā)的SCR ESD保護裝置201的俯視圖，且應(yīng)和圖3一起看。
詳細而言，圖4代表集成電路200的一部分的俯視圖，其中與先前技術(shù)的觸發(fā)裝置105(參閱圖1A和圖1B)在SCR 102的內(nèi)部形成對比，觸發(fā)裝置205在SCR 202的外部。此外，盡管觸發(fā)裝置205和SCR 202看起來是獨立的和不同的裝置，但它們都被并入相同的IC 200中，且可為復(fù)數(shù)個ESD保護裝置201之一。實際上，典型的IC具有許多墊片148，每個墊片都耦接到IC的內(nèi)部線路。同樣，IC中的每個墊片148較好具有耦接于其上的ESD保護裝置201，諸如NMOS觸發(fā)的SCR。
參看圖4，SCR 202的俯視圖描繪了N井區(qū)304和P井區(qū)306。詳細而言，N井304中的單個P+區(qū)308形成陽極122。復(fù)數(shù)個金屬觸點121A將陽極122連接到墊片148。墊片148還視情況穿過限流電阻器RL而耦接到受保護的IC 200的線路。如上文參考圖3所討論，金屬觸點121A之下的P+區(qū)308的一部分被硅化物318A覆蓋。此外，在圖4中還顯示如上文所討論的距離Aj。
由N+區(qū)3121到312m(統(tǒng)稱為N+區(qū)312)形成陰極124。復(fù)數(shù)個金屬觸點121C將陰極124連接到地面。如上文參考圖3所討論，金屬觸點121C之下的每個(散布的)N+區(qū)312m的一部分被對應(yīng)的硅化物層(例如硅化物層318C-1和318C-m)覆蓋。此外，圖4中還顯示了距離Cj。
觸發(fā)分接頭401位于N+區(qū)312附近。由P+區(qū)402形成觸發(fā)分接頭401，一硅化物層418T置有所述P+觸發(fā)分接頭的一部分上方，且一或多個金屬觸點121T置于所述硅化物層418T上方。此外，說明性的觸發(fā)分接頭401可為復(fù)數(shù)個觸發(fā)分接頭之一，且其間界定有P井間距404。
具體而言，觸發(fā)分接頭401的P+區(qū)402置于非常接近N+區(qū)312處。觸發(fā)分接頭401較好也與N+區(qū)312對準(zhǔn)。通過將觸發(fā)分接頭401置于非常接近N+區(qū)312處，而減小了從觸發(fā)分接頭到NPN晶體管T1231的固有基極節(jié)點的基極電阻。P井間距404由P井材料306界定且較好具有最小尺寸。觸發(fā)分接頭401的P+區(qū)402與鄰近的P井間距404和N+區(qū)312結(jié)合而一起形成二極管，當(dāng)在P+區(qū)402上出現(xiàn)正電壓時所述二極管被正向偏壓。詳細而言，通過將多數(shù)載流子(空穴)注入P型基極材料中，觸發(fā)裝置105充當(dāng)NPN晶體管T1 231的基極處的電流源，其正向偏壓NPN晶體管T1 231的基極發(fā)射極(P井間距/區(qū)404/306和N+312)此外，為了正常的電路操作(即沒有ESD事件)，觸發(fā)分接頭401接近SCR 202和SCR 202的N+發(fā)射極區(qū)312是有利的，如下文將描述。已知由某些電路過壓狀態(tài)引起的SCR的無意觸發(fā)會破壞電路(例如，引起閉鎖狀態(tài))。因為觸發(fā)分接頭通過分流電阻器210而接地，所以SCR的P井306接受對地面的額外耦接，其將防止閉鎖現(xiàn)象。
STI區(qū)316限制SCR 202和觸發(fā)裝置205，使得其間的陽極122、陰極124和SCR 202的部分不被如上文關(guān)于圖3所討論的STI材料覆蓋。詳細而言，在這個較好實施例中，摻雜的P+區(qū)308、斷續(xù)的N+區(qū)312、P+與N+摻雜區(qū)域308與312之間的表面區(qū)域309、觸發(fā)分接頭401和P井間距404的上方?jīng)]有安置任何STI 316。然而，P井間距404也可被STI覆蓋，因為在二極管(402-404-312)上僅會發(fā)生可忽略的影響。同樣，由省略N+區(qū)110和柵極126所產(chǎn)生的面積減小的布局和與N+區(qū)312(NPN晶體管T1 231的發(fā)射極)成直線引入的觸發(fā)分接頭401的組合導(dǎo)致本發(fā)明SCR 202更快的觸發(fā)。
在圖4中所示的實施例中，接地的局部襯底連接物125較好位于離N+區(qū)312最大距離處，且由STI區(qū)3163所分離。或者，SCR 202可具有閉環(huán)的P襯底連接物(未圖示)以限制接地的SCR 202。P襯底環(huán)離SCR 202和觸發(fā)裝置205的距離可在2微米到20微米的范圍內(nèi)，較好大于5微米。同樣，觸發(fā)分接頭401位于遠離閉環(huán)P襯底連接物或局部襯底連接物125處以避免電流漏向地面。具體而言，觸發(fā)分接頭401與N+區(qū)312成一條直線并非常接近N+區(qū)312，因為將觸發(fā)分接頭401定位于接地的P襯底連接物附近將不利地導(dǎo)致電流從P+區(qū)402漏向地面。這個漏向地面的電流減去了正向偏壓SCR 202中的晶體管所需的電流，其可延遲或妨礙SCR 202的激活。
在一實施例中，觸發(fā)裝置205例如為NMOS晶體管206。與圖4一起參看圖2A的示意圖A，NMOS晶體管206是SCR 202外部的芯片上晶體管。NMOS晶體管206的漏極耦接到墊片148。NMOS晶體管206的源極耦接到電阻器210的一端，以及耦接到與陰極124的N+區(qū)312相鄰的觸發(fā)分接頭401。另外，電阻器210的另一端也連到地面。另外，NMOS裝置205的柵極126連接到NMOS 205的源極并通過電阻器210有效地耦接到地面。
電阻器210具有選定的電阻值，所述電阻值在100歐姆到2000歐姆的范圍內(nèi)，實質(zhì)上低于P襯底302和P井306的固有電阻。后者可在幾千歐姆的范圍內(nèi)，其取決于P+襯底連接物125的位置。同樣，所屬領(lǐng)域的技術(shù)人員將了解，電阻器210可易于控制到地面的總電阻，且因而控制SCR的觸發(fā)和保持電流。此外，所有的漏電流都經(jīng)由穿過這個電阻器的路徑從觸發(fā)裝置205分流向地面。在一實施例中，電阻器210由阻隔硅化物的多晶硅制成，因為多晶硅薄片電阻值允許容易地設(shè)定所需的電阻值，且因為STI完全隔離了多晶硅210與襯底30。另外，所屬領(lǐng)域的技術(shù)人員將了解，同樣可使用可用于IC制造方法中的任何其它電阻性材料。
在圖4中所示的說明性實施例中，觸發(fā)裝置205(例如，NMOS觸發(fā)器)由N+材料制成，且還具有阻隔硅化物的特征以確保觸發(fā)裝置本身將抵抗ESD，同時仍向SCR 202提供觸發(fā)電流。詳細而言，在定位有觸點421S和421D的區(qū)域中硅化物層418S和418D分別被置于NMOS觸發(fā)裝置的源極和漏極上方。
在操作時，由外部的NMOS觸發(fā)裝置205提供觸發(fā)電流，并將觸發(fā)電流注入SCR 202的觸發(fā)分接頭401中。具體而言，自NMOS觸發(fā)裝置205的源極提供外部觸發(fā)電流，其進入擊穿狀態(tài)，并隨后進入突返狀態(tài)。NMOS觸發(fā)裝置205確保ESD保護元件具有低觸發(fā)電壓，因為觸發(fā)電壓是由NMOS晶體管206的漏極襯底擊穿電壓(例如，8伏)所確定，而不是由SCR 202的固有高擊穿電壓(在15伏到25伏的范圍內(nèi))所確定。觸發(fā)電流作為基極電流注入NPN晶體管T1 231的基極中。同樣，如圖2-4所示，發(fā)明性實施例不同于圖1A和圖1B的先前技術(shù)LVTSCR，其中觸發(fā)電流是通過內(nèi)部源極注入慢動作的PNP晶體管T2 232的基極中。
如上文所討論，發(fā)明性觸發(fā)裝置205和SCR 202分別被描繪為NMOS觸發(fā)裝置。然而，所屬領(lǐng)域的技術(shù)人員將了解，可利用PMOS觸發(fā)的SCR結(jié)構(gòu)來進行ESD保護。出于完整說明本發(fā)明的目的，圖2B描繪本發(fā)明的接地柵極PMOS(PMOS)觸發(fā)的SCR ESD保護裝置的示意圖，且圖5描繪圖2B的PMOS觸發(fā)的SCR ESD保護裝置的俯視圖。參看圖5，觸發(fā)裝置205和SCR 202的布局與圖4中所說明的一樣。然而，N型和P型材料顛倒。也就是說，圖4中顯示為N+或N型材料之處，在圖5中分別顯示為P+或P型材料。同樣，圖4中顯示為P+或P型材料之處，在圖5中分別顯示為N+或N型材料。然而，如圖3中所示的P襯底302仍然與圖4和圖5的兩個實施例的P襯底一樣。同樣，額外的P+襯底連接物(例如，襯底連接物314C1和314Cs)位于N+區(qū)318C附近或閉合的P+襯底環(huán)(未圖示)位于整個結(jié)構(gòu)的周圍。與圖4中所示的相反實施例形成對比，PMOS觸發(fā)裝置205由P+型材料制成且位于N井中，且觸發(fā)分接頭401由N+型材料制成。
在IC的正常操作情況下，PMOS柵極與PMOS源極一起通過外部電阻器210被拉高，使得不會有MOS電流流經(jīng)源極到漏極通道。當(dāng)在墊片處發(fā)生具有過電壓的正ESD事件時，在漏極與N井結(jié)之間發(fā)生高于預(yù)定的閾電壓(例如8到10伏)的雪崩擊穿，且PMOS晶體管將作為寄生的橫向PNP晶體管。因此，電流將流經(jīng)PMOS裝置，且越過源極和漏極端子的電壓將降到更低值。柵極G2(圖2B中的示意圖E)接著被拉低，且SCR 202接通。柵極G2與圖5中的觸發(fā)分接頭401等同。電壓降越過固有N井電阻RB2242并越過外部電阻210而形成。因為外部電阻210的電阻值在100歐姆到2000歐姆的范圍內(nèi)，這比固有N井電阻RB2值(500歐姆到5000歐姆)小得多，所以外部電阻210充當(dāng)分流器以控制并協(xié)調(diào)SCR 202的觸發(fā)和保持電流。同樣，ESD保護裝置201的觸發(fā)將墊片處的正ESD事件期間的放電電流分流向地面，且因此將瞬時電壓降限制為IC 200的線路可容忍的值。
圖6描繪NMOS觸發(fā)的SCR ESD保護裝置201的SCR 602的第二實施例的橫截面圖。具體而言，圖6代表在P+和N+區(qū)308和312上方的被完全硅化的SCR 202。分別顯示了晶體管T2 232和T1 231的基極寬度WN和WP。此外，淺溝道隔離(STI)置于如由STI區(qū)3161、616、3163和3164所示的整個SCR 202上方。詳細而言，STI區(qū)616置于硅化層618A和618C之間的表面區(qū)域309上。因此，STI區(qū)616作為陽極122與陰極124之間的絕緣體以防止各自的硅化物層618A與618C之間的短路。
另外，晶體管T2 232和T1 231各自的基極寬度WN和WP由STI區(qū)616的長度確定。詳細而言，在制造IC 200期間，將STI材料選擇性地沉積在SCR 202上方。其后，形成P+和N+摻雜區(qū)308、312和314和各自的硅化物層618A、618C和618S。如關(guān)于圖3的實施例所討論，減小基極區(qū)的長度(即寬度)意味著少數(shù)載流子必須擴散穿過這些基極區(qū)的總距離減小。在圖6中所示的第二實施例中，各個晶體管T2 232和T1 231的基極寬度WN和WP通常比圖3中所描繪的實施例中略小。同樣，圖6中所描繪的這個第二實施例不同于圖1B的先前技術(shù)，因為來自觸發(fā)裝置205的高摻雜N+區(qū)110被消除且可實現(xiàn)非常緊湊的SCR尺寸來進行快速接通。另外，圖5中所描繪的實施例是圖3中所描繪的實施例的替代及進一步改進，因為其占用更少的硅區(qū)域。也就是說，所有的高摻雜區(qū)308、312、314和觸發(fā)分接頭402(參閱圖4)都被完全硅化。
此外，通過利用也被完全硅化并被STI覆蓋的觸發(fā)裝置205，可降低晶圓處理成本，因為不需要額外的和昂貴的硅化物阻隔。詳細而言，后端鎮(zhèn)流的NMOS(BEBNMOS)裝置可用作觸發(fā)裝置。在2000年5月30日申請的代理檔案號為SAR13663，題為“Apparatus For Current Ballasting ESDSensitive Devices”的美國申請案S/N 09/583/141中揭示了這種BEBNMOS裝置，且其全文以引用的方式并入本文。
圖7描繪外部后端鎮(zhèn)流的NMOS(BEBNMOS)觸發(fā)裝置705的橫截面圖。復(fù)數(shù)個鎮(zhèn)流電阻器730和731(圖7中僅顯示其中一個)從觸發(fā)裝置705的漏極714和源極716延伸，且用于分離外部觸點與ESD裝置的接觸電極(或被保護的載流裝置)之間的電絕緣鎮(zhèn)流電流路徑。這些絕緣的鎮(zhèn)流電流路徑有利地部分包括比其它先前技術(shù)裝置更平均地分配電流，減少電流擁塞，其又減少ESD裝置的局部發(fā)熱、鎮(zhèn)流電阻器線性、鎮(zhèn)流電阻器的較低容許值，不增加結(jié)電容，布局更緊湊，不像阻隔了硅化物的裝置需要多余的步驟，等等。
參看圖7，由此項技術(shù)中已知的習(xí)知制造方法形成BEBNMOS觸發(fā)裝置705的源極716、漏極714和柵極718區(qū)。具體而言，BEBNMOS觸發(fā)裝置705包含P井710，STI區(qū)置于P井710的表面上方。柵極718置于P通道723上方且可例如由置于二氧化硅層上方的多晶硅層形成，如上文關(guān)于圖1B所討論。硅和多晶硅是高度N摻雜的半導(dǎo)體區(qū)以在源電極716下方形成N+源極區(qū)720S并在漏電極714下方形成N+源極區(qū)720D，使得在源極716與漏極714之間形成P通道723。
單個垂直彎曲條730說明性地連接到裝置705的漏極區(qū)的共用端子732D。沿著條730的路徑并在外部共用端子732D處開始，條730包括金屬觸點7341，下到多晶硅736的一段，上到第二金屬觸點7342，到第一金屬層738，到第一通道740，到第二金屬層742的一段，到第二通道744，并到第三金屬層746的一段。第三金屬層746的所述段通過一通道、第二金屬層742的一段、另一通道、第一金屬層738的一段和另一金屬觸點的一系列連接而連接到多晶硅層736的第二段。多晶硅的這個第二段通過一金屬觸點、第一金屬層738的一段、一通道、第二金屬層742的一段和另一通道而連接到第三金屬層746的第二段。最后，在這個示范實施例中，第三金屬層746的第二段通過一通道、第二金屬層742的一段、另一通道、第一金屬層738的一段和一連接金屬觸點748的一系列連接而連接到ESD裝置705的漏極區(qū)714。
在BEBNMOS觸發(fā)裝置705的示范實施例中，可由鋁或銅膜制成第一、第二和第三金屬層738、742和746，且通道和連接金屬觸點可為鎢塞或銅。這些一系列連接形成鎮(zhèn)流電阻器730。在這個實施例中，每個通道和金屬觸點都向鎮(zhèn)流電阻器730增加顯著的電阻(例如，在先進的深次微米技術(shù)中為5到10歐姆)且多晶硅層736的每個段都向鎮(zhèn)流電阻器730增加顯著的電阻(在先進的深次微米技術(shù)中為40到80歐姆)。每個其它層也向鎮(zhèn)流電阻器730增加電阻。然而，與多晶硅層736、連接金屬觸點734和通道740的組合電阻相比，金屬層738、742和746的電阻可以忽略。
此外，類似的鎮(zhèn)流電阻器731形成于BEBNMOS觸發(fā)裝置705的源極716上方。然而，電阻通常小于漏極714處的電阻。詳細而言，利用較少的金屬層段738、742和746、通道740、多晶硅層段736和金屬觸點734。另外，所屬領(lǐng)域的技術(shù)人員將了解，使用更多或更少的層和/或更多或更少的彎道可制造滿意的鎮(zhèn)流電阻器。
圖8描繪鎮(zhèn)流的NMOS(BEBNMOS)觸發(fā)的SCR ESD保護裝置800的俯視圖。BEBNMOS觸發(fā)的SCR ESD保護裝置800包含耦接到圖7的BEBNMOS觸發(fā)器705的圖3的SCR 202或圖6的SCR 602，和外部分流電阻器210。詳細而言，BEBNMOS觸發(fā)器705具有復(fù)數(shù)個從漏極714耦接到外部連接器732D的鎮(zhèn)流電阻器730j。外部連接器732D接著耦接到墊片148。類似地，BEBNMOS觸發(fā)器705具有復(fù)數(shù)個從源極716耦接到外部連接器732S的鎮(zhèn)流電阻器731K。外部連接器732S接著耦接到分流電阻器210的一端。每個鎮(zhèn)流電阻器730和731都是以上文在圖7中所描述的方式被說明性地制造成具有彎曲的不交叉的條，且通過漏極區(qū)714上的間距7401到740K-1，并通過源極區(qū)716上的7411到741K-1而彼此分離。
BEBNMOS觸發(fā)的SCR ESD保護裝置800的剩余線路與關(guān)于圖6中的實施例而描述的相同。同樣，ESD保護裝置800的BEBNMOS觸發(fā)器705和SCR 602具有置于SCR的整個表面區(qū)域上方的STI 316，除了被完全硅化的高摻雜陽極122、陰極124、襯底連接物125和觸發(fā)分接頭401區(qū)308、312、314和402之外。
圖2-8中所描繪的實施例說明性地顯示，通過使用仔細選擇的觸發(fā)分接頭結(jié)合外部觸發(fā)裝置205(例如NMOS觸發(fā)器)，可減小SCR 202中的晶體管T1231和T2232的基極寬度。同樣，與先前技術(shù)ESD保護裝置相比，SCR202的觸發(fā)速度更快且觸發(fā)更可靠，同時增加了電流增益。快速觸發(fā)是防止觸發(fā)電壓過高的關(guān)鍵，在慢的SCR中就會發(fā)生觸發(fā)電壓過高。因此，本發(fā)明的快速SCR可以成功地在ESD期間將瞬時電壓限制到保護深次微米方法的超薄門氧化物(小于7微米)的水平，而先前技術(shù)裝置明顯顯示缺陷。
圖10-14描繪用于在IC的輸電線之間提供ESD保護的反平行配置的SCR裝置的各種實施例的示意圖。具體而言，各種實施例提供ESD保護而不干擾斷電操作模式，其中所述輸電線之一被斷電到地面。
圖10描繪具有兩個NMOS觸發(fā)裝置10201和10202(統(tǒng)稱為NMOS觸發(fā)裝置1020)的本發(fā)明的SCR ESD保護裝置1000的第一實施例的示意圖。詳細而言，ESD保護裝置1000包含具有觸發(fā)NMOS裝置10201的第一SCR10021，和具有NMOS觸發(fā)裝置10202的第二SCR10022，其中兩個SCR 10021和10022(統(tǒng)稱為SCR 1002)都耦接在第一輸電線10501與第二輸電線10502之間。由PNP晶體管10041和NPN晶體管10061代表第一SCR裝置10021。類似地，由PNP晶體管10042和NPN晶體管10062代表第二SCR裝置10022，且以上文關(guān)于圖2A和圖2B所討論的常規(guī)方式來配置兩個SCR 1002。
詳細而言，NPN晶體管10061的發(fā)射極形成SCR 10021的陰極，NPN晶體管10061的集電極耦接到PNP晶體管10041的基極，PNP晶體管10041的發(fā)射極形成SCR 10021的陽極，且PNP晶體管10041的集電極耦接到NPN晶體管10061的基極。在圖10的示范實施例中，陽極(即PNP晶體管10041的發(fā)射極)耦接到第一供電線10501的墊片，而陰極(即NPN晶體管10061的發(fā)射極)耦接到第二供電線10502的墊片。
外部NMOS觸發(fā)裝置1020觸發(fā)每個SCR 1002。詳細而言，第一NMOS觸發(fā)裝置10201具有耦接到第一SCR 10021的第一門G110081的源極10281，和耦接到PNP晶體管10041的發(fā)射極以及第一輸電線10501的漏極10261。
第一NMOS觸發(fā)裝置10201的體(P襯底)10241和門10221都耦接到地面1060。此外，代表襯底固有電阻Rsub加上平行連接的外部芯片上分流電阻器(Rshunt)的電阻器Rsub+shunt10301耦接在第一SCR 10021的第一門G1 10081與地面1060之間?；叵氲娇蛇x的外部分流電阻器Rshunt的電阻低于固有襯底電阻Rsub器，且提供用來將任何漏電流分流到地面，否則漏電流會無意地觸發(fā)SCR 1002。
視情況，一或多個保持電壓二極管10401可在正向?qū)щ姷姆较騼?nèi)從第一輸電線10501耦接到PNP晶體管10041的發(fā)射極。保持電壓二極管(僅用虛線顯示一個)10401用于將ESD保護裝置維持在可容忍的電壓范圍內(nèi)的導(dǎo)電的“開”狀態(tài)。這個電壓范圍使得第一與第二輸電線10501與10502之間的剩余電壓安全地高于操作電壓，進而確保不被閉鎖。
第二SCR 10022和對應(yīng)的外部NMOS觸發(fā)裝置10202以與上文關(guān)于第一SCR 10021和NMOS觸發(fā)裝置10201所討論的方式類似的方式而耦接在第一與第二輸電線10501與10502之間。詳細而言，NPN晶體管10062的發(fā)射極形成SCR 10022的陰極，NPN晶體管10062的集電極耦接到PNP晶體管10042的基極，PNP晶體管10042的發(fā)射極形成SCR 10022的陽極，且PNP晶體管10042的集電極耦接到NPN晶體管10062的基極。在圖10的示范實施例中，陽極(即PNP晶體管10042的發(fā)射極)耦接到第二供電線10502的墊片，而陰極(即NPN晶體管10062的發(fā)射極)耦接到第一供電線10501的墊片。
NMOS觸發(fā)裝置10202具有耦接到第二SCR 10022的第一門G1 10082的源極10282，和耦接到PNP晶體管10042的發(fā)射極和第二輸電線10502的漏極10262。第二NMOS觸發(fā)裝置10202的體(P襯底)10242和門10222都耦接到地面1060。
此外，代表襯底的固有電阻Rsub加上平行連接的外部芯片上分流電阻器Rshunt的電阻器Rsub+shunt10302以與上文關(guān)于第一SCR 10021配置所討論的方式類似的方式耦接在第二SCR 10022的第一門G1 10082與地面1060之間。
如上文所討論，一或多個保持電壓二極管10402可在正向?qū)щ姷姆较騼?nèi)從第二輸電線10502耦接到PNP晶體管10042的發(fā)射極?？蛇x的保持二極管(僅用虛線顯示一個)10042類似地用于將第二SCR 10022維持在導(dǎo)電的“開”狀態(tài)。因此，SCR 10021和10022都以反平行方式連接在輸電線10501和10502之間。
NMOS觸發(fā)裝置1020和SCR 1002提供輸電線1050的可兼容斷電模式的操作。舉例而言，如果第二輸電線10502被斷電到地面1060，那么由第一NMOS觸發(fā)裝置10201的N+漏極區(qū)和P襯底形成的反向偏壓的二極管防止來自第一輸電線10501的電流被分流到地面1060。類似地，如果第一輸電線10501被斷電到地面1060，那么由第二NMOS觸發(fā)裝置10202的N+漏極區(qū)和P襯底形成的反向偏壓的二極管防止來自第二輸電線10502的電流被分流到地面1060。因此，ESD保護電路1000與斷電操作模式兼容。
在IC的正常操作期間，SCR 10021和10022除了常規(guī)的漏電流之外不傳導(dǎo)任何顯著的電流，因為至少一所述PN結(jié)被反向偏壓(且每個SCR 1002的門G1都被接地)。在ESD事件期間，NMOS觸發(fā)裝置10201和10202以與上文關(guān)于圖4所討論的GGSCR裝置的觸發(fā)裝置的方式類似的方式操作。此外，因為本實施例的NMOS裝置1020各自的門沒有連接到源極(而是一直接地)，所以NMOS觸發(fā)裝置1020在正常的操作模式期間不會導(dǎo)電(即，不管輸電線之間的任何優(yōu)先方向，電源之一被接地的斷電模式中通常就是這樣)。NMOS裝置1020的漏極襯底擊穿電壓確定觸發(fā)電壓。
舉例而言，如果第一輸電線10501和第二輸電線10502的墊片處發(fā)生的ESD事件被連接到地面，那么一旦超過第一觸發(fā)NMOS 10201的漏極襯底二極管的反向偏壓觸發(fā)電壓Vt1，反向偏壓的二極管就導(dǎo)電并接通第一觸發(fā)NMOS裝置10201的寄生雙極晶體管，且電流將流進第一SCR 10021的觸發(fā)門G1 10081中。這導(dǎo)致NPN 10061的基極的(局部)電勢增加。一旦電勢升到高于約0.7伏，NPN晶體管10061的基極發(fā)射極結(jié)便被正向偏壓并導(dǎo)電，其還接通PNP晶體管10041，進而將ESD電流分流到接地的第二輸電線10502。還要注意，襯底1024和接地的輸電線1060在ESD事件期間沒有接地，而是僅僅浮置。
可通過任何標(biāo)準(zhǔn)的CMOS技術(shù)來制造SCR 1002，且N井和P井說明性地置于P襯底上方。兩個SCR 10021和10022共用ESD保護裝置1000的P井，且因此圖10的線1034代表其間的固有耦接。
還要注意本發(fā)明的ESD保護裝置1000的第一實施例沒有必要在其中實施深的N井和/或隔離的P井。隔離的P井通?？捎糜谀承┓椒ㄖ校瑏砀倪M與“噪聲”襯底的隔離，如同RF和模擬電路常需要的一樣。另外，隔離的P井常用于改進某些ESD保護裝置的ESD性能。應(yīng)注意，本發(fā)明的本實施例不需要這種隔離的P井。然而，具有深的N井和/或隔離的P井的本發(fā)明的ESD保護裝置將不干擾本發(fā)明的斷電操作模式。另外，還能使所述SCR1002各自位于一隔離的P井中，因為電阻器Rsub+shunt1030提供所述隔離的P井的電阻性接地。也就是說，可按使N井和P井說明性地形成于P襯底中的任何標(biāo)準(zhǔn)CMOS技術(shù)來制造SCR 1002。因而，不需要選擇深的N井/隔離的P井方法選項，然而使用這種方法選項將不會干擾本發(fā)明的功能。
兩個反平行的SCR 10021和10022的N井可處于浮置狀態(tài)或可連接(例如，經(jīng)由分別置于N井中的N+區(qū))到每個SCR的對應(yīng)陽極以用于說明性地控制觸發(fā)電流和保持電流。為了更詳細地理解高保持電流SCR，讀者應(yīng)參考2002年3月15日申請的第10/099,263號美國專利申請案，其全文以引用的方式并入本文中。此外，每個SCR的N井可連在一起。具體而言，可經(jīng)由置于每個N井中的N+摻雜區(qū)來提供外部的芯片上連接。也就是說，每個第一和第二SCR 1002可包含由置于N井中的N+區(qū)形成的第二觸發(fā)門，其中N+區(qū)經(jīng)由外部的芯片上配線而耦接在一起。
或者，N井可形成為一單個(結(jié)合的)N井，其由線1036(以虛線繪制)說明性地代表。也就是說，浮置的N井可在內(nèi)部耦接或形成為共用于兩個反平行的SCR 1002之間的單個N井(例如，具有多邊形形狀)。應(yīng)注意，結(jié)合的N井不需要在其中放置N+摻雜區(qū)，因為在SCR 1002之間沒有N并的外部芯片上耦接。應(yīng)注意，耦接或結(jié)合兩個SCR 1002的N井有助于減少制造本發(fā)明的ESD裝置所需的不動產(chǎn)的量。還應(yīng)注意，在這個后一實例中，N并必須處于浮置狀態(tài)以避免兩個輸電線10501與10502之間發(fā)生短路。
圖11描繪具有NMOS觸發(fā)裝置1020的本發(fā)明的SCR ESD保護裝置1100的第二實施例的示意圖。第二實施例類似于上文關(guān)于圖10而描述的第一實施例，只是僅使用一個觸發(fā)NMOS 1020來為ESD保護裝置1100提供更緊湊的布局。具體而言，第一SCR 10021的NPN晶體管10061的發(fā)射極連接到第二供電線10502的墊片，而PNP晶體管10041的發(fā)射極耦接到第一輸電線10501的墊片。類似地，第二SCR 10022的NPN晶體管10062的發(fā)射極連接到第一供電線10501的墊片，而PNP晶體管10042的發(fā)射極耦接到第二輸電線10502的墊片。
單個NMOS觸發(fā)裝置1020耦接到SCR 10021和10022。然而，出于說明這個第二實施例的目的，圖11的示意圖說明性地描繪置于更接近第一SCR 10021處的NMOS觸發(fā)裝置1020。
具體而言，單個NMOS觸發(fā)裝置1020的源極1028耦接到第二輸電線10502的墊片，而NMOS晶體管1020的漏極1026耦接到第一輸電線10501的墊片。NMOS觸發(fā)裝置1020的門1022耦接到地面1060。NMOS觸發(fā)裝置1020的P井耦接到第一和第二SCR 10021和10022的P襯底/P井1024，以及第一和第二SCR 10021和10022的第一門G1 10081和10082。應(yīng)注意，如由圖11中的線1034所說明性顯示，SCR 10021和10022共用P井。
在這個第二實施例中，代表固有襯底電阻Rsub和平行連接的外部分流電阻器(Rshunt)的電阻Rsub+shunt10301耦接到第一SCR 10021的NPN晶體管10061的體端子10081(P襯底/P井)和地面1060。類似地，電阻Rsub+shunt10302耦接到第一/第二SCR 10021/10022的NPN晶體管1006的體端子10082(P襯底/P井)和地面1060。在IC正常的操作期間，SCR 10021和10022被關(guān)斷。電阻器Rsub+shunt1030的目的是通過排掉所有漏電流來防止不必要的觸發(fā)。
此外，ESD保護裝置可兼容斷電模式，因為單個NMOS觸發(fā)裝置1020充當(dāng)與每個輸電線1050相關(guān)的反向偏壓的二極管。舉例而言，如果第二輸電線10502被斷電接到地面1060，那么NMOS裝置10201的漏極到襯底的二極管將防止來自第一輸電線10501的電流被分流到地面1060。
如上文所提到，SCR 1002的NPN晶體管1006之間共用P井。因此，通過襯底/P井提供來自觸發(fā)NMOS裝置1020的觸發(fā)電流的耦接和注入。
詳細而言，在ESD事件(正ESD事件)說明性地發(fā)生在第二輸電線10502的墊片處期間，同時第一輸電線10501被接地，NMOS觸發(fā)裝置1020的源極到襯底的二極管變得反向偏壓，進入雪崩擊穿，且將電流注入襯底中，同時后者的電勢開始上升。一旦越過第二SCR 10022的NPN 10062的基極發(fā)射極的電壓升到高于0.7伏，第二SCR 10022便接通并以常規(guī)方式將ESD電流分流到接地的第一輸電線10501。
應(yīng)注意，在兩個SCR中都會出現(xiàn)觸發(fā)電流注入，但僅一個SCR將觸發(fā)，因為SCR只能在一個方向上導(dǎo)電。這就是為什么在輸電線1050之間提供兩個反平行的SCR的原因。詳細而言，對于相反的ESD強調(diào)極性(第一輸電線10501接受ESD脈沖，而第二輸電線10502接地)，準(zhǔn)對稱電路將以類似的方式提供ESD導(dǎo)電。也就是說，第一SCR 10021將接通，而第二SCR 10022仍不活動。
如上文關(guān)于圖10所討論，兩個反平行的SCR 1002的N井可處于浮置狀態(tài)或可連接到每個SCR的對應(yīng)陽極以控制觸發(fā)和保持電流，或者N井(如果處于浮置狀態(tài))可經(jīng)由置于其中的N+摻雜區(qū)而如由線1036(以虛線繪制)所說明性顯示的那樣連在一起(或形成為結(jié)合的N井)，從而減少保護電路的布局。也就是說，因為僅利用一個觸發(fā)NMOS裝置1020，所以圖11中所示的第二實施例比圖10的第一實施例更加緊湊。另外，可選的保持電壓二極管1040可在正向?qū)щ姷姆较騼?nèi)從輸電線1050耦接到每個SCR 1002的PNP晶體管的發(fā)射極。
舉例而言，保持電壓二極管10401在正向?qū)щ姷姆较騼?nèi)從第一輸電線10501的墊片耦接到第一SCR 10021的PNP晶體管10041的發(fā)射極，而可選的保持電壓二極管10402可以類似方式在正向?qū)щ姷姆较騼?nèi)從第二線10502的墊片耦接到第二SCR 10022的PNP晶體管10042的發(fā)射極?？蛇x的保持電壓二極管可用于將SCR的保持電壓增加到高于電源電壓。應(yīng)注意，盡管說明性地顯示僅有單個保持二極管1040耦接到每個SCR 1002，但是所屬領(lǐng)域的技術(shù)人員將了解，可為每個SCR 1002實施串聯(lián)耦接的保持二極管鏈。
圖12描繪具有二極管觸發(fā)裝置1202的本發(fā)明的SCR ESD保護裝置1200的第三實施例的示意圖。圖12和圖10相同，只是由一或多個串聯(lián)耦接的觸發(fā)二極管1202取代了每個NMOS觸發(fā)裝置1020。
舉例而言，三個示范性二極管在正向?qū)щ姷姆较騼?nèi)從PNP晶體管10041的發(fā)射極(陽極)串聯(lián)耦接到第一SCR 10021的第一門G1 10081。類似地，三個示范性二極管說明性地在正向?qū)щ姷姆较騼?nèi)從PNP晶體管10042的發(fā)射極(陽極)串聯(lián)耦接到第二SCR 10022的第一門G1 10082。因而，兩個SCR1002都由串聯(lián)耦接的二極管1202所觸發(fā)。
另外，關(guān)于圖12的第三實施例，兩個反平行的SCR 1002的N井可處于浮置狀態(tài)或可連接到每個SCR的對應(yīng)陽極以控制觸發(fā)和保持電流，或者N井可如由線1036(以虛線繪制)所說明性地顯示的那樣連在一起(或為結(jié)合的N井)，從而減少保護電路的布局，如上文關(guān)于圖10和圖11所討論。
在IC正常的操作期間，觸發(fā)二極管1202不導(dǎo)電，且因此SCR 1002被關(guān)斷。此外，ESD保護裝置1200的觸發(fā)二極管1202的每個說明性鏈還允許IC在斷電操作模式下操作。也就是說，這個第三實施例可兼容斷電情況。
舉例而言，如果第一輸電線10501被斷電連到地面1060，而第二輸電線10502被偏壓到標(biāo)稱電源電壓，那么觸發(fā)二極管12022以及第二SCR 10022的NPN晶體管10062的基極發(fā)射極二極管將出現(xiàn)微小的正向偏壓，但是僅會略微導(dǎo)電。實際上，觸發(fā)二極管1202的數(shù)目是確定的，使得在正常的操作狀態(tài)期間僅有小的并可接受的電流量流動。越過二極管的DC電壓取決于包括在觸發(fā)二極管鏈中的觸發(fā)二極管的數(shù)目。為了詳細理解對觸發(fā)器和SCR實施觸發(fā)二極管鏈，讀者參考2002年3月15日中請的第10/099,600號專利申請案(代理檔案號為SAR 14176)，其全文以引用的方式并入本文中。另外，本發(fā)明的這個實施例主要用于低到很低的電源電壓，其中僅需要相對少的觸發(fā)二極管，但仍需要低的或非常低的接通電壓來進行最佳的門氧化物ESD保護。
另外，在ESD事件期間，當(dāng)電壓說明性地升到高于約2.8伏(例如每個觸發(fā)二極管為0.7伏，觸發(fā)二極管包括SCR 1002中的NPN基極發(fā)射極二極管)時，示范的二極管被正向偏壓且將電流注入SCR 1002的第一門G1 1008中。舉例而言，如果正ESD事件發(fā)生在第一輸電線10501的墊片處，同時第二輸電線10502被接地且襯底是浮置的，那么越過輸電線10501和10502的電壓將上升超過2.8伏的觸發(fā)電壓閾值。一旦NPN晶體管10061的基極發(fā)射極二極管接通(被正向偏壓)，第一SCR 10021也將接通并將ESD電流分流到接地的第二輸電線10502。對于ESD事件發(fā)生在第二輸電線10502的墊片上同時第一輸電線10501被接地的情況，可執(zhí)行類似的分析。應(yīng)注意，可經(jīng)由第二門G2 1010而將類似配置提供給SCR的起始觸發(fā)，如下文關(guān)于圖13所討論。
圖13描繪具有二極管觸發(fā)裝置1302的本發(fā)明的SCR ESD保護裝置1300的第四實施例的示意圖。詳細而言，如上文關(guān)于圖10-12所討論，第一和第二SCR 10021和10022耦接在第一和第二輸電線10501和10502之間。
至少一個觸發(fā)二極管1302在正向?qū)щ姷姆较騼?nèi)從每個SCR 1002的第二門G2 1010耦接到NPN晶體管1006的發(fā)射極和其各自的輸電線1050。舉例而言，第一觸發(fā)裝置13021說明性地包含三個串聯(lián)耦接的二極管，其在正向?qū)щ姷姆较騼?nèi)從第一SCR 10021的第二門10101耦接到NPN晶體管10061的發(fā)射極(陰極)和第二輸電線10502的墊片。類似地，第二觸發(fā)二極管13022說明性地包含三個串聯(lián)耦接的二極管，其在正向?qū)щ姷姆较騼?nèi)從第二SCR10022的第二門10102耦接到NPN晶體管10062的發(fā)射極(陰極)和第一輸電線10501的墊片。
在這個第四實施例中，代表固有襯底電阻(Rsub)和平行連接的外部分流電阻器(Rshunt)的電阻Rsub+shunt10301耦接到第一SCR 10021的NPN晶體管10061的體端子10081(P襯底/P井)和地面1060。類似地，電阻Rsub+shunt10302耦接到第二SCR 10022的NPN晶體管10062的體端子(P襯底/P井)和地面1060。
在IC正常的操作期間，當(dāng)所述供電線1050中至少一個帶電時，觸發(fā)二極管裝置1302不導(dǎo)電，且因此SCR 1002被關(guān)斷。此外，ESD保護裝置1300的觸發(fā)二極管1302的每個說明性鏈還允許IC在斷電操作模式下操作。也就是說，這個第四實施例可兼容斷電情況。舉例而言，如果第一輸電線10501斷電至地線1060且第二輸電線10502被偏壓到標(biāo)稱電源電壓，那么觸發(fā)二極管13022以及第二SCR 10022的PNP晶體管10042的基極發(fā)射極二極管將經(jīng)歷微小的正向偏壓，然而所傳導(dǎo)的電流被認為是微小的。構(gòu)建于觸發(fā)二極管鏈中的觸發(fā)二極管1302的數(shù)目取決于所需的觸發(fā)電壓和輸電線1050的操作電壓，且本發(fā)明的這個第四實施例的應(yīng)用非常類似于如上文所描述的圖2中所示的第二實施例。
另外，在ESD事件期間，當(dāng)電壓說明性地超過2.8伏(每個觸發(fā)二極管為0.7伏，觸發(fā)二極管包括SCR 1002中的NPN 1006的基極發(fā)射極二極管)時，示范性二極管被正向偏壓并從SCR 1002的第二門G2 1010汲取電流。舉例而言，如果ESD事件發(fā)生在第一輸電線10501的墊片處，同時第二輸電線10502被接地且襯底是浮置的，那么輸電線10501和10502之間的電壓將上升超過約2.8伏的觸發(fā)電壓閾值，且SCR將以針對圖2中所示本發(fā)明的第二實施例所描述的方式類似的方式接通。同樣，對于當(dāng)?shù)谝惠旊娋€10501接地時發(fā)生在第二輸電線10502的墊片上的ESD事件，可執(zhí)行類似的分析。
關(guān)于圖12和圖13應(yīng)注意，對于在SCR 1002的第二觸發(fā)門G2處的觸發(fā)而言，所需觸發(fā)的二極管的數(shù)目通常比經(jīng)由SCR 1002的第一觸發(fā)門G1觸發(fā)的二極管的數(shù)目少一個，而DX漏電流近似相同。也就是說，對于相同的DC漏電流，實現(xiàn)了更低的觸發(fā)電壓。為了詳細理解二極管觸發(fā)裝置，讀者參考2002年3月15日申請的第10/099,600號專利申請案。另外，關(guān)于圖13的第四實施例，N井區(qū)不被耦接(如關(guān)于圖12所討論)，從而防止兩個供電線10501和10502之間發(fā)生電阻性短路。
另外，在圖12和圖13中，可選的保持電壓二極管1040可在正向?qū)щ姷姆较騼?nèi)從輸電線1050耦接到每個SCR 1002的PNP晶體管1004的發(fā)射極。舉例而言，保持電壓二極管10401在正向?qū)щ姷姆较騼?nèi)從第一輸電線10501的墊片耦接到第一SCR 10021的PNP晶體管10041的發(fā)射極，而可選的保持電壓二極管10402可以類似的方式在正向?qū)щ姷姆较騼?nèi)從第二線10502的墊片耦接到第二SCR 10022的PNP晶體管10042的發(fā)射極?？蛇x的保持電壓二極管1040可用于增加SCR 1002的保持電壓。應(yīng)注意，盡管顯示僅有單個保持電壓二極管1040耦接到每個SCR 1002，但可為每個SCR實施串聯(lián)耦接的保持電壓二極管鏈。
圖14描繪具有兩個二極管觸發(fā)裝置14021和14022(統(tǒng)稱為二極管觸發(fā)裝置1402)的本發(fā)明的SCR ESD保護裝置1400的第五實施例的示意圖。如上文關(guān)于圖10-13所討論，第一和第二SCR 10021和10022耦接在第一與第二輸電線10501和10502之間。
詳細而言，NPN晶體管10061的發(fā)射極形成SCR 10021的陰極，NPN晶體管10061的集電極耦接到PNP晶體管10041的基極，PNP晶體管10041的發(fā)射極形成SCR 10021的陽極，且PNP晶體管10041的集電極耦接到NPN晶體管10061的基極。在圖14的示范性實施例中，陽極(即PNP晶體管10041的發(fā)射極)耦接到第一供電線10501的墊片，而陰極(即NPN晶體管10061的發(fā)射極)耦接到第二供電線10502的墊片。
此外，代表襯底的固有電阻(Rsub)加上平行連接的外部芯片上分流電阻器(Rshunt)的電阻Rsub+shunt10301耦接在第一SCR 10021的第一門G1 10081與地面1060之間。類似地，電阻Rsub+shunt10302耦接在第二SCR 10022的NPN晶體管10062的第一門10082與地面1060之間。
在這個第五實施例中，不提供對各個SCR陽極的可選的N井連接。然而，N井共用于兩個SCR 10021和10022之間，如由線1036所代表。因此，觸發(fā)二極管裝置14021和14022分別在正向?qū)щ姷姆较騼?nèi)從共用的N井(SCR1002的觸發(fā)門G2 1010)耦接到每個輸電線1050。詳細而言，第一觸發(fā)二極管裝置14021從N井耦接到第二輸電線10502的墊片，而第二觸發(fā)二極管裝置14022從N井耦接到第一輸電線10501的墊片。如上文所述，觸發(fā)二極管裝置1402可包含復(fù)數(shù)個串聯(lián)耦接的二極管。在圖14中，每個觸發(fā)二極管裝置14021和14022中使用三個串聯(lián)耦接的二極管。還要注意，可以與上文關(guān)于圖10-13所討論的方式類似的方式在每個輸電線1050與每個PNP晶體管1004的發(fā)射極之間提供可選的保持電壓二極管1040。
在IC的正常操作期間，觸發(fā)二極管裝置1402不傳導(dǎo)任何顯著的電流，且因此SCR 10021和10022被關(guān)斷。此外，ESD保護裝置1400的觸發(fā)二極管14021和14022的每個說明性鏈還允許IC在斷電操作模式下操作。也就是說，這個第五實施例可兼容斷電情況且具有相同的優(yōu)點，且以與上文關(guān)于圖13所討論的方式類似的方式操作。應(yīng)注意，圖14的第五實施例在SCR之間具有共用的N井，而圖13的第三實施例不共用N井。圖14的共用N井區(qū)的優(yōu)點是更加緊湊的布局風(fēng)格，其導(dǎo)致節(jié)省面積。
因而，圖10-14中所示的各種示范性實施例可用于為IC的輸電線提供ESD保護，且可完全與斷電操作模式兼容。也就是說，在一個供電線被斷電接到地面之處，通過說明性地將其它輸電線也分流到地面，而使對其它輸電線的ESD保護不會干擾。
與先前技術(shù)NMOS解決辦法相比，圖10-14的ESD保護裝置由于SCR的較低保持電壓而具有高箝位效率。此外，與先前技術(shù)NMOS解決辦法相比，這些ESD保護裝置的布局由于SCR裝置高的可容許功率和電流密度而是面積有效的。
盡管在本文中已顯示并詳細描述了結(jié)合有本發(fā)明的教示的各種實施例，但所屬領(lǐng)域的技術(shù)人員可易于設(shè)計出仍結(jié)合有這些教示的許多其它不同實施例。
權(quán)利要求
1.一種用于保護一集成電路的輸電線(1050)的靜電放電(ESD)保護裝置(100)，其包含一第一硅控整流器(SCR)(10021)，其用于耦接在一第一輸電線(10501)與一第二輸電線(10502)之間；一第二SCR(10022)，其用于以反平行方式耦接到所述第一與第二輸電線之間的所述第一SCR；一第一觸發(fā)裝置(10201)，其用于耦接到所述第一輸電線和所述第一SCR的一第一觸發(fā)門(10081)；和一第二觸發(fā)裝置(10202)，其用于耦接到所述第二輸電線和所述第二SCR的一第一觸發(fā)門(10082)。
2.根據(jù)權(quán)利要求1所述的ESD保護裝置，其中每個所述第一和第二觸發(fā)裝置包含一NMOS晶體管，所述NMOS晶體管具有一分別耦接到所述第一和第二SCR的所述第一觸發(fā)門的源極(10281)，和一用于分別耦接到所述第一和第二輸電線的漏極(10261)。
3.根據(jù)權(quán)利要求1所述的ESD保護裝置，其中所述第一和第二觸發(fā)裝置中的至少一個裝置各自包含至少一個二極管(1202)，其中所述第一觸發(fā)裝置的所述至少一個觸發(fā)二極管是用于在一正向?qū)щ姺较蛏蠌乃龅谝惠旊娋€耦接到所述第一SCR的所述第一觸發(fā)門，且所述第二觸發(fā)裝置的所述至少一個觸發(fā)二極管是用于在一正向?qū)щ姺较蛏蠌乃龅诙旊娋€耦接到所述第二SCR的所述第一觸發(fā)門。
4.根據(jù)權(quán)利要求1所述的ESD保護裝置，其進一步包含至少一第一保持電壓二極管(10401)，其用于在一正向?qū)щ姺较蛏蠌乃龅谝惠旊娋€耦接到所述第一SCR的一陽極；和至少一第二保持電壓二極管(10402)，其用于在一正向?qū)щ姺较蛏蠌乃龅诙旊娋€耦接到所述第二SCR的一陽極。
5.一種用于保護一集成電路的輸電線(1050)的靜電放電(ESD)保護裝置(1100)，其包含一第一硅控整流器(SCR)(10021)，其用于耦接在一第一輸電線(10501)與一第二輸電線(10502)之間；一第二SCR(10022)，其以反平行方式耦接到所述第一與第二輸電線之間的所述第一SCR；一觸發(fā)裝置(1020)，其用于耦接在所述第一與第二輸電線之間，所述觸發(fā)裝置具有一耦接到每個所述第一和第二SCR的一第一觸發(fā)門(1008)的體端子(1024)。
6.根據(jù)權(quán)利要求5所述的ESD保護裝置，其中所述觸發(fā)裝置包含一NMOS晶體管，所述NMOS晶體管包含一源極(1028)，其用于耦接到所述第二輸電線；一漏極(1026)，其用于耦接到所述第一輸電線；和一柵極(1022)，其用于耦接到地面。
7.根據(jù)權(quán)利要求5所述的ESD保護裝置，其進一步包含至少一第一保持電壓二極管(10401)，其用于在一正向?qū)щ姺较蛏蠌乃龅谝惠旊娋€耦接到所述第一SCR的一陽極；和至少一第二保持電壓二極管(10402)，其用于在一正向?qū)щ姺较蛏蠌乃龅诙旊娋€耦接到所述第二SCR的一陽極。
8.一種用于保護一集成電路的輸電線(1050)的靜電放電(ESD)保護裝置(1300)，其包含一第一硅控整流器(SCR)(10021)，其用于耦接在一第一輸電線(10501)與一第二輸電線(10502)之間；一第二SCR(10022)，其以反平行方式耦接到所述第一與第二輸電線之間的所述第一SCR；一第一觸發(fā)裝置(13021)，其用于耦接到所述第一輸電線并耦接到所述第一SCR的一第二觸發(fā)門(10101)；和一第二觸發(fā)裝置(13022)，其用于耦接到所述第二輸電線并耦接到所述第二SCR的一第二觸發(fā)門(10102)。
9.根據(jù)權(quán)利要求8所述的ESD保護裝置，其進一步包含以下裝置中的至少一個裝置一第一電阻器(10301)，其耦接到所述第一SCR的所述第一觸發(fā)門和地面；和一第二電阻器(10302)，其耦接到所述第二SCR的所述第一觸發(fā)門和地面。
10.根據(jù)權(quán)利要求9所述的ESD保護裝置，其中所述第一和第二觸發(fā)裝置中的至少一個裝置包含至少一觸發(fā)二極管，其中所述第一觸發(fā)裝置的所述至少一個觸發(fā)二極管是用于在一正向?qū)щ姺较蛏蠌乃龅谝籗CR的所述第二觸發(fā)門耦接到所述第二輸電線；和所述第二觸發(fā)裝置的所述至少一個觸發(fā)二極管是用于在一正向?qū)щ姺较蛏蠌乃龅诙CR的所述第二觸發(fā)門耦接到所述第一輸電線。
全文摘要
本發(fā)明涉及一種用于保護集成電路的輸電線(1050)的靜電放電(ESD)保護裝置(1000)。在一實施例中，所述ESD保護裝置包括一第一硅控整流器(SCR)(100文檔編號H02H9/04GK1781228SQ200480011606
公開日2006年5月31日 申請日期2004年4月6日 優(yōu)先權(quán)日2003年4月10日
發(fā)明者柯尼里·克里斯汀·魯斯, 約翰·阿墨, 馬克斯·莫根斯, 柯恩·法海吉 申請人:沙諾夫股份有限公司, 沙諾夫歐洲有限公司