專利名稱：基于可編程邏輯器件的電力系統(tǒng)監(jiān)控裝置的制作方法
專利說明
一、技術(shù)領(lǐng)域本實(shí)用新型涉及一種基于FPGA(可編程門陣列邏輯器件)的電力系統(tǒng)監(jiān)控裝置。
二背景技術(shù)：
電力系統(tǒng)(電網(wǎng))的運(yùn)行工況(運(yùn)行參數(shù))的監(jiān)測在電力系統(tǒng)的生產(chǎn)和自動化控制中是一個非常重要的內(nèi)容。整個監(jiān)控系統(tǒng)是一個實(shí)時計算機(jī)數(shù)據(jù)處理系統(tǒng)，對數(shù)據(jù)處理的時間性要求很強(qiáng)。
目前的監(jiān)控儀表大多采用單片微機(jī)和時域的計算方法，數(shù)據(jù)處理能力差，運(yùn)算速度慢，當(dāng)電網(wǎng)出現(xiàn)諧波或三相電路不平衡時，無功功率存在不平衡誤差，其精度下降；而且由于電力系統(tǒng)需監(jiān)測設(shè)備較多，單片微機(jī)有限的輸入/輸出口不能有效地完成監(jiān)測任務(wù)。
三
發(fā)明內(nèi)容
本實(shí)用新型的目的是提供一種能夠?qū)崟r監(jiān)測電網(wǎng)的各種運(yùn)行參數(shù)和電力設(shè)備的裝置；能夠在監(jiān)視保護(hù)對象設(shè)備出現(xiàn)故障時，可根據(jù)預(yù)定的保護(hù)算法自動給出保護(hù)觸發(fā)信號。
本實(shí)用新型的實(shí)現(xiàn)方案基于可編程門陣列邏輯器件的電力系統(tǒng)監(jiān)控裝置，包括交流模擬量采集電路，電力系統(tǒng)中各重要節(jié)點(diǎn)的電壓、電流通過多路開關(guān)輸入到AD芯片。AD芯片輸出連接可編程門陣列，其輸出再連接工控機(jī)或微處理器。用FPGA實(shí)現(xiàn)快速傅立葉變換算法(FFT)，將采集的電壓、電流中的干擾化為高次諧波處理。
本實(shí)用新型提出基于FPGA技術(shù)的模擬量采集與處理系統(tǒng)，利用FPGA的I/O端口多，且可以自由編程支配、定義其功能的特點(diǎn)，配以Verilog編寫的FPGA內(nèi)部執(zhí)行軟件，能很好地解決采集的信號路數(shù)多的問題。而且用Verilog編寫的執(zhí)行軟件內(nèi)部對各組數(shù)字量是按并行處理的以及FPGA硬件的速度是ns級的，這是當(dāng)前任何MCU都難以達(dá)到的速度，因此本系統(tǒng)比其它系統(tǒng)更能實(shí)時地、快速地監(jiān)測信號量的變化。
本實(shí)用新型的計算原理采用數(shù)字信號處理方法中的快速傅立葉變換算法(FFT)，將采集的電壓、電流中的干擾化為高次諧波處理，避免因模擬濾波電路參數(shù)不匹配帶來的誤差，從而極大地提高了測量精度。
本實(shí)用新型的特點(diǎn)是裝置簡單可靠，簡化了PCB系統(tǒng)設(shè)計和提高了系統(tǒng)的抗干擾能力；裝置代碼用Verilog硬件描述語言實(shí)現(xiàn)，內(nèi)核計算是并行的，速度快，能夠?qū)﹄娋W(wǎng)的各種運(yùn)行參數(shù)和電力設(shè)備進(jìn)行實(shí)時監(jiān)測。
四

圖1為本實(shí)用新型硬件結(jié)構(gòu)示意圖圖2為本實(shí)用新型FPGA內(nèi)部資源分配示意圖五具體實(shí)施方式
以下結(jié)合附圖1對本實(shí)用新型進(jìn)行詳細(xì)說明在交流模擬量采集外圍電路中，A/D芯片采用的是AD1674。電力系統(tǒng)中各重要節(jié)點(diǎn)的電壓、電流通過多路開關(guān)CD4051后輸入到AD1674芯片的。交流信號在進(jìn)入AD1674之前可以設(shè)有信號調(diào)量電路，調(diào)理成AD1674認(rèn)可的模擬信號。
FPGA內(nèi)部資源劃分為四大部分1.FPGA邏輯運(yùn)算中心。用來接收其它各部分的數(shù)據(jù)，并按照程序中設(shè)定的方案對所收到的數(shù)據(jù)進(jìn)行相應(yīng)的分析和處理。接收A/D采樣來的數(shù)據(jù)，對數(shù)據(jù)進(jìn)行各種處理(包括快速傅立葉變換和計算電流、電壓的有效值以及功率等)。
2.A/D控制單元。主要負(fù)責(zé)控制外部A/D芯片和多路開關(guān)的選通時序，以及實(shí)現(xiàn)對A/D采樣過程的合理控制。利用這些自設(shè)定的A/D控制管理資源，配以合理的軟件控制時序，保證采樣過程的順利進(jìn)行。
3.數(shù)字量監(jiān)測控制單元。負(fù)責(zé)所有要監(jiān)視和控制的數(shù)字量的狀態(tài)數(shù)據(jù)的采集和控制命令的輸出。用軟件來模擬實(shí)現(xiàn)各種對數(shù)字量的管理控制，配備較完備的外設(shè)控制管理單元，使得整個數(shù)字量的管理控制正確合理地進(jìn)行4.FPGA接口邏輯控制單元。在FPGA內(nèi)部設(shè)計了FPGA模塊與外界MCU的接口單元，完成與工控機(jī)的通信、顯示以及進(jìn)行一些復(fù)雜算術(shù)運(yùn)行等等。
工控機(jī)選用高性能的工業(yè)級586主板和CPU，采用虛擬儀器編程環(huán)境LabView為軟件平臺。LabView的程序具有良好的圖形人機(jī)界面，能夠?qū)崟r顯示電網(wǎng)的各種運(yùn)行參數(shù)和電力設(shè)備運(yùn)行狀態(tài)。
本實(shí)用新型簡單可靠，抗干擾能力強(qiáng)，可廣泛應(yīng)用電力系統(tǒng)中各重要節(jié)點(diǎn)及主要設(shè)備的監(jiān)測控制中，具有很好的推廣前景和經(jīng)濟(jì)效益。
如圖所示，F(xiàn)PGA的典型型號為XC2S100-5，其輸出連接工控機(jī)。FPGA只要很簡單的幾條外線即可。
權(quán)利要求1.基于可編程門陣列邏輯器件的電力系統(tǒng)監(jiān)控裝置，包括交流模擬量采集電路，電力系統(tǒng)中各重要節(jié)點(diǎn)的電壓、電流通過多路開關(guān)輸入到AD芯片，其特征是AD芯片輸出連接可編程門陣列，可編程門陣列輸出再連接工控機(jī)。
專利摘要基于可編程門陣列邏輯器件的電力系統(tǒng)監(jiān)控裝置，包括交流模擬量采集電路，電力系統(tǒng)中各重要節(jié)點(diǎn)的電壓、電流通過多路開關(guān)輸入到AD芯片，AD芯片輸出連接可編程門陣列，可編程門陣列輸出再連接工控機(jī)。本實(shí)用新型裝置簡單可靠，簡化了PCB系統(tǒng)設(shè)計和提高了系統(tǒng)的抗干擾能力；內(nèi)核計算是并行的，速度快，能夠?qū)﹄娋W(wǎng)的各種運(yùn)行參數(shù)和電力設(shè)備進(jìn)行實(shí)時監(jiān)測。
文檔編號H02J13/00GK2681430SQ20042002471
公開日2005年2月23日 申請日期2004年2月16日 優(yōu)先權(quán)日2004年2月16日
發(fā)明者彭洲紅, 虞致國, 陳莉莉, 葛廣英, 徐蘇珊, 馬國強(qiáng), 徐健鍵 申請人:南京大學(xué)