半導(dǎo)體封裝結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體封裝結(jié)構(gòu)，可以降低封裝面積。該半導(dǎo)體封裝結(jié)構(gòu)包含：第一半導(dǎo)體封裝，該第一半導(dǎo)體封裝包含有：第一半導(dǎo)體祼芯片；第一模塑料，圍繞該第一半導(dǎo)體祼芯片；第一重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的底面上，該第一半導(dǎo)體祼芯片耦接至該第一重分布層結(jié)構(gòu)；第二重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的頂面上；以及被動元件，耦接至該第二重分布層結(jié)構(gòu)。
【專利說明】
半導(dǎo)體封裝結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是涉及一種具有被動元件(passivedevice)的半導(dǎo)體封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]為了確保電子產(chǎn)品和通信設(shè)備的小型化和多功能性，期望半導(dǎo)體封裝在尺寸上變小，以支持多引腳連接、高速度和高功能性。傳統(tǒng)的半導(dǎo)體封裝一般把被動元件放置在PCB(Printed Circuit Board，印刷電路板)上。但是，這需要PCB提供額外的區(qū)域，用于被動元件安裝于其上。因此，難以降低封裝尺寸。
[0003]如此，期望創(chuàng)新的半導(dǎo)體封裝結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供了一種半導(dǎo)體封裝結(jié)構(gòu)，可以降低半導(dǎo)體封裝結(jié)構(gòu)的面積。
[0005]本發(fā)明提供了一種半導(dǎo)體封裝結(jié)構(gòu)，包含:第一半導(dǎo)體封裝，該第一半導(dǎo)體封裝包括:第一半導(dǎo)體裸芯片;第一模塑料，圍繞該第一半導(dǎo)體裸芯片;第一重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的底面上，其中，該第一半導(dǎo)體裸芯片耦接至該第一重分布層結(jié)構(gòu);第二重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的頂面上；以及被動元件，耦接至該第二重分布層結(jié)構(gòu)。
[0006]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，設(shè)置在該第一重分布層結(jié)構(gòu)的第一表面上，該第一重分布層結(jié)構(gòu)的第一表面遠(yuǎn)離該第一半導(dǎo)體裸芯片，其中，該第一導(dǎo)電結(jié)構(gòu)耦接至該第一重分布層結(jié)構(gòu)。
[0007]其中，該被動元件設(shè)置在該第二重分布層結(jié)構(gòu)的第一表面上，該第二重分布層結(jié)構(gòu)的第一表面遠(yuǎn)離該第一半導(dǎo)體裸芯片。
[0008]其中，該被動元件不被該第一模塑料覆蓋。
[0009]其中，該第二重分布層結(jié)構(gòu)通過多個第一通孔耦接至該第一重分布層結(jié)構(gòu)，該多個第一通孔穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。
[0010]其中，該多個第一通孔圍繞該第一半導(dǎo)體裸芯片。
[0011]其中，該多個第一通孔中的每一個的兩端分別相鄰于該第一重分布層結(jié)構(gòu)的第二表面以及該第二重分布層結(jié)構(gòu)的第二表面，其中該第一重分布層結(jié)構(gòu)的第二表面以及該第二重分布層結(jié)構(gòu)的第二表面均相鄰于該第一半導(dǎo)體裸芯片。
[0012]其中，進(jìn)一步包括:第二半導(dǎo)體封裝，堆疊在該第一半導(dǎo)體封裝上;其中，該第二半導(dǎo)體封裝包括:第三重分布層結(jié)構(gòu)；第二半導(dǎo)體裸芯片，耦接至該第三重分布層結(jié)構(gòu)；以及第二模塑料，圍繞該第二半導(dǎo)體裸芯片，并且該第二模塑料與該第三重分布層結(jié)構(gòu)以及該第二半導(dǎo)體裸芯片均接觸。
[0013]其中，該第二重分布層結(jié)構(gòu)設(shè)置在該第一重分布層結(jié)構(gòu)和該第三重分布層結(jié)構(gòu)之間。
[0014]其中，該第二半導(dǎo)體封裝進(jìn)一步包括:多個第二導(dǎo)電結(jié)構(gòu)，設(shè)置在該第三重分布層結(jié)構(gòu)中遠(yuǎn)離該第二半導(dǎo)體裸芯片的表面上，其中，該多個第二導(dǎo)電結(jié)構(gòu)耦接至該第三重分布層結(jié)構(gòu)。
[0015]其中，該多個第二導(dǎo)電結(jié)構(gòu)圍繞該被動元件。
[0016]其中，該被動元件與該第二半導(dǎo)體封裝和該第一模塑料均不接觸。
[0017]其中，該第二半導(dǎo)體封裝通過該第二重分布層結(jié)構(gòu)和該多個第一通孔耦接至該第一重分布層結(jié)構(gòu)。
[0018]其中，該第一半導(dǎo)體裸芯片為片上系統(tǒng)裸芯片，以及該第二半導(dǎo)體裸芯片為動態(tài)隨機(jī)存取存儲器裸芯片;并且，該第一半導(dǎo)體封裝為片上系統(tǒng)封裝，以及該第二半導(dǎo)體封裝為動態(tài)隨機(jī)存取存儲器封裝。
[0019]本發(fā)明提供了一種半導(dǎo)體封裝結(jié)構(gòu)，包括:第一半導(dǎo)體封裝;其中，該第一半導(dǎo)體封裝包括:第一重分布層結(jié)構(gòu)；第二重分布層結(jié)構(gòu)，位于該第一重分布層結(jié)構(gòu)上;第一模塑料，具有兩個分別與該第一重分布層結(jié)構(gòu)和該第二重分布層結(jié)構(gòu)接觸的相對表面；以及被動元件，與該第二重分布層結(jié)構(gòu)接觸并且不與該第一模塑料接觸。
[0020]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:多個第一通孔，穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。
[0021 ]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:第一半導(dǎo)體裸芯片，耦接至該第一重分布層結(jié)構(gòu);該第一模塑料以及該多個第一通孔圍繞該第一半導(dǎo)體裸芯片。
[0022]其中，該第一半導(dǎo)體裸芯片耦接至該第一重分布層結(jié)構(gòu)中相鄰于該第一半導(dǎo)體裸芯片的表面。
[0023]其中，該被動元件與該第二重分布層結(jié)構(gòu)中遠(yuǎn)離該第一半導(dǎo)體裸芯片的表面接觸。
[0024]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，設(shè)置在該第一重分布層結(jié)構(gòu)中遠(yuǎn)離該第一半導(dǎo)體裸芯片的表面上，其中，該第一導(dǎo)電結(jié)構(gòu)耦接至該第一重分布層結(jié)構(gòu)。
[0025]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，與該第一重分布層結(jié)構(gòu)接觸以及不與該第一模塑料接觸。
[0026]其中，該第一半導(dǎo)體封裝進(jìn)一步包括:第一半導(dǎo)體裸芯片，耦接至該第一重分布層結(jié)構(gòu)，并且由該第一模塑料以及多個第一通孔圍繞，其中，該多個第一通孔穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。
[0027]其中，該多個第一通孔耦接至該第一和第二重分布層結(jié)構(gòu)。
[0028]其中，進(jìn)一步包括:第二半導(dǎo)體封裝，堆疊在該第一半導(dǎo)體封裝上；
[0029]其中，該第二半導(dǎo)體封裝包括:第三重分布層結(jié)構(gòu)；第二半導(dǎo)體裸芯片，耦接至該第二重分布層結(jié)構(gòu);第二模塑料，圍繞該第二半導(dǎo)體裸芯片，并且與該第三重分布層結(jié)構(gòu)以及該第二半導(dǎo)體裸芯片接觸；以及多個第二導(dǎo)電結(jié)構(gòu)，設(shè)置在該第三重分布層結(jié)構(gòu)中遠(yuǎn)離該第二半導(dǎo)體裸芯片的表面上，其中，該多個第二導(dǎo)電結(jié)構(gòu)耦接至該第三重分布層結(jié)構(gòu)。
[0030]其中，該第二重分布層結(jié)構(gòu)設(shè)置在該第一和第三重分布層結(jié)構(gòu)之間。
[0031]其中，該多個第二導(dǎo)電結(jié)構(gòu)圍繞該被動元件，并且該被動元件不與該第二半導(dǎo)體封裝接觸。
[0032]本發(fā)明實施例的有益效果是:
[0033]本發(fā)明實施例，由于被動元件集成于半導(dǎo)體封裝中，例如耦接至半導(dǎo)體封裝中的模塑料的頂面上的重分布層結(jié)構(gòu)或者與該重分布層結(jié)構(gòu)接觸，從而使得被動元件可以位于模塑料之邊界內(nèi)而無需位于半導(dǎo)體封裝旁(被動元件設(shè)置在半導(dǎo)體封裝旁時，需要為其提供額外的區(qū)域，從而增加了半導(dǎo)體封裝結(jié)構(gòu)的面積)，因此能夠降低半導(dǎo)體封裝結(jié)構(gòu)的面積。
【附圖說明】
[0034]圖1A是根據(jù)本公開一些實施例的包含半導(dǎo)體封裝的半導(dǎo)體封裝結(jié)構(gòu)的橫截面示意圖。
[0035]圖1B是圖1A的上視圖，示出了半導(dǎo)體封裝中的半導(dǎo)體裸芯片和被動元件的布置。
[0036]圖2是根據(jù)本公開一些實施例的包含半導(dǎo)體封裝以及堆疊于其上的另一半導(dǎo)體封裝的半導(dǎo)體封裝結(jié)構(gòu)的橫截面示意圖。
【具體實施方式】
[0037]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0038]在本申請說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定的元件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說明書及權(quán)利要求并不以名稱的差異作為區(qū)分元件的方式，而是以元件在功能上的差異作為區(qū)分的準(zhǔn)則。在通篇說明書及權(quán)利要求當(dāng)中所提及的“包括”、“包含”為一開放式的用語，故應(yīng)解釋成“包括(含)但不限定于”。另外，“耦接”一詞在此為包括任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接至該第二裝置，或透過其它裝置或連接手段間接地電氣連接至該第二裝置。
[0039]本發(fā)明將參考特定實施例以及確定的附圖進(jìn)行描述，但是本發(fā)明不限制于該特定實施例以及確定的附圖，并且本發(fā)明僅由權(quán)利要求所限制。描述的附圖僅是原理圖并且非限制。在附圖中，出于說明目的以及非按比例繪制，夸大了某些元件的尺寸。附圖中元件的尺寸和相對尺寸不對應(yīng)本發(fā)明實際中的真實尺寸。
[0040]圖1A是根據(jù)本公開一些實施例的包含半導(dǎo)體封裝的半導(dǎo)體封裝結(jié)構(gòu)500a的橫截面示意圖。在一些實施例中，該半導(dǎo)體封裝結(jié)構(gòu)500a可以為P0P(Package on Package，封裝上封裝)半導(dǎo)體封裝結(jié)構(gòu)或者SIP(SyStem-1n-PaCkage，系統(tǒng)級封裝)半導(dǎo)體封裝結(jié)構(gòu)。圖1B是圖1A的上視圖，示出了半導(dǎo)體封裝結(jié)構(gòu)500a中的半導(dǎo)體裸芯片302和被動元件330的布置。為了清楚地示出基底的布置，半導(dǎo)體封裝結(jié)構(gòu)500a中半導(dǎo)體裸芯片302和被動元件330在圖1B中示出，而半導(dǎo)體封裝結(jié)構(gòu)500a中的被動元件330下的RDL(Redistribut1n Layer，重分布層或者重新布線層)結(jié)構(gòu)在圖1B中沒有示出。在下文中，相同的附圖標(biāo)記表示相同的元件，并且出于簡潔，不重復(fù)描述相同的元件。
[0041 ]如圖1A所示，半導(dǎo)體封裝結(jié)構(gòu)500a包括:至少一個晶圓級半導(dǎo)體封裝，安裝于基底200上。在本實施例中，該晶圓級半導(dǎo)體封裝包括:半導(dǎo)體封裝300。
[0042]如圖1A所示，基底200(例如PCB)可以由PP(polypropylene，聚丙稀)形成。需要注意的是，基底200可以是單層或多層結(jié)構(gòu)。多個連接墊(未示出)和/或?qū)щ娋€路(未示出)設(shè)置在基底200的裸芯片接觸面202上。在一個實施例中，導(dǎo)電線路包括:功率線路部分、信號線路部分或者接地線路部分，用于半導(dǎo)體封裝300的輸入/輸出(Input/output，I/O)連接。另外，半導(dǎo)體封裝300可以直接安裝在導(dǎo)電線路上。在一些其他實施例中，連接墊設(shè)置在裸芯片接觸面202上，并且連接至導(dǎo)電線路的不同端。連接墊用于半導(dǎo)體封裝300直接安裝于其上。
[0043]如圖1A所示，半導(dǎo)體封裝300通過接合(bonding)工藝安裝在基底200的裸芯片接觸面202上。半導(dǎo)體封裝300通過導(dǎo)電結(jié)構(gòu)320安裝在基底200上。半導(dǎo)體封裝300包括:半導(dǎo)體裸芯片302和2個RDL結(jié)構(gòu)308、328。半導(dǎo)體裸芯片302例如可以包括邏輯裸芯片，該邏輯裸芯片包括:CF^KCentral Processing Unit，中央處理器)、GPU(Graphics ProcessingUnit，繪圖處理器)、DRAM(Dynamic Random Access Memory，動態(tài)隨機(jī)存取存儲器)控制器或者他們的組合。在另一實施例中，半導(dǎo)體裸芯片302可以為SOC芯片，因此半導(dǎo)體封裝300可以包括:SOC芯片封裝。本公開的實施例不限制于此。在一些實施例中，半導(dǎo)體封裝300可以包括:模擬處理設(shè)備封裝、數(shù)字處理設(shè)備封裝，或者另外的合適的半導(dǎo)體封裝。
[0044]如圖1A所示，半導(dǎo)體裸芯片302通過倒裝芯片(flip-chip)技術(shù)裝配。半導(dǎo)體裸芯片302的連接墊304設(shè)置在前表面302b上，以電性連接至半導(dǎo)體裸芯片302的電路(未示出)。在一些實施例中，連接墊304屬于半導(dǎo)體裸芯片302的互連結(jié)構(gòu)(未示出)的最上層金屬層。半導(dǎo)體裸芯片302的連接墊304與對應(yīng)的導(dǎo)電結(jié)構(gòu)306接觸，例如導(dǎo)電凸塊。需要注意的是，半導(dǎo)體封裝結(jié)構(gòu)500a中集成的半導(dǎo)體裸芯片302的數(shù)量不限制于本實施例中公開的數(shù)量。
[0045]如圖1A所示，半導(dǎo)體封裝300進(jìn)一步包括:模塑料350，覆蓋以及圍繞半導(dǎo)體裸芯片302。模塑料350與半導(dǎo)體裸芯片302接觸。模塑料350具有分別接近半導(dǎo)體裸芯片302的前表面302b和后表面302a的相對表面352和354。模塑料350也覆蓋半導(dǎo)體裸芯片302的后表面302a。在一些實施例中，模塑料350可以由非導(dǎo)電材料形成，例如環(huán)氧樹脂、樹脂、可塑聚合物，等等。模塑料350可以在基本上為液體時應(yīng)用，然后通過化學(xué)反應(yīng)固化，例如在環(huán)氧樹脂或者樹脂中。在其他一些實施例中，模塑料350可以是作為能夠設(shè)置在半導(dǎo)體裸芯片302周圍的凝膠或者可塑固體而應(yīng)用的紅外(ultrav1let，UV)或熱固化聚合物，然后通過UV或熱固化工藝而固化。模塑料350可以使用模型(未示出)來固化。
[0046]如圖1A所示，半導(dǎo)體封裝結(jié)構(gòu)300進(jìn)一步包括:2個RDL結(jié)構(gòu)308和328，分別設(shè)置在半導(dǎo)體裸芯片302的前表面302b和后表面302a的上方。RDL結(jié)構(gòu)308設(shè)置在模塑料350的表面352上。半導(dǎo)體封裝300的半導(dǎo)體裸芯片302通過導(dǎo)電結(jié)構(gòu)306連接至RDL結(jié)構(gòu)308的表面310，例如導(dǎo)電凸塊或者焊膏(solder paste) ADL結(jié)構(gòu)308可以與模塑料350接觸。在一些實施例中，RDL結(jié)構(gòu)308可以具有一個或多個導(dǎo)電線路314，設(shè)置于一個或多個IMD(Inter-MetalDielectric，金屬間介電)層318中。導(dǎo)電線路314的連接墊部分暴露于阻焊層312的開口。但是，需要注意的是，圖1A中所示的導(dǎo)電線路314的數(shù)量以及IMD層318的數(shù)量僅是示例而非本發(fā)明的限制。
[0047]如圖1A所示，半導(dǎo)體封裝300進(jìn)一步包括:導(dǎo)電結(jié)構(gòu)320，設(shè)置在RDL結(jié)構(gòu)308的表面312上，該表面312遠(yuǎn)離半導(dǎo)體裸芯片302。導(dǎo)電結(jié)構(gòu)320通過暴露的阻焊層312的開口而耦接至導(dǎo)電線路314。另外，導(dǎo)電結(jié)構(gòu)320通過RDL結(jié)構(gòu)308自模塑料350分離。換言之，導(dǎo)電結(jié)構(gòu)320免于與模塑料350接觸。在一些實施例中，導(dǎo)電結(jié)構(gòu)320可以包括:諸如銅凸塊或者焊料凸塊結(jié)構(gòu)等的導(dǎo)電凸塊結(jié)構(gòu)，導(dǎo)電柱結(jié)構(gòu)，導(dǎo)電線結(jié)構(gòu)或者導(dǎo)電膠(conductive paste)結(jié)構(gòu)。
[0048]如圖1A所示，RDL結(jié)構(gòu)328設(shè)置在模塑料350上。RDL結(jié)構(gòu)328的表面324(該表面324接近半導(dǎo)體裸芯片302)與模塑料350的相對表面354接觸。類似于RDL結(jié)構(gòu)308，RDL結(jié)構(gòu)328可以具有一個或多個導(dǎo)電線路336，設(shè)置在一個或多個頂D層中334中。導(dǎo)電線路336的連接墊部分暴露于IMD層334的開口，該開口遠(yuǎn)離模塑料350的相對表面354。但是，需要注意的是，圖1A所示的導(dǎo)電線路336的數(shù)量以及IMD層的數(shù)量僅是示例而不是對本發(fā)明的限制。
[0049]如圖1A所示，RDL結(jié)構(gòu)328通過穿過RDL結(jié)構(gòu)308和RDL結(jié)構(gòu)328之間的模塑料350的通孔(via)322耦接至RDL結(jié)構(gòu)308。半導(dǎo)體裸芯片302由通孔322圍繞。每個通孔322的兩個端分別接近RDL結(jié)構(gòu)308的表面310以及RDL結(jié)構(gòu)328的表面324。另外，RDL結(jié)構(gòu)308的表面310和RDL結(jié)構(gòu)328的表面324分別接近半導(dǎo)體裸芯片302。在一些實施例中，通孔322包括:由銅形成的TPV(Through Package Via，封裝通孔)。
[0050]如圖1A所示，半導(dǎo)體封裝300進(jìn)一步包括:一個或多個被動元件330，安裝在RDL結(jié)構(gòu)328上并且耦接至RDL結(jié)構(gòu)328。被動元件330具有兩個連接墊332，與RDL結(jié)構(gòu)328的遠(yuǎn)離半導(dǎo)體裸芯片302的表面326接觸。需要注意的是，被動元件330免于被模塑料350所覆蓋。另外，被動元件330免于與模塑料350接觸。在一些實施例中，被動元件330可以包括:被動元件芯片、MLCC(Multilayer Ceramic Chip Capacitor，多層陶瓷芯片電容)設(shè)備，等等。
[0051]圖1B示出了半導(dǎo)體封裝300的半導(dǎo)體裸芯片302和被動元件330的布置。由于直接設(shè)置在模塑料350的頂面上的RDL結(jié)構(gòu)328(圖1A)具有為安裝于其上的被動元件330提供重分布(重新導(dǎo)向)的功能。因此，在圖1B所示的上視圖中，被動元件330可以布置在模塑料350的邊界內(nèi)。因此，被動元件330可以無需通過外部的導(dǎo)電結(jié)構(gòu)(例如導(dǎo)電結(jié)構(gòu)320)而耦接至半導(dǎo)體裸芯片302，如圖1A所示，該外部的導(dǎo)電結(jié)構(gòu)設(shè)置在半導(dǎo)體封裝300之外(例如基底200的連接墊和/或?qū)щ娋€路)。
[0052]圖2是包括半導(dǎo)體封裝300以及堆疊于其上的DRAM封裝400的半導(dǎo)體封裝結(jié)構(gòu)500b的橫截面示意圖。為了說明本公開的實施例，此中將DRAM封裝作為示例描述。但是，本公開的實施例不限制于任何特定應(yīng)用。出于簡潔，下述實施例中，與參考圖1A?IB已描述的元件相同或者相似的元件不再重復(fù)描述。
[0053]如圖2所示，圖1A中所示的半導(dǎo)體封裝結(jié)構(gòu)500a與圖2中所示的半導(dǎo)體封裝結(jié)構(gòu)500b之間的一個不同在于:半導(dǎo)體封裝結(jié)構(gòu)500b進(jìn)一步包括:半導(dǎo)體封裝，通過接合工藝堆疊于半導(dǎo)體封裝300上。在本實施例中，該半導(dǎo)體封裝包括:存儲器封裝，例如，DRAM封裝400。公開的實施例不限制于此。在一些實施例中，堆疊在半導(dǎo)體封裝300上的半導(dǎo)體封裝可以包括:模擬處理設(shè)備封裝，數(shù)字處理設(shè)備封裝或者另外的合適的半導(dǎo)體封裝。DRAM封裝400通過導(dǎo)電結(jié)構(gòu)428安裝在半導(dǎo)體封裝300上。DRAM封裝400通過半導(dǎo)體封裝300的RDL結(jié)構(gòu)328和通孔322耦接至RDL結(jié)構(gòu)308。
[0054]如圖2所示，DRAM封裝400包括:RDL結(jié)構(gòu)418，至少一個半導(dǎo)體裸芯片(例如兩個半導(dǎo)體裸芯片402和404)以及模塑料412。由于DRAM封裝400堆疊在半導(dǎo)體封裝300上，所以RDL結(jié)構(gòu)328設(shè)置在RDL結(jié)構(gòu)308和418之間。RDL結(jié)構(gòu)418具有相對的表面420和422。表面420用于半導(dǎo)體裸芯片安裝于其上，表面422用于導(dǎo)電結(jié)構(gòu)428依附在其上。類似于RDL結(jié)構(gòu)308和328，RDL結(jié)構(gòu)418可以具有一個或多個導(dǎo)電線路426，設(shè)置在一個或多個頂D層424中。導(dǎo)電線路426的連接墊的部分暴露于阻焊層427的開口。但是，需要注意的是，圖2所示的導(dǎo)電線路426的數(shù)量和IMD層424的數(shù)量僅是示例而不是本發(fā)明的限制。
[0055]在圖2所示的實施例中，半導(dǎo)體裸芯片402和404均為DRAM裸芯片。DRAM裸芯片402使用粘貼劑(未示出)安裝在RDL結(jié)構(gòu)418的表面420上。另外，DRAM裸芯片404使用粘貼劑(未示出)堆疊在DRAM裸芯片402上。DRAM裸芯片402和404通過接合線可以耦接至RDL結(jié)構(gòu)418，例如接合線414和416。如圖所示，接合線414的兩端分別連接至RDL結(jié)構(gòu)418的表面420上的連接墊以及DRAM裸芯片402的連接墊408;接合線416的兩端分別連接至RDL結(jié)構(gòu)418的表面420上的連接墊以及DRAM裸芯片402的連接墊410。但是，堆疊的DRAM裸芯片的數(shù)量不限制于公開的實施例?？蛇x的，圖2所示的兩個DRAM裸芯片402和404可以一個挨一個(side byside)地布置。因此，DRAM裸芯片402和404可以通過粘貼劑(未示出)安裝在RDL結(jié)構(gòu)418的表面420上。
[0056]如圖2所示，模塑料412圍繞DRAM裸芯片402和404。另外，模塑料412與RDL結(jié)構(gòu)418的表面420以及DRAM裸芯片402和404接觸。類似于模塑料350，模塑料412可以由非導(dǎo)電材料形成，例如環(huán)氧樹脂、樹脂、可塑聚合物，等等。
[0057]如圖2所示，DRAM封裝400進(jìn)一步包括:導(dǎo)電結(jié)構(gòu)428，設(shè)置在RDL結(jié)構(gòu)418的遠(yuǎn)離DRAM裸芯片402和404的表面422上。通過在阻焊層427的開口形成導(dǎo)電結(jié)構(gòu)428，以耦接至導(dǎo)電線路426。另外，導(dǎo)電結(jié)構(gòu)428通過RDL結(jié)構(gòu)418與模塑料412分離。換言之，導(dǎo)電結(jié)構(gòu)428免于接觸模塑料412。需要注意的是，RDL結(jié)構(gòu)328和418之間的被動元件330被導(dǎo)電結(jié)構(gòu)428圍繞。另外，被動元件330免于接觸DRAM封裝400。類似于導(dǎo)電結(jié)構(gòu)320，導(dǎo)電結(jié)構(gòu)428可以包括:諸如銅凸塊或焊料凸塊等的導(dǎo)電凸塊結(jié)構(gòu)，導(dǎo)電柱結(jié)構(gòu)，導(dǎo)電線結(jié)構(gòu)或者導(dǎo)電膠結(jié)構(gòu)。
[0058]可以對本公開的實施例進(jìn)行多種變化和/或修改。例如，半導(dǎo)體封裝結(jié)構(gòu)500b不限制于包括:SOC芯片封裝以及垂直堆疊于該SOC芯片封裝上的存儲器封裝。在一些實施例中，半導(dǎo)體封裝結(jié)構(gòu)500b可以包括:自SOC芯片封裝、存儲器封裝、模擬處理封裝、數(shù)字處理封裝和其他適合的半導(dǎo)體封裝中選擇的2個堆疊的封裝。例如，圖2所示的半導(dǎo)體封裝300可以為模擬處理封裝，并且圖2所示的DRAM封裝400可以由數(shù)字處理封裝替換。
[0059]實施例提供了半導(dǎo)體封裝結(jié)構(gòu)。該半導(dǎo)體封裝結(jié)構(gòu)包括:至少一個半導(dǎo)體封裝，例如，SOC封裝。該半導(dǎo)體封裝包括:半導(dǎo)體裸芯片，圍繞該半導(dǎo)體裸芯片的模塑料，頂部RDL結(jié)構(gòu)以及底部RDL結(jié)構(gòu)。頂部和底部RDL結(jié)構(gòu)分別與模塑料的頂面和底面接觸。SOC封裝進(jìn)一步包括:被動元件，耦接至設(shè)置在模塑料的頂面上的RDL結(jié)構(gòu)?？蛇x地，半導(dǎo)體封裝結(jié)構(gòu)進(jìn)一步包括:垂直堆疊于其上的另一半導(dǎo)體封裝，例如DRAM封裝。需要注意的是，設(shè)置在頂部RDL結(jié)構(gòu)上的被動元件免于接觸半導(dǎo)體封裝的模塑料以及其他的半導(dǎo)體封裝。
[0060]根據(jù)本公開一些實施例的半導(dǎo)體封裝結(jié)構(gòu)具有下述優(yōu)勢。直接設(shè)置在模塑料的底面上的RDL結(jié)構(gòu)具有為安裝于其上的半導(dǎo)體裸芯片提供重分布(重新導(dǎo)向)的功能。另外，直接設(shè)置在模塑料的頂面上的RDL結(jié)構(gòu)具有為安裝于其上的被動元件提供重分布(重新導(dǎo)向)的功能。另外，穿過模塑料并且連接至兩個RDL結(jié)構(gòu)的通孔作為半導(dǎo)體封裝的內(nèi)部導(dǎo)電結(jié)構(gòu)。因此，被動元件可以無需外部的導(dǎo)電結(jié)構(gòu)而耦接至半導(dǎo)體裸芯片，該外部的導(dǎo)電結(jié)構(gòu)設(shè)置在半導(dǎo)體封裝之外(例如基底的連接墊或者導(dǎo)電線路)。由于縮短了的RDL繞線路徑，因此可以改善半導(dǎo)體封裝的信號完整性/功率完整性(Signal Integrity/Power Integrity,SI/PI)性能。進(jìn)一步，可以降低基底的面積。另外，半導(dǎo)體封裝結(jié)構(gòu)進(jìn)一步包括:直接設(shè)置在模塑料的頂面上的RDL結(jié)構(gòu)，并且該半導(dǎo)體封裝結(jié)構(gòu)可以提供集成靈活性，例如設(shè)備插入和熱解決方案。另外，使用相類似的工藝來制造RDL結(jié)構(gòu)可以在半導(dǎo)體封裝結(jié)構(gòu)中提供可比較的工藝性能。
[0061]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項】
1.一種半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包含:第一半導(dǎo)體封裝，該第一半導(dǎo)體封裝包括: 第一半導(dǎo)體裸芯片； 第一模塑料，圍繞該第一半導(dǎo)體裸芯片； 第一重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的底面上，其中，該第一半導(dǎo)體裸芯片耦接至該第一重分布層結(jié)構(gòu)； 第二重分布層結(jié)構(gòu)，設(shè)置在該第一模塑料的頂面上；以及 被動元件，耦接至該第二重分布層結(jié)構(gòu)。2.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，設(shè)置在該第一重分布層結(jié)構(gòu)的第一表面上，該第一重分布層結(jié)構(gòu)的第一表面遠(yuǎn)離該第一半導(dǎo)體裸芯片，其中，該第一導(dǎo)電結(jié)構(gòu)耦接至該第一重分布層結(jié)構(gòu)。3.如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該被動元件設(shè)置在該第二重分布層結(jié)構(gòu)的第一表面上，該第二重分布層結(jié)構(gòu)的第一表面遠(yuǎn)離該第一半導(dǎo)體裸芯片。4.如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該被動元件不被該第一模塑料覆至ΠΠ ο5.如權(quán)利要求3所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二重分布層結(jié)構(gòu)通過多個第一通孔耦接至該第一重分布層結(jié)構(gòu)，該多個第一通孔穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。6.如權(quán)利要求5所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個第一通孔圍繞該第一半導(dǎo)體裸芯片。7.如權(quán)利要求5所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個第一通孔中的每一個的兩端分別相鄰于該第一重分布層結(jié)構(gòu)的第二表面以及該第二重分布層結(jié)構(gòu)的第二表面，其中該第一重分布層結(jié)構(gòu)的第二表面以及該第二重分布層結(jié)構(gòu)的第二表面均相鄰于該第一半導(dǎo)體裸芯片。8.如權(quán)利要求5所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，進(jìn)一步包括:第二半導(dǎo)體封裝，堆疊在該第一半導(dǎo)體封裝上； 其中，該第二半導(dǎo)體封裝包括:第三重分布層結(jié)構(gòu)；第二半導(dǎo)體裸芯片，耦接至該第三重分布層結(jié)構(gòu)；以及第二模塑料，圍繞該第二半導(dǎo)體裸芯片，并且該第二模塑料與該第三重分布層結(jié)構(gòu)以及該第二半導(dǎo)體裸芯片均接觸。9.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二重分布層結(jié)構(gòu)設(shè)置在該第一重分布層結(jié)構(gòu)和該第三重分布層結(jié)構(gòu)之間。10.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二半導(dǎo)體封裝進(jìn)一步包括:多個第二導(dǎo)電結(jié)構(gòu)，設(shè)置在該第三重分布層結(jié)構(gòu)中遠(yuǎn)離該第二半導(dǎo)體裸芯片的表面上，其中，該多個第二導(dǎo)電結(jié)構(gòu)耦接至該第三重分布層結(jié)構(gòu)。11.如權(quán)利要求10所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個第二導(dǎo)電結(jié)構(gòu)圍繞該被動元件。12.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該被動元件與該第二半導(dǎo)體封裝和該第一模塑料均不接觸。13.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二半導(dǎo)體封裝通過該第二重分布層結(jié)構(gòu)和該多個第一通孔耦接至該第一重分布層結(jié)構(gòu)。14.如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體裸芯片為片上系統(tǒng)裸芯片，以及該第二半導(dǎo)體裸芯片為動態(tài)隨機(jī)存取存儲器裸芯片;并且，該第一半導(dǎo)體封裝為片上系統(tǒng)封裝，以及該第二半導(dǎo)體封裝為動態(tài)隨機(jī)存取存儲器封裝。15.—種半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包括:第一半導(dǎo)體封裝;其中，該第一半導(dǎo)體封裝包括: 第一重分布層結(jié)構(gòu)； 第二重分布層結(jié)構(gòu)，位于該第一重分布層結(jié)構(gòu)上； 第一模塑料，具有兩個分別與該第一重分布層結(jié)構(gòu)和該第二重分布層結(jié)構(gòu)接觸的相對表面；以及 被動元件，與該第二重分布層結(jié)構(gòu)接觸并且不與該第一模塑料接觸。16.如權(quán)利要求15所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:多個第一通孔，穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。17.如權(quán)利要求16所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:第一半導(dǎo)體裸芯片，耦接至該第一重分布層結(jié)構(gòu);該第一模塑料以及該多個第一通孔圍繞該第一半導(dǎo)體裸芯片。18.如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體裸芯片耦接至該第一重分布層結(jié)構(gòu)中相鄰于該第一半導(dǎo)體裸芯片的表面。19.如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該被動元件與該第二重分布層結(jié)構(gòu)中遠(yuǎn)離該第一半導(dǎo)體裸芯片的表面接觸。20.如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，設(shè)置在該第一重分布層結(jié)構(gòu)中遠(yuǎn)離該第一半導(dǎo)體裸芯片的表面上，其中，該第一導(dǎo)電結(jié)構(gòu)耦接至該第一重分布層結(jié)構(gòu)。21.如權(quán)利要求15所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:第一導(dǎo)電結(jié)構(gòu)，與該第一重分布層結(jié)構(gòu)接觸以及不與該第一模塑料接觸。22.如權(quán)利要求21所述半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第一半導(dǎo)體封裝進(jìn)一步包括:第一半導(dǎo)體裸芯片，耦接至該第一重分布層結(jié)構(gòu)，并且由該第一模塑料以及多個第一通孔圍繞，其中，該多個第一通孔穿過該第一和第二重分布層結(jié)構(gòu)之間的該第一模塑料。23.如權(quán)利要求16或22所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個第一通孔耦接至該第一和第二重分布層結(jié)構(gòu)。24.如權(quán)利要求16或21所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，進(jìn)一步包括:第二半導(dǎo)體封裝，堆疊在該第一半導(dǎo)體封裝上； 其中，該第二半導(dǎo)體封裝包括:第三重分布層結(jié)構(gòu)；第二半導(dǎo)體裸芯片，耦接至該第二重分布層結(jié)構(gòu);第二模塑料，圍繞該第二半導(dǎo)體裸芯片，并且與該第三重分布層結(jié)構(gòu)以及該第二半導(dǎo)體裸芯片接觸；以及多個第二導(dǎo)電結(jié)構(gòu)，設(shè)置在該第三重分布層結(jié)構(gòu)中遠(yuǎn)離該第二半導(dǎo)體裸芯片的表面上，其中，該多個第二導(dǎo)電結(jié)構(gòu)耦接至該第三重分布層結(jié)構(gòu)。25.如權(quán)利要求24所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該第二重分布層結(jié)構(gòu)設(shè)置在該第一和第三重分布層結(jié)構(gòu)之間。26.如權(quán)利要求24所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，該多個第二導(dǎo)電結(jié)構(gòu)圍繞該被動元件，并且該被動元件不與該第二半導(dǎo)體封裝接觸。
【文檔編號】H01L25/16GK105938816SQ201610015584
【公開日】2016年9月14日
【申請日】2016年1月11日
【發(fā)明人】林子閎, 彭逸軒
【申請人】聯(lián)發(fā)科技股份有限公司