一種半導(dǎo)體器件的制造方法和電子裝置的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法和電子裝置，涉及半導(dǎo)體技術(shù)領(lǐng)域。該方法包括：提供第一襯底；在第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)；提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合；從所述第一襯底的與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度。該方法由于包括在第一襯底上接合承載襯底并對(duì)第一襯底進(jìn)行減薄處理的步驟，因而可以用普通的體硅襯底而非薄膜絕緣體上硅襯底作為第一襯底，從而可以降低成本。本發(fā)明的電子裝置，包括采用該方法制造的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
【專利說明】
一種半導(dǎo)體器件的制造方法和電子裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法和電子裝置。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，通常需要使用薄膜絕緣體上硅(TF SOI)襯底來完成某些半導(dǎo)體器件(例如射頻前端器件與模組)的制造。
[0003]然而，由于薄膜絕緣體上硅襯底的成本比較高，直接制約了其在半導(dǎo)體產(chǎn)業(yè)的應(yīng)用。相應(yīng)地，使用薄膜絕緣體上硅襯底的半導(dǎo)體器件(例如射頻前端器件)，往往成本比較尚O
[0004]因此，有必要提出一種半導(dǎo)體器件的制造方法，以在不使用薄膜絕緣體上硅襯底的情況下完成上述半導(dǎo)體器件的制造，從而降低半導(dǎo)體器件的成本。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提出一種半導(dǎo)體器件的制造方法和電子裝置，可以采用體硅襯底代替薄膜絕緣體上硅襯底完成半導(dǎo)體器件的制造，從而降低成本。
[0006]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，其包括:
[0007]步驟SlOl:提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；
[0008]步驟S102:在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)；
[0009]步驟S103:提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合；
[0010]步驟S104:從與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；
[0011]步驟S105:在所述第一襯底的所述第二表面上形成第二介電蓋帽層，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔。
[0012]在一個(gè)示例中，在所述步驟SlOl中，所述第一襯底包括具有第三深度的摻雜外延層，其中，所述第三深度為所述摻雜外延層至所述第一表面的距離，所述第三深度大于等于所述第一深度。
[0013]在一個(gè)示例中，在所述步驟SlOl中，在形成所述淺溝槽隔離之前，從所述第一表面對(duì)所述第一襯底進(jìn)行離子注入以在所述第一襯底內(nèi)形成具有第四深度的第一注入摻雜層，其中，所述第四深度為所述第一注入摻雜層至所述第一表面的距離，所述第四深度大于等于所述第一深度。
[0014]在一個(gè)示例中，在所述步驟SlOl與所述步驟S102之間包括步驟S1012:
[0015]從所述第一表面對(duì)所述第一襯底進(jìn)行離子注入以在擬形成所述晶體管的區(qū)域的下方形成具有第五深度的刻蝕停止層，其中所述第五深度為所述刻蝕停止層至所述第一表面的距離。
[0016]示例性地，所述第二深度與所述第一深度相等。
[0017]示例性地，所述第二深度與所述第三深度相等。
[0018]示例性地，所述第二深度與所述第四深度相等。
[0019]示例性地，所述第二深度與所述第五深度相等。
[0020]在一個(gè)示例中，在所述步驟S104中，所述減薄處理包括:
[0021]步驟S1041:對(duì)所述第一襯底進(jìn)行背面研磨處理；
[0022]步驟S1042:對(duì)所述第一襯底進(jìn)行CMP并使所述CMP停止于所述淺溝槽隔離的底部；
[0023]步驟S1043:對(duì)所述第一襯底進(jìn)行濕法刻蝕至所述第二深度。
[0024]在一個(gè)示例中，在所述步驟S1041與所述步驟S1042之間還包括對(duì)所述第一襯底進(jìn)行濕法刻蝕的步驟。
[0025]在一個(gè)示例中，在所述步驟S102中，所述晶體管包括源極、漏極和柵極，其中，所述源極和所述漏極位于所述第一表面的下方，所述柵極位于所述第一表面的上方。
[0026]在一個(gè)不例中，所述第一襯底包括體娃襯底。
[0027]本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，其包括電子組件以及與該電子組件相連的半導(dǎo)體器件，其中所述半導(dǎo)體器件的制造方法包括:
[0028]步驟SlOl:提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；
[0029]步驟S102:在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)；
[0030]步驟S103:提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合；
[0031]步驟S104:從所述第一襯底的與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；
[0032]步驟S105:在所述第一襯底的所述第二表面上形成第二介電蓋帽層，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔。
[0033]本發(fā)明的半導(dǎo)體器件的制造方法，通過在第一襯底上接合承載襯底并對(duì)第一襯底進(jìn)行減薄處理，可以用普通的體硅襯底而非薄膜絕緣體上硅襯底作為第一襯底，因而可以降低成本。本發(fā)明的電子裝置，包括采用該方法制造的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
【附圖說明】
[0034]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0035]附圖中:
[0036]圖1A、圖1B、圖1C、圖1D、圖1E和圖1F為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；
[0037]圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。
【具體實(shí)施方式】
[0038]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0039]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。
[0040]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0041]空間關(guān)系術(shù)語(yǔ)例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀薄Ｒ虼?，示例性術(shù)語(yǔ)“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0042]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0043]這里參考作為本發(fā)明的理想實(shí)施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的注入?yún)^(qū)可導(dǎo)致該注入?yún)^(qū)和注入進(jìn)行時(shí)所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。
[0044]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0045]下面，參照?qǐng)D1A至圖1F和圖2來描述本發(fā)明的一個(gè)實(shí)施例提出的一種半導(dǎo)體器件的制造方法。其中，圖1A至圖1F為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的剖視圖；圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的示意性流程圖。
[0046]示例性地，本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟:
[0047]步驟Al:提供第一襯底100，其中該第一襯底100包括具有第三深度D3的摻雜外延層101 ;從第一襯底100的第一表面(也稱上表面)1001進(jìn)行離子注入以在第一襯底100內(nèi)形成具有第四深度D4的第一注入摻雜層102，其中第一注入摻雜層102作為刻蝕停止層；然后，從第一襯底100的第一表面1001在第一襯底100內(nèi)形成具有第一深度Dl的淺溝槽隔離(STI) 103，如圖1A所示。
[0048]其中，與第一襯底100的第一表面(也稱上表面)1001相對(duì)的表面稱作第二表面(也稱下表面)1002，如圖1A所示。
[0049]在本實(shí)施例中，如無特殊說明，“深度”一詞(例如第三深度D3)是指相應(yīng)的部件(例如摻雜外延層101)到第一襯底100的第一表面1001的距離。
[0050]其中，摻雜外延層101的摻雜濃度與第一襯底100的其他區(qū)域不同。
[0051]示例性地，淺溝槽隔離103包括襯墊層1031和主體結(jié)構(gòu)層1032。其中，襯墊層1031可以作為后續(xù)的CMP工藝的停止層。示例性地，襯墊層1031的材料為氧化硅，主體結(jié)構(gòu)層1032的材料為氮化硅。
[0052]其中，第一襯底100可以為體硅(bulk Si)襯底或其他各種合適的襯底。而不需如現(xiàn)有技術(shù)一樣，采用薄膜絕緣體上娃襯底(TF SOI)或高阻襯底(high-resistancesubstrate)。
[0053]示例性地，D3大于等于D4，D4大于等于Dl。
[0054]其中，第一襯底100也可以不包括該具有第三深度D3的摻雜外延層101。并且，本步驟中也可以省略從第一襯底100的第一表面(也稱上表面)1001進(jìn)行離子注入以在第一襯底100內(nèi)形成具有第四深度D4的第一注入摻雜層102的步驟。
[0055]步驟A2:形成阱區(qū)(圖中未示出)，通過從第一表面1001對(duì)所述第一襯底進(jìn)行離子注入在擬形成晶體管的區(qū)域的下方形成具有第五深度D5的刻蝕停止層104 ;形成包括源極1051、漏極1052和柵極1053的晶體管105 ;形成覆蓋第一襯底100的第一表面的介電蓋帽層(dielectric capping film) 106，以及位于介電蓋帽層106內(nèi)和表面的互連結(jié)構(gòu)107，如圖1B所示。
[0056]其中，第五深度D5小于第一深度D1。其中，互連結(jié)構(gòu)107用于連接源極1051、漏極1052以及柵極1053中的至少一個(gè)。形成柵極1053的方法可以為先柵極工藝或后柵極工藝。
[0057]其中，晶體管105的數(shù)量為至少一個(gè)。示例性地，源極1051和漏極1052位于第一表面1001之下，柵極1053位于第一表面1001之上。
[0058]其中，在形成晶體管105的同時(shí)，還可以形成其他器件，例如二極管、電阻、電容等，在此并不進(jìn)行限定。
[0059]本發(fā)明實(shí)施例的方法，直接在體硅襯底而非薄膜絕緣體上硅襯底之上形成晶體管等器件。形成晶體管等器件的工藝與在體硅襯底上形成CMOS器件的工藝完成相同。
[0060]步驟A3:提供承載襯底200，將第一襯底100的形成有介電蓋帽層106的一側(cè)與承載襯底200相接合，如圖1C所示。
[0061]在一個(gè)示例中，在將第一襯底100的形成有介電蓋帽層106的一側(cè)與承載襯底200相接合之前，先第一襯底100的形成有介電蓋帽層106的一側(cè)的表面上以及承載襯底200相應(yīng)的表面上分別形成鍵合蓋帽層300，如圖1C所示。示例性地，鍵合蓋帽層300的材料可以為氧化硅或其他合適的材料。
[0062]示例性地，將第一襯底100與承載襯底200相接合的方法可以為熔融鍵合(fus1nbonding)或其他合適的方法。
[0063]其中，承載襯底200可以為硅襯底或其他合適的襯底。在一個(gè)示例中，承載襯底200與第一襯底100具有相同的形狀和尺寸。
[0064]其中，承載襯底200可以在后續(xù)對(duì)第一襯底100進(jìn)行減薄處理的過程中對(duì)第一襯底100提供支撐。
[0065]步驟A4:從與第一表面1001相對(duì)的第二表面1002對(duì)第一襯底100進(jìn)行減薄處理，所述減薄處理包括:對(duì)第一襯底100進(jìn)行背面研磨(backside grinding)至第六深度D6(圖中未示出)，然后對(duì)第一襯底100進(jìn)行濕法刻蝕至第二深度D2，如圖1D所示。
[0066]其中，第六深度D6大于第二深度D2。
[0067]其中，所采用的背面研磨方法可以為CMP(化學(xué)機(jī)械研磨)或其他合適的工藝。所述濕法刻蝕可以采用各種可行的刻蝕液，例如TMAH等，在此并不進(jìn)行限定。
[0068]其中，在本步驟中，在對(duì)第一襯底100進(jìn)行濕法刻蝕至第二深度D2之后，還可以包括對(duì)第一襯底100 (包括承載襯底200)進(jìn)行低溫退火的步驟。
[0069]步驟A5:繼續(xù)從與第一表面1001相對(duì)的第二表面1002對(duì)第一襯底100進(jìn)行減薄處理，包括:對(duì)第一襯底100進(jìn)行CMP并使所述CMP停止于淺溝槽隔離103的底部(示例性地，襯墊層1031作為該CMP的停止層)，然后對(duì)第一襯底100進(jìn)行濕法刻蝕至第五深度D5。經(jīng)過該步驟，形成的結(jié)構(gòu)如圖1E所示。
[0070]其中，該CMP可以采用各種可行的CMP工藝。該濕法刻蝕可以使用各種可行的刻蝕液，例如TMAH等。
[0071]其中，在本步驟中，淺溝槽隔離103的襯墊層1031可以作為該CMP的停止層。
[0072]其中，上述步驟A4和步驟A5共同實(shí)現(xiàn)從第二表面1002對(duì)第一襯底100進(jìn)行減薄處理的過程。
[0073]本發(fā)明實(shí)施例的方法，由于包括在第一襯底上接合承載襯底并對(duì)第一襯底進(jìn)行減薄處理的步驟，因此，第一襯底100可以采用普通的體硅(bulk Si)襯底作為基本的器件層襯底，而不必采用薄膜絕緣體上娃襯底(TF SOI)或高阻襯底(high-resistancesubstrate)，因此可以降低成本。
[0074]并且，本實(shí)施例的方法通過同時(shí)使用背面研磨、CMP、濕法刻蝕等方法(通過多個(gè)停止層相配合)進(jìn)行減薄處理，可以對(duì)第一襯底進(jìn)行精確減薄處理至希望的厚度，并保證所希望的均一性。
[0075]此外，由于硅襯底之間的鍵合工藝已經(jīng)越來越成熟，本實(shí)施例的方法在降低成本的同時(shí)，也可以保證制得的半導(dǎo)體器件的良率。
[0076]步驟A6:在第一襯底100的第二表面1002形成介電蓋帽層108，形成貫穿介電蓋帽層108、淺溝槽隔離103、介電蓋帽層106且與位于介電蓋帽層106表面的互連結(jié)構(gòu)107相連的至少一個(gè)硅通孔(TSV) 109 ;在介電蓋帽層108上形成與硅通孔109的另一端相連的互連結(jié)構(gòu)110，如圖1F所示。
[0077]示例性地，形成硅通孔(TSV) 109的方法包括:刻蝕形成貫穿介電蓋帽層108、淺溝槽隔離103、介電蓋帽層106的過孔；
[0078]在該過孔內(nèi)填充導(dǎo)電材料；
[0079]通過CMP去除過量的導(dǎo)電材料以形成硅通孔109。
[0080]其中，導(dǎo)電材料109可以為金屬或其他合適的材料。
[0081]互連結(jié)構(gòu)110的材料可以為導(dǎo)電金屬(例如銅)或其他合適的材料。
[0082]至此，完成了本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。本領(lǐng)域的技術(shù)人員可以理解，除上述的步驟Al至A6外，在相鄰的步驟之間以及步驟A6之后，還可以包括其他可行的步驟，在此并不進(jìn)行限定。
[0083]本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，通過在第一襯底上接合承載襯底并對(duì)第一襯底進(jìn)行減薄處理，可以用普通的體硅襯底而非薄膜絕緣體上硅襯底作為第一襯底，因此可以降低成本。
[0084]圖2示出了本發(fā)明實(shí)施例提出的一種半導(dǎo)體器件的制造方法的一種示意性流程圖，用于簡(jiǎn)要示出上述方法的典型流程。具體包括:
[0085]在步驟SlOl中，提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；
[0086]在步驟S102中，在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)；
[0087]在步驟S103中，提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合；
[0088]在步驟S104中，從所述第一襯底的與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；
[0089]在步驟S105中，在所述第一襯底的所述第二表面上形成第二介電蓋帽層，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔。
[0090]本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，其包括電子組件以及與該電子組件相連的半導(dǎo)體器件。其中，該半導(dǎo)體器件為根據(jù)如上所述的半導(dǎo)體器件的制造方法所制得的半導(dǎo)體器件。該電子組件可以為任何合適的組件。
[0091]示例性地，該半導(dǎo)體器件的制造方法包括:
[0092]步驟SlOl:提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離；
[0093]步驟S102:在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)；
[0094]步驟S103:提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合；
[0095]步驟S104:從所述第一襯底的與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離；
[0096]步驟S105:在所述第一襯底的所述第二表面上形成第二介電蓋帽層，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔。
[0097]本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、V⑶、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括該半導(dǎo)體器件的中間產(chǎn)品。
[0098]本發(fā)明實(shí)施例的電子裝置，由于使用了根據(jù)上述方法制得的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
[0099]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括: 步驟SlOl:提供第一襯底(100)，從所述第一襯底的第一表面(1001)在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離(103)，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離； 步驟S102:在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管(105)，形成覆蓋所述第一表面的第一介電蓋帽層(106)以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)(107); 步驟S103:提供承載襯底(200)，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合； 步驟S104:從與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離； 步驟S105:在所述第一襯底的所述第二表面上形成第二介電蓋帽層(108)，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔(109)。2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中，所述第一襯底包括具有第三深度的摻雜外延層(101)，其中，所述第三深度為所述摻雜外延層至所述第一表面的距離，所述第三深度大于等于所述第一深度。3.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl中，在形成所述淺溝槽隔離之前，從所述第一表面對(duì)所述第一襯底進(jìn)行離子注入以在所述第一襯底內(nèi)形成具有第四深度的第一注入摻雜層(102)，其中，所述第四深度為所述第一注入摻雜層至所述第一表面的距離，所述第四深度大于等于所述第一深度。4.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟SlOl與所述步驟S102之間包括步驟S1012: 從所述第一表面對(duì)所述第一襯底進(jìn)行離子注入以在擬形成所述晶體管的區(qū)域的下方形成具有第五深度的刻蝕停止層(104)，其中所述第五深度為所述刻蝕停止層至所述第一表面的距離。5.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二深度與所述第一深度相等。6.如權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二深度與所述第三深度相等。7.如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二深度與所述第四深度相等。8.如權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，所述第二深度與所述第五深度相等。9.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104中，所述減薄處理包括: 步驟S1041:對(duì)所述第一襯底進(jìn)行背面研磨處理； 步驟S1042:對(duì)所述第一襯底進(jìn)行CMP并使所述CMP停止于所述淺溝槽隔離的底部； 步驟S1043:對(duì)所述第一襯底進(jìn)行濕法刻蝕至所述第二深度。10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S1041與所述步驟S1042之間還包括對(duì)所述第一襯底進(jìn)行濕法刻蝕的步驟。11.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，所述晶體管包括源極(1051)、漏極(1052)和柵極(1053)，其中，所述源極和所述漏極位于所述第一表面的下方，所述柵極位于所述第一表面的上方。12.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述第一襯底包括體硅襯底。13.一種電子裝置，其特征在于，包括電子組件以及與該電子組件相連的半導(dǎo)體器件，其中所述半導(dǎo)體器件的制造方法包括: 步驟SlOl:提供第一襯底，從所述第一襯底的第一表面在所述第一襯底內(nèi)形成具有第一深度的淺溝槽隔離，其中所述第一深度為所述淺溝槽隔離的底部至所述第一表面的距離； 步驟S102:在所述第一襯底的第一表面一側(cè)形成至少一個(gè)晶體管，形成覆蓋所述第一表面的第一介電蓋帽層以及位于所述第一介電蓋帽層上的互連結(jié)構(gòu)； 步驟S103:提供承載襯底，將所述第一襯底的形成有所述第一介電蓋帽層的一側(cè)與所述承載襯底相接合； 步驟S104:從所述第一襯底的與所述第一表面相對(duì)的第二表面對(duì)所述第一襯底進(jìn)行減薄處理至第二深度，其中所述第二深度為減薄處理后所述第二表面至所述第一表面的距離； 步驟S105:在所述第一襯底的所述第二表面上形成第二介電蓋帽層，形成貫穿所述第二介電蓋帽層、所述淺溝槽隔離和所述第一介電蓋帽層且與所述互連結(jié)構(gòu)相連的至少一個(gè)硅通孔。
【文檔編號(hào)】H01L21/02GK105845544SQ201510018692
【公開日】2016年8月10日
【申請(qǐng)日】2015年1月14日
【發(fā)明人】黃河, 李海艇, 朱繼光, 克里夫·德勞利
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司