專利名稱：：產(chǎn)生二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法,擦除該結(jié)構(gòu)的方法及產(chǎn)生上述電路結(jié)構(gòu)所用...的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及在復(fù)合基體中產(chǎn)生二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法，其中的基體是由一種或多種材料組成的在空間上分開的同質(zhì)材料結(jié)構(gòu)構(gòu)成的，其中的材料響應(yīng)于所供給的能量可產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變，其中的每種材料結(jié)構(gòu)都制成薄層的形式。本發(fā)明也涉及在復(fù)合基體中全面擦除所產(chǎn)生的二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法，其中的基體是由兩種或多種材料組成的在空間上分開的同質(zhì)材料結(jié)構(gòu)構(gòu)成的，其中的材料響應(yīng)于所供給的能量可產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變，其中的每種材料結(jié)構(gòu)都制成薄層的形式。最后，本發(fā)明涉及電場發(fā)生器／調(diào)制器(EFGM)，它用來在復(fù)合基體中制作圖形和產(chǎn)生二維或三維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，其中的基體是分別由一種或多種材料組成的一個或多個在空間上分開的同質(zhì)材料結(jié)構(gòu)構(gòu)成的，其中的材料響應(yīng)于所供給的能量可產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變，其中的每種材料結(jié)構(gòu)都制成薄層的形式。尤其是本發(fā)明涉及制作用于電子電路中的二維或三維絕緣的、電阻的、導(dǎo)電的或半導(dǎo)體的圖形和結(jié)構(gòu)，更特別的是這種電子電路是由單層或幾層薄膜堆疊而成的。微電子技術(shù)的發(fā)展表現(xiàn)了一種穩(wěn)定的趨勢，即器件的尺寸更小，價格更低。已證實(shí)的預(yù)言表明其性能將提高，而每個單元或器件的價格將下降。然而今天的微電子技術(shù)實(shí)質(zhì)上是建立在晶體硅的基礎(chǔ)上的，降低回報的趨勢在增長，這主要是由于與超高分辨率先刻技術(shù)的復(fù)雜性相關(guān)聯(lián)的固有限制以及材料加工要求的增加。因此對基于晶體硅的當(dāng)前技術(shù)的推斷，不能預(yù)期在性能或價格上有急劇的突破，而進(jìn)一步的改進(jìn)將需要制造廠和制造設(shè)備，這都需要極強(qiáng)的資金投入。另一方面基于薄膜技術(shù)的微電子學(xué)預(yù)期在不久的將來就會投入生產(chǎn)，在性能和價格方面都代表著真正的突破。由晶體的無機(jī)半導(dǎo)體轉(zhuǎn)向微晶、多晶或無定形無機(jī)或有機(jī)半導(dǎo)體將對微電子器件的生產(chǎn)引入全新的邊界條件，特別是材料毛坯的形式因素，使之可能做到大面積，即襯底可以是大的薄片而非由尺寸有限的錠條上切下的晶片，還有在構(gòu)筑器件時有很大的機(jī)動性，這在預(yù)計明天的電子學(xué)技術(shù)時都是根本的因素。在本發(fā)明中特別強(qiáng)調(diào)使用有機(jī)材料，這是因?yàn)橐子谑褂么竺娣e的多層坯料精確地控制厚度來進(jìn)行加工，及其有巨大的潛力對所希望的材料性質(zhì)作化學(xué)加工。特別是在無定形材料的電子學(xué)器件使用之前就可實(shí)現(xiàn)其預(yù)期的潛力，在某些領(lǐng)域還需進(jìn)一步的發(fā)展。近些年已作出努力來改善有機(jī)半導(dǎo)電薄膜材料的半導(dǎo)體性質(zhì)，晶體管的性能已有了急劇的提高，現(xiàn)在已能與無定形硅基的晶體管相匹敵(如參見Y．Y．Lin，D．J．Gundlach，S．F．NelsonandT．N．Jackson，“并五苯基有機(jī)薄膜晶體管(Pentacene-BasedOrganicThinFilmTransistors)”，IEEETransactionsonElectronDevices，August1997)。其他在進(jìn)行的計劃將是用鍍覆工藝制作薄膜，以在低溫下產(chǎn)生有機(jī)和無定形硅半導(dǎo)體膜，并可適用于廣范圍的有機(jī)和無機(jī)襯底材料。這就導(dǎo)致了用大量制造的方法開發(fā)大面積的極便宜的電子器件。無論這方面的進(jìn)展如何，還是缺少怎樣全面而令人滿意地解決適于在薄膜結(jié)構(gòu)中便宜靈活地大量生產(chǎn)電互連來形成電子電路的制造工藝。當(dāng)前的無定形硅基器件的電流通道和導(dǎo)電圖形都是用傳統(tǒng)的方法，如光刻和真空金屬化來制作的。后一方法以前也已用于驗(yàn)證有機(jī)基半導(dǎo)體薄膜器件的電路(如參見A．R．Brown&al．，“聚合物晶體管制作的邏輯門及其在環(huán)路振蕩器中的應(yīng)用(Logicgatesmadefrompolymertransistorsandtheiruseofringoscillators)”，Science270972-974(1995))。另外，用導(dǎo)電“墨水”的絲網(wǎng)印刷技術(shù)已用于在柔性的聚合物襯底上制作晶體管(如參見F．Garnier&al．，“通過印刷技術(shù)實(shí)現(xiàn)的全聚合物場效應(yīng)晶體管(All-polymerfield-effecttransistorrealizedbyprintingtechniques)”，Science2651884-1886(1994))。盡管光刻可提供較高的分辨率，但比較復(fù)雜而且典型地要包括濕法化學(xué)腐蝕工序，這在多層有機(jī)薄膜結(jié)構(gòu)的大量生產(chǎn)中是不希望有的。用墨水的絲網(wǎng)印刷技術(shù)也遠(yuǎn)非理想，因?yàn)樗惶峁┝说偷闹林械鹊姆直媛?，而且還是“濕”法。作為以前工藝的例子，顯然也可提到可用的專利文獻(xiàn)美國專利No．5043251(Sonnenschein&al．)，在此專利中提出一種無定形聚合物三維光刻工藝，用來在聚合物材料中瞬間產(chǎn)生永久性的圖形，它是在人工操作的條件下在穩(wěn)定的無定形態(tài)聚合物膜或非晶層中進(jìn)行摻雜。在制作圖形時，薄膜受到光學(xué)掩蔽，通過掩模在足夠的強(qiáng)光下曝光，燒蝕掉曝露的部分，在膜中留下清楚的三維印記。這個工藝與其他工藝一起被用于制作數(shù)據(jù)存儲光盤。而且從美國專利No．5378916(Mantell)得知一種單晶結(jié)構(gòu)的光敏器件，其不同的部分有不同的組分。特別是這種結(jié)構(gòu)形成了二維列陣，它的第一光敏區(qū)是由一種材料制成的，在受到預(yù)定的第一個波長范圍的光照時，在此材料中產(chǎn)生電子-空穴對。而另一個光敏區(qū)由另一種材料制成，它在受到另一個明顯地不同于第一個波長范圍的光照時產(chǎn)生電子-空穴對。還從美國專利No．5677041(Samyling)知道一種晶體管是在襯底上的光敏材料中形成摻雜層而制成的。這種光敏材料與其他材料一起可以是聚酰亞胺、聚合物、有機(jī)介電材料、導(dǎo)體或半導(dǎo)體。襯底可為硅、石英、砷化鎵、玻璃、陶瓷、金屬或聚酰胺。在摻雜層上有另一種光敏材料形成的中性或未摻雜層。在中性層中形成第一和第二源／漏區(qū)，并向下延伸到摻雜層上部。在中性層上部的第一源／漏區(qū)與第二源／漏區(qū)之間形成柵區(qū)，這樣在柵區(qū)下面的摻雜層中產(chǎn)生了溝道區(qū)。漏／源和柵電極是按照所希望的電極圖案，通過有圖形的掩模光照中性層的最上部并對光強(qiáng)進(jìn)行調(diào)制來實(shí)現(xiàn)的。此外也可使用相移掩模。最后，從D．M．deLeeuw&al．的文章“聚合物集成電路和發(fā)光二極管(Polymericintegratedcircuitsandlight-emittingdiodes)”，IEDM，pp．331-336(1997)知道一種完全由聚合物制成的MISFET，所用的聚合物材料在紫外線的照射下能表現(xiàn)出所希望的電學(xué)性質(zhì)。在光化學(xué)法制作摻雜的導(dǎo)電的聚苯胺圖形時，使用了所謂的PANI薄膜。將薄膜溶解在適當(dāng)?shù)娜軇┲?，光激勵器施加到溶液上，則在適當(dāng)?shù)囊r底如聚酰亞胺膜上產(chǎn)生沉積。然后將PANI膜通過掩模在遠(yuǎn)紫外線中曝光，在曝露的區(qū)域原來導(dǎo)電的聚苯胺轉(zhuǎn)變?yōu)椴粚?dǎo)電的白苯胺綠形式。因此，這里的起點(diǎn)是導(dǎo)電的聚合物膜，原來的方塊電阻是1kΩ／方?jīng)Q，曝光后方塊電阻則大于1013Ω／方塊。以這種方式可在其他的導(dǎo)電基體中產(chǎn)生介電結(jié)構(gòu)。圖1表示Leeuw等的MISFET，它包括聚酰亞胺襯底1與PANI薄膜，用適當(dāng)?shù)难谀＿M(jìn)行紫外曝光后在其他部分還導(dǎo)電的薄膜材料3中形成了絕緣結(jié)構(gòu)6。在PANI薄膜中仍導(dǎo)電的區(qū)域3分別確定了MISFET晶體管的源電極和漏電極。在PANI膜上面還淀積有一層有機(jī)半導(dǎo)體材料聚噻嗯基乙烯撐或PTV薄膜4。這一層4實(shí)質(zhì)上確定了MISFET晶體管的電參數(shù)。聚乙烯酚PVP膜5被淀積在PTV膜4上形成了晶體管的柵極絕緣層，它對紫外線和可見光是不透明的。在PVP膜5上再淀積另一個PANI層，并用紫外線照射產(chǎn)生圖形，這就形成了絕緣結(jié)構(gòu)6。還有一個導(dǎo)電區(qū)2形成了MISFET結(jié)構(gòu)的柵電極。如果幾個上述的這種晶體管以薄膜疊層的形式結(jié)合起來形成電路，在一個晶體管的，例如，源極與漏極和另一個晶體管的柵極間必須使用縱向電流通道。原則上，這樣的縱向電流通道可從機(jī)械上來實(shí)現(xiàn)，如在結(jié)構(gòu)中縱向腐蝕的臺階上淀積金屬膜。另一個類似的方法是在電路板上使用通孔鍍覆來實(shí)現(xiàn)電路板上下兩面電流通道的縱向連接。本發(fā)明的主要目的是提供在大面積的柔性襯底上改進(jìn)制作微電子元器件的導(dǎo)電連接和電極的方法，所用的工藝要能大量地廉價生產(chǎn)。特別是本發(fā)明的一個目的是提供這樣的制作方法，它可以用于疊層的實(shí)際器件中，例如大量的相鄰薄膜層疊起來而產(chǎn)生三維電路結(jié)構(gòu)。因此本發(fā)明將有可能靈活和便宜地，同時又異常簡單而精確地制作器件，例如平面顯示器件、邏輯電路、存儲器件等。本發(fā)明還有一個目的是提供原位擦除這樣的三維電路結(jié)構(gòu)的方法，這樣，結(jié)構(gòu)中的材料又轉(zhuǎn)變?yōu)樵瓉淼某跏紶顟B(tài)，然后用適當(dāng)?shù)姆椒ㄖ匦聵?gòu)成例如與原來不同圖形或結(jié)構(gòu)的三維導(dǎo)電和半導(dǎo)電結(jié)構(gòu)。上述的特點(diǎn)與優(yōu)點(diǎn)是用本發(fā)明的方法來實(shí)現(xiàn)的，即對分開的各層施加指定場強(qiáng)和／或其特性適于材料對電場所供給的能量產(chǎn)生特定響應(yīng)的電場，在每種情況下按照在相關(guān)材料結(jié)構(gòu)中預(yù)定的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)圖形的協(xié)議對電場進(jìn)行空間調(diào)制，這樣就在各層中響應(yīng)于電場所供給的能量產(chǎn)生了按照協(xié)議預(yù)定的圖形的二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，然后優(yōu)選出兩個或多個層形成疊層結(jié)構(gòu)，這樣就形成了由分開的相鄰各層構(gòu)成的具有三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的復(fù)合基體。而本發(fā)明的優(yōu)點(diǎn)是，電場的空間調(diào)制是在與被調(diào)制層基本平行的平面內(nèi)進(jìn)行的，通過有電極圖形的電極裝置按照預(yù)定的協(xié)議為電極選擇供給電壓來產(chǎn)生點(diǎn)或線勢場，從而產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。本發(fā)明的優(yōu)點(diǎn)是，在每層產(chǎn)生了導(dǎo)電或半導(dǎo)電結(jié)構(gòu)后，由兩層或多層疊起來形成的堆疊結(jié)構(gòu)構(gòu)成了具有三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的復(fù)合基體。本發(fā)明也有這樣的優(yōu)點(diǎn)，即為由兩個或多個自支撐層疊合形成的多層結(jié)構(gòu)定位。在相鄰各層疊合后的某一層最好這樣來定位，在所述的第一層中的兩個或多個二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)與鄰層的一個或多個二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)進(jìn)行對準(zhǔn)，借以產(chǎn)生沿相反方向穿過各層的一個或多個縱向?qū)щ娀虬雽?dǎo)電結(jié)構(gòu)。最后，本發(fā)明的優(yōu)點(diǎn)是提供了導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，它按照協(xié)議形成了穿過這一層的縱向通道，成為這層中一個或多個二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的導(dǎo)電或半導(dǎo)體的連接，產(chǎn)生的每個通道的電導(dǎo)率或?qū)щ娔Ｊ皆趯娱g可以是不變的，也可以是改變的。按照本發(fā)明全面擦除結(jié)構(gòu)的方法是向復(fù)合基體全面施加指定場強(qiáng)和／或其特性適于材料對電場所供給的能量產(chǎn)生特定響應(yīng)的電場，直至復(fù)合基體中的材料響應(yīng)于電場所供給的能量，全部達(dá)到其導(dǎo)電的或非導(dǎo)電的狀態(tài)。本發(fā)明的電場發(fā)生器／調(diào)制器包括在一平面內(nèi)的許多平行的條形電極組成的第一電極區(qū)；在距第一電極區(qū)一定間隔而由許多平行的條形電極組成的第二電極區(qū)，其平面平行于第一電極區(qū)，這樣兩組電極基本上是互相正交的如矩陣那樣排列，電極區(qū)通過其交連裝置與可控電源相連。電場發(fā)生器／調(diào)制器的電極區(qū)之間的間隙可以接受分立件或連續(xù)帶形式的薄膜材料，薄膜材料可被連續(xù)或間歇地送過間隙而不與電極區(qū)接觸，它同時相對于電極區(qū)定位和對準(zhǔn)，因而是在一與電極區(qū)基本平行的平面內(nèi)通過間隙的。這樣，通過交連裝置為電極區(qū)供電，在電極區(qū)中選擇的電極間產(chǎn)生點(diǎn)、線或面勢場，就可按照確定的協(xié)議產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。每個電極區(qū)中的電極最好面對面地做在各自的襯底表面上或襯底表面內(nèi)，并且／或者其連接最好做成襯底的一部分而在襯底材料中形成導(dǎo)電結(jié)構(gòu)。而且本發(fā)明的優(yōu)點(diǎn)是，電極區(qū)之間的間隙是可控的，依賴于薄膜材料的厚度。最后本發(fā)明的優(yōu)點(diǎn)是，每個電極區(qū)中電極的間距在0．1和1．0μm之間，每個電板區(qū)中的電極實(shí)質(zhì)上具有0．1至1．0μm的恒定寬度。現(xiàn)在將結(jié)合對基本原理的綜述及帶有附圖的示例來對本發(fā)明作更詳細(xì)的說明。圖1表示一個MISFET，其電極是按照以前的工藝由光致轉(zhuǎn)變材料形成的。圖2a、b分別示意地表示本發(fā)明電場發(fā)生器／調(diào)制器(EFGM)示例的截面圖和俯視圖，這是按照本發(fā)明的方法產(chǎn)生電路結(jié)構(gòu)所用的第一步。圖2c、d分別示意地表示圖2a、b所示的EFGM的截面圖和俯視圖，這是按照本發(fā)明的方法產(chǎn)生電路結(jié)構(gòu)所用的第二步。圖2e、f分別示意地表示圖2a、b所示的EFGM的截面圖和俯視圖，這是按照本發(fā)明的方法產(chǎn)生電路結(jié)構(gòu)所用的第三步。圖3示意地表示按照本發(fā)明產(chǎn)生電路結(jié)構(gòu)的方法的示例，將各個單層疊合成為多層結(jié)構(gòu)。圖4是個剖面圖，它表示用圖2a-f所示的步驟產(chǎn)生的穿過多層結(jié)構(gòu)的導(dǎo)電和半導(dǎo)電結(jié)構(gòu)圖5是層狀多層結(jié)構(gòu)的示意剖面圖，它含有按照本發(fā)明的方法產(chǎn)生的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。圖6是按照本發(fā)明的方法產(chǎn)生的二極管結(jié)構(gòu)的示意剖面圖。圖7是按照本發(fā)明的方法產(chǎn)生的MOSFET結(jié)構(gòu)的示意剖面圖。圖8是按照本發(fā)明的方法產(chǎn)生的基于圖7的MOSFET結(jié)構(gòu)的邏輯反相器結(jié)構(gòu)的示意剖面圖。圖9是用CMOS技術(shù)實(shí)現(xiàn)的與門的相應(yīng)電路圖。圖10a-d是按照本發(fā)明產(chǎn)生的與門結(jié)構(gòu)的分層平面圖，它是使用圖7所示的MOSFET結(jié)構(gòu)按照圖8的相應(yīng)電路構(gòu)成的。圖11是圖10的與門結(jié)構(gòu)各層疊置起來。圖12是圖10的與門結(jié)構(gòu)另一變種的示意圖，它是由分立的MOSFET結(jié)構(gòu)垂直互連而成的。本發(fā)明的方法的基本原理是在空間上原位控制可轉(zhuǎn)變材料(CM)的圖形來產(chǎn)生具有明確導(dǎo)電模式和導(dǎo)電程度的三維結(jié)構(gòu)，可轉(zhuǎn)變材料(CM)具有這樣的性質(zhì)，它的電學(xué)性質(zhì)在光照、加熱或電場的影響下可發(fā)生可逆或不可逆的變化。按照本發(fā)明產(chǎn)生這樣的結(jié)構(gòu)的方法是基于使用電場，直流或交流電場。這種三維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)可先使電場的直接影響局限在一個單層上而成為這種的二維結(jié)構(gòu)，再把各個單層結(jié)合成多層結(jié)構(gòu)而成為三維的。典型的電場致轉(zhuǎn)變材料(EFCM)將是有機(jī)材料，例如一個低聚物或多聚物分子在受到如一定場強(qiáng)或頻率的電場作用下發(fā)生由第一個初始狀態(tài)到第二個新狀態(tài)的相變。如下面所述，先假定由第一到第二個狀態(tài)最重要的變化是導(dǎo)電程度的變化。下面將對用電場產(chǎn)生和擦除導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法結(jié)合附圖的描述作一般的和更明確的討論。對于聚合物如聚苯胺，如前面deLeeuw等的文章所述，觀察到在兩個狀態(tài)間的電導(dǎo)比高達(dá)1010。在這種情況下為在單個電路中產(chǎn)生導(dǎo)電連接，要涉及單層的光致轉(zhuǎn)變材料由導(dǎo)電至不導(dǎo)電態(tài)的原位轉(zhuǎn)變。在摻雜的聚苯胺膜(PANI膜)中，導(dǎo)電連接是用圖形掩模在遠(yuǎn)紫外線下曝光來實(shí)現(xiàn)的。多層不同的電場致轉(zhuǎn)變材料可堆疊在一個襯底上，襯底可以是柔性的也可以是剛性的，可以是導(dǎo)電的也可以是不導(dǎo)電的?？蓪⒃S多單層的場致轉(zhuǎn)變材料在空間控制的電場作用下按照所需的圖形做成導(dǎo)電的、半導(dǎo)電的或絕緣的，然后將這些層結(jié)合成多層堆。場致轉(zhuǎn)變材料的多層堆與多層薄膜電路相結(jié)合是特別有意義的，后者需要在幾層中形成導(dǎo)電連線、電流通道、連接點(diǎn)或電極，這樣就可精確控制一層中的導(dǎo)電結(jié)構(gòu)與其上、下層中導(dǎo)電結(jié)構(gòu)的空間關(guān)系。薄膜場效應(yīng)晶體管(TFET)就是一個例子，在一層中必須正確安排其源、漏電極相對于柵電極和插入的絕緣層以及半導(dǎo)體層的位置。另一個例子是層間的電連接，在許多情況下傳統(tǒng)的解決協(xié)議是不能令人滿意的，例如加入許多臺階而在適當(dāng)?shù)狞c(diǎn)間形成開槽或通道，然后用導(dǎo)電材料填充或鑄入這些溝槽而形成不同層間的電連接；同時在電路板中要使用鍍覆的通孔以形成從電路板前面到背面的連接。第三種情況是產(chǎn)生電容，即形成由一個絕緣層隔開的兩個相對的導(dǎo)電層。顯然，在多層結(jié)構(gòu)中，不僅是高電導(dǎo)的，而且高絕緣電阻的和半導(dǎo)電的圖形都是十分重要的。如下面將要更詳細(xì)解釋的，這類圖形可用本發(fā)明的產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)或圖形的方法來產(chǎn)生。下面將準(zhǔn)確和清楚地描述怎樣使圖形和三維結(jié)構(gòu)成為很好的或很壞的導(dǎo)體。這里所述的多層結(jié)構(gòu)與半導(dǎo)體薄膜集成起來形成完整的電路是特別有意義的。目前的微電子電路是開發(fā)通常的硅襯底的半導(dǎo)體性質(zhì)，其標(biāo)準(zhǔn)的制作程序自動地限于實(shí)現(xiàn)這樣的架構(gòu)，即將所有的有源器件集成在襯底上。如果按照本發(fā)明的方法對疊起來的每個單層進(jìn)行轉(zhuǎn)變來產(chǎn)生三維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，這樣形成的整個器件在尺寸和復(fù)雜性方面實(shí)質(zhì)上是沒有任何限制的，只要把更多的層疊起來就可以十分簡單地調(diào)整其規(guī)模。由于每一層可做得很薄，如10-100nm的量級，所得電路圖形的體密度，因而也就是單位重量或體積的性能可以極高。而且可以實(shí)現(xiàn)混合結(jié)構(gòu)，即在傳統(tǒng)的硅基電子電路上面形成含有電場致轉(zhuǎn)變電子學(xué)結(jié)構(gòu)的各個薄層，使之與硅基電路一起工作。本發(fā)明的基本目的是以單片的形式在多層材料內(nèi)產(chǎn)生三維的導(dǎo)電的、半導(dǎo)體的或電阻的結(jié)構(gòu)，所述的結(jié)構(gòu)是用點(diǎn)、線或面電位形式的電場來產(chǎn)生的?，F(xiàn)在將結(jié)合圖2a-f來描述用電場產(chǎn)生所需結(jié)構(gòu)的方法的示例。圖2a表示按照本發(fā)明的電場發(fā)生器／調(diào)制器的截面圖，它是用作電場致轉(zhuǎn)變材料的電學(xué)圖形產(chǎn)生裝置。電場發(fā)生器／調(diào)制器既可在空間上，亦即在平面內(nèi)或二維上，產(chǎn)生電場，也可在空間上調(diào)制電場，而在此平面內(nèi)產(chǎn)生所需圖形的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。因此在下面將把電場發(fā)生器／調(diào)制器縮寫為EFGM。在圖2a的截面圖和圖2b的俯視圖中所示的EFMG20包括由細(xì)的平行電極21組成的第一電極區(qū)E1和另一個電極區(qū)E2，它在平行于第一電極區(qū)E1并與之隔開的平面內(nèi)。電極區(qū)E2同樣由細(xì)的平行電極22組成，其取向與第一電極區(qū)E1中的電極21基本上是正交的。電極區(qū)E1、E2與電源23相連，這里所示為直流電壓源，但電源23也可為交流電壓源。電源23通過電極區(qū)E1、E2各自的交連裝置24、25與電極21、22相連。電極區(qū)E1、E2間的間隙允許在其間插入電場致轉(zhuǎn)變材料EFCM，在圖2a中標(biāo)作SS1，而未與電極區(qū)接觸。電極區(qū)E1、E2可做成自支撐或有支撐的薄膜，在每種情況下電極21、22都是嵌在薄膜中的。同樣地，場致轉(zhuǎn)變材料EFCM層SS1可為連續(xù)的薄帶，它基本上插入EFGM20中在電極區(qū)E1、E2間連續(xù)運(yùn)動。在例如電極區(qū)E1的電極21和電極區(qū)E2的電極22間施加電壓，則在電極21和22間的相交處形成垂直于SS1層的電場，在電極21、22間受電場影響的區(qū)域場致轉(zhuǎn)變材料SS1即可由非導(dǎo)電態(tài)轉(zhuǎn)變?yōu)閷?dǎo)電態(tài)。如果以這種方式對一個電極21和另一個電極22分別供電尋址，則在其相交處得到近似的點(diǎn)電勢場。如果對電極區(qū)E1中的一個電極21和電極區(qū)E2中的所有電極22尋址，則沿所討論的電極21得到實(shí)質(zhì)上為線電位形式的勢場，相應(yīng)地在電極區(qū)E1、E2間的SS1層中將產(chǎn)生，例如，線狀的導(dǎo)電結(jié)構(gòu)。如果在電極區(qū)E1中許多的電極21是彼此并列的，相應(yīng)地在電極區(qū)E2中許多的電極22也是彼此并列的，則在電極之間的相交處將產(chǎn)生面電勢場，在SS1層中，例如，將產(chǎn)生面狀的電學(xué)結(jié)構(gòu)。例如，在圖2a、2b中產(chǎn)生的這樣的導(dǎo)電結(jié)構(gòu)實(shí)質(zhì)上為面結(jié)構(gòu)，但也可能產(chǎn)生線結(jié)構(gòu)的點(diǎn)，依賴于電場產(chǎn)生的方式。圖2c和2d分別為截面圖和俯視圖，表示怎樣用EFGM20中的電極區(qū)E1、E2以適當(dāng)?shù)姆绞綄ぶ范诘诙又挟a(chǎn)生，例如，導(dǎo)電結(jié)構(gòu)9。圖2e、2f相應(yīng)地也表示截面圖和俯視圖，這是帶有第三層SS3的EFGM20，這里的SS3層是帶有圖形的，例如，半導(dǎo)電結(jié)構(gòu)10。如圖2a-f所示，每個單獨(dú)的層SS1、SS2、SS3都可產(chǎn)生場致轉(zhuǎn)變材料EFCM圖形，但正如前面所述這些層可以自支撐的單EFCM膜的形式存在，然后組合成多層膜堆，這樣的結(jié)構(gòu)示意地示于圖3。用EFCM的導(dǎo)電和半導(dǎo)電結(jié)構(gòu)制作電路可如圖所示使用幾路連續(xù)運(yùn)動的EFCM帶。圖3中的每個帶或膜表示為三個膜EFCM1、EFCM2、EFCM3，并使分開的EFGM20中的每一路在電場作用下轉(zhuǎn)變成所需的空間圖形。然后組合成多層結(jié)構(gòu)MLS，如用膠合或熱輔助疊合。多層結(jié)構(gòu)MLS可做在一襯底上，當(dāng)然是不受電場影響的襯底，但疊成層狀結(jié)構(gòu)的工藝步驟還是一樣的。在每種情況下得到的柔性的帶MLS，可折疊，或卷繞，或切割成段來作成單個電路。在圖3中場致轉(zhuǎn)變材料EFCM的三條帶或膜EFCM1、EFCM2、EFCM3由各自的供帶盤Ra驅(qū)動，分路輸送，每一路都由校直卷軸Rb1、Rb2、Rb3、Rb4使帶子拉緊和定位而通過EFGM20。完成圖形的膜EFCM1、EFCM2、EFCM3經(jīng)傳導(dǎo)軸Rc輸運(yùn)，在進(jìn)一步調(diào)整位置后通過疊合盤Rd而疊合成多層結(jié)構(gòu)MLS。這個多層結(jié)構(gòu)，如同所述，可包括襯底1，它是由另一個供帶盤Ra作為單獨(dú)的一路來驅(qū)動的，并與轉(zhuǎn)變的膜材料EFCM一起在疊合盤Rd中疊合。對于如圖2a-f所示的這樣疊合和轉(zhuǎn)變的三層，則可得到如圖4的示意截面圖所示的在襯底1上的電路結(jié)構(gòu)。在所示的每一層SS1、SS2、SS3中，導(dǎo)電結(jié)構(gòu)9與半導(dǎo)電結(jié)構(gòu)10如同所示那樣彼此垂直接觸或水平延伸，而一起形成這種具有所需圖形的三維結(jié)構(gòu)。在如圖2a和圖2b所示的電場發(fā)生器／調(diào)制器(EFGM20)中，電極區(qū)E1、E2可做在不導(dǎo)電材料的襯底中或襯底上，電極21、22可做在襯底的兩個表面上，也可嵌在襯底中。它們也可在襯底材料本身中形成導(dǎo)電結(jié)構(gòu)。在每個電極區(qū)E1、E2中電極21、22的寬度和間距取決于導(dǎo)電結(jié)構(gòu)或半導(dǎo)電結(jié)構(gòu)的空間分辨率和可作到的圖形間隔。與今天的半導(dǎo)體工藝一致，電極21、22的寬度和相應(yīng)的間距在0．1和1．0μm之間。用現(xiàn)在的工藝完全可以在襯底上的薄膜中用納米工藝，如印制法或化學(xué)法，實(shí)現(xiàn)電極21、22的寬度，例如，為0．1μm或更窄。按照本發(fā)明的方法實(shí)現(xiàn)的EFGM20的電路圖形，至少在尺度上是與硅基電路工藝所用的微刻蝕技術(shù)所能達(dá)到的最佳結(jié)果一致的。為了優(yōu)化電極間形成的勢場，可以控制電極區(qū)E1、E2間的距離，這取決于要在其中產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，即電路圖形的薄膜材料的厚度。這種控制可通過未示出的微機(jī)械伺服控制法來實(shí)現(xiàn)，而眾所周知這與操作者的技藝有關(guān)。此外，在產(chǎn)生電路圖形期間，電極間的空間可充以高介電強(qiáng)度的絕緣氣體，以免電極間發(fā)生擊穿。EFGM20中的電源23，如圖2a和2b所示，可以是直流電源也可以是交流電源。最好做成可控電源，能為電極區(qū)E1、E2供給不同模式和特性的電流。為此，電源23和交連裝置24、25將與未示出的外部控制設(shè)施連接，它可按照所需電路圖形協(xié)議編程，而相應(yīng)地控制在電極區(qū)E1、E2間的層狀材料或薄膜材料中產(chǎn)生所需的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。協(xié)議和所需的軟件可從外部源裝載到未示出的控制設(shè)施中，因此用EFGM20制作電路可以遙控。現(xiàn)在將更詳細(xì)地討論可用在本發(fā)明的方法中的電場致轉(zhuǎn)變材料EFCM以及可用在所說方法的示例中的特定技術(shù)。原位場致轉(zhuǎn)變材料的基本原理是用空間調(diào)制和／或場強(qiáng)調(diào)制的電場來產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。轉(zhuǎn)變本身還可以是可逆的或不可逆的。下面將給出這種具體的例子。必須說明的是EFCM現(xiàn)正處于早期開發(fā)階段，預(yù)期在此領(lǐng)域正在進(jìn)行的研究開發(fā)將大大增多可用的材料數(shù)目。在本發(fā)明中特別愿意使用EFCM材料，因?yàn)樗艿诫妶鲎饔煤蟊３诌@種狀態(tài)直至再受到電場作用才恢復(fù)其初始狀態(tài)。一般知道，這與其他不同的有機(jī)大分子和材料一起稱作分子電子材料。這類材料的一個例子示于下面的文章中，Z．Y．Hua&G．R．Chen，“用于光學(xué)、電力或電子薄膜存儲器的一種新材料(Anewmaterialforoptical，electricalandelectronicthinfilmmemories)”，Vacuum，Vol．43，No．111019-1023(1992)。這種材料是由TCNQ(四氰基奎諾二甲烷)形成的一種有機(jī)金屬電荷轉(zhuǎn)移復(fù)合物M(TCNQ)，TCNQ起電子受主分子的作用，不同的金屬作為富電子的施主。金屬可以是Li、Na、K、Ag、Cu或Fe。M(TCNQ)可在施加電場下，也可以加熱或光照的形式供給能量而從高阻抗態(tài)轉(zhuǎn)變?yōu)榈妥杩箲B(tài)。一般此反應(yīng)可寫作[M+(TCNQ)-]n←ehv，E→Mx+(TCNQ)x+[M+(TCNQ)-]n-x這個過程是可逆的，因?yàn)橐约訜?、電場或光照來供給能量ε就可得到逆反應(yīng)?？赡娣磻?yīng)使得M(TCNQ)可用作雙穩(wěn)開關(guān)介質(zhì)，如可擦除存儲材料。在本發(fā)明的方法中只使用了電場而沒有使用光照。在薄層中，如100-200nm，M(TCNQ)具有非線性電流-電壓特性，有些可用作ROM和RAM型存儲器。為此，特別有趣的是M(TCNQ)可以穩(wěn)定重復(fù)地做成電流控制雙穩(wěn)電開關(guān)。如在電尋址存儲器中，高阻抗態(tài)可用來表示二進(jìn)制的1，而低阻抗態(tài)表示二進(jìn)制的0。這兩個狀態(tài)間的轉(zhuǎn)變時間小于400ns。有關(guān)材料的更多的例子將在下面的文章W．Xu&al．，“具有電學(xué)雙穩(wěn)態(tài)的兩種新的全有機(jī)絡(luò)合物(Twonewall-organiccomplexeswithelectricalbistablestates)”，Appl．Phys．Lett．672241-2242(1995)和所附的參考文獻(xiàn)中予以討論。所述的材料是雙穩(wěn)的，在用電場使之由導(dǎo)電態(tài)轉(zhuǎn)變?yōu)榉菍?dǎo)電態(tài)或逆變時具有明確的閾值。在某些場致轉(zhuǎn)變材料中，包括TCNQ，也可在以加熱的形式供給能量時發(fā)生由非導(dǎo)電態(tài)到導(dǎo)電態(tài)的轉(zhuǎn)變。因?yàn)閳鲋罗D(zhuǎn)變材料基本上是介電的或高電阻的，在電極上對材料施加適當(dāng)頻率的交變電場，在勢場區(qū)會引起發(fā)熱，加熱可使這一區(qū)域的材料發(fā)生由非導(dǎo)電態(tài)到導(dǎo)電態(tài)的并發(fā)轉(zhuǎn)變。這樣在交變電源下工作時，熱轉(zhuǎn)變必須被考慮作電場引起的二次效應(yīng)。為使產(chǎn)生的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)得到良好的空間界定，在材料中由交變電場引起的熱場必須精確地加以控制。熱場也將通過材料傳播而引起溫度上升，這可影響勢場以外材料的電學(xué)性質(zhì)，而勢場理想地應(yīng)確定所產(chǎn)生的結(jié)構(gòu)的空間范圍。若把場致轉(zhuǎn)變材料當(dāng)作無限薄的層，溫度的上升與由驅(qū)動電極的交點(diǎn)確定的，例如，點(diǎn)勢場一起將在材料中影響到一個距離，這由下式的擴(kuò)散長度來確定μ=(κ／πfρc)1／2(1)式中的材料參數(shù)κ=熱導(dǎo)率，f=1／τ為特征頻率，是脈寬τ的倒數(shù)，ρ=材料密度，c=材料比熱。按照(1)式，為減小熱擴(kuò)散而使所希望的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)得到清晰的空間界定，應(yīng)使用交流脈沖，它在勢場區(qū)提供了高場強(qiáng)和快速的溫度上升，場致轉(zhuǎn)變材料也隨之而快速轉(zhuǎn)變。這是可以實(shí)現(xiàn)的將高場強(qiáng)與高場頻結(jié)合起來，使用厚度100nm的薄膜形式的場致轉(zhuǎn)變材料，并設(shè)想使用至多幾個微秒的交流脈沖能有效地避免不需要的熱擴(kuò)散。在這樣的情況下，也必須調(diào)節(jié)電場特性，使在理想地確定所產(chǎn)生的導(dǎo)電和半導(dǎo)電結(jié)構(gòu)的勢場區(qū)產(chǎn)生所需程度的電導(dǎo)率。在薄膜材料或其他電子材料中不同層間的電連接是在微電子器件的制造中存在的一個主要困難。在每一層的平面內(nèi)和垂直于平面方向上精確定位導(dǎo)電通道是極其重要的，為產(chǎn)生垂直于各層的連接，典型地是形成通道或通孔，填以導(dǎo)電材料。在以前的工藝中實(shí)際制作孔時采用鉆孔、沖孔或腐蝕，用機(jī)械填充或電鍍等方法添加導(dǎo)電材料。這種十分清楚的加工過程既復(fù)雜，成本又高，且精度有限。在本發(fā)明中，電連接以及有源和鈍化器件都可在同樣的加工過程中產(chǎn)生，它以結(jié)構(gòu)本身同樣的空間精度確定了每層中的導(dǎo)電和半導(dǎo)電結(jié)構(gòu)，而沒有求助于其他更多的加工步驟。圖5表示在這種特殊情況下，例如在SS5層中某個導(dǎo)電結(jié)構(gòu)的一部分和與之隔開的SS8層中另一個導(dǎo)電結(jié)構(gòu)9的一部分間產(chǎn)生單個導(dǎo)電通道9的基本原理。在幾個相鄰層每層同一位置的小區(qū)域內(nèi)導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的接點(diǎn)間，重復(fù)地進(jìn)行轉(zhuǎn)變，就形成圖5所示的導(dǎo)電材料柱9＇，并從含有第一個導(dǎo)電結(jié)構(gòu)的起始層SS5到含有第二個導(dǎo)電結(jié)構(gòu)的終止層SS8逐步地得到導(dǎo)電結(jié)構(gòu)。導(dǎo)電柱9＇的截面可通過選擇電場圖案來任意確定。直接擴(kuò)展這一步驟可形成許多并列的導(dǎo)電柱，由圖5可以明顯地看到，這些柱可起止于不同的層。在某一指定層中帶有導(dǎo)電結(jié)構(gòu)9，它與一個或多個縱向?qū)щ娊Y(jié)構(gòu)9＇的導(dǎo)電柱相連，后者將與這層中，如圖5中的SS6，安排的其他導(dǎo)電結(jié)構(gòu)9或半導(dǎo)電結(jié)構(gòu)10一起做成，而無須其他的或不同的工藝步驟。由非導(dǎo)電態(tài)到導(dǎo)電態(tài)或反之的轉(zhuǎn)變程度，典型地可由場強(qiáng)和／或其時間特性來控制，可能也受電場持續(xù)時間的影響。因此連接不同的兩層接點(diǎn)的導(dǎo)電柱，可選擇其沿層間各段的電導(dǎo)率而使之成為電路中的電阻。擦除形成的三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法是本發(fā)明的一部分。原則上在各個單層中的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)可用圖2a-f中任一個所示的EFGM20和適當(dāng)?shù)墓庾V調(diào)制來選擇擦除。然而只有在把單層結(jié)合成多層結(jié)構(gòu)MLS后才可對多層結(jié)構(gòu)全面地進(jìn)行擦除，在基體的情形，多層結(jié)構(gòu)全面受到指定場強(qiáng)和／或特性的電場的作用，并可能由電場供給適于材料特定響應(yīng)的能量?；w中的材料則將再發(fā)生轉(zhuǎn)變，直至基體的全部都達(dá)到其不導(dǎo)電態(tài)，如果基體是由某種材料如M(MTCNQ)制成的就屬于這種情況。M(MTCNQ)材料的多層結(jié)構(gòu)或基體此后可用新的導(dǎo)電和半導(dǎo)電結(jié)構(gòu)來重組，但目前用電場還不可能。然而屬于本申請者同時提交的國際專利申請PCT／NO99／00023所揭示的產(chǎn)生方法是可以使用的。由于按照本發(fā)明的產(chǎn)生方法能夠?qū)⑦m當(dāng)?shù)牟牧?，直接或間接地(如在末一個例子中由于同時局部受熱)在電場的作用下由其絕緣態(tài)轉(zhuǎn)變?yōu)榘雽?dǎo)電態(tài)或反之，這就可能用這種方法來制作，例如，二極管和晶體管，并可與電阻、電容相連而形成完整的有源電子電路。形成有源元件和電路的一些更詳細(xì)的例子將示于下面。例1圖6表示按照本發(fā)明的方法產(chǎn)生的具有導(dǎo)電和半導(dǎo)電結(jié)構(gòu)的正偏pn結(jié)二極管，是用薄膜工藝由四個子層SS1-SS4構(gòu)成的。SS2和SS3層含有有源的半導(dǎo)體材料夾于分別在子層SS1和SS4中的電極11間。子層SS2中的半導(dǎo)體材料10是n型摻雜的半導(dǎo)體，而子層SS3中的相鄰有源材料10＇是p型摻雜的半導(dǎo)體。子層SS1和SS4中的電極11與同層中的橫向?qū)щ娊Y(jié)構(gòu)或?qū)щ娡ǖ?接觸。圖6中二極管結(jié)構(gòu)單層的厚度典型地為100nm，這樣形成的整個多層結(jié)構(gòu)的厚度小于1微米。二極管結(jié)構(gòu)區(qū)域的橫向范圍取決于使用帶有如圖2a-f所示的電極區(qū)E1、E2的EFGM所能實(shí)現(xiàn)的空間分辨率，用傳統(tǒng)的光刻法或用光照轉(zhuǎn)變材料和上述的國際專利申請PCT／NO99／00023所揭示的方法可以形成間距為0．2-1．0μm量級的電極21、22。此外使用特殊的印制法或納米技術(shù)和化學(xué)方法將能實(shí)現(xiàn)的電極結(jié)構(gòu)要小一個量級。實(shí)際上可以設(shè)想，使用已有的工藝來制作電極裝置能夠在二維對點(diǎn)和線勢場進(jìn)行空間調(diào)制至0．1μm的最小范圍。例2-MOSFET圖7示意地表示本發(fā)明所用的一個MOSFET，是用薄膜工藝完全用有機(jī)材料制成的。子層SS1中提供的柵電極12與橫向?qū)щ娊Y(jié)構(gòu)9相連，而子層SS2構(gòu)成了柵絕緣層13。子層SS3提供了半導(dǎo)體有源材料10，并對準(zhǔn)為柵電極10。源和漏電極14由最上層SS4提供并與同一層中的橫向?qū)щ娊Y(jié)構(gòu)9相連。每個子層或由導(dǎo)電結(jié)構(gòu)或由半導(dǎo)電結(jié)構(gòu)以及介電區(qū)構(gòu)成。這種MOSFET的厚度可為1／2μm，而在平面內(nèi)目前的工藝可實(shí)現(xiàn)的范圍，由至多幾微米至小于1μm，參照例1所述。例3-CMOS邏輯反相器圖7的MOSFET結(jié)構(gòu)現(xiàn)在可用于邏輯門電路，例如CMOS技術(shù)中的邏輯反相器，如圖8所示。這種反相器是將背對背結(jié)構(gòu)的具有公用柵電極的一個n-MOSFET和一個p-MOSFET的源和漏電極并聯(lián)而成的。為此產(chǎn)生一縱向?qū)щ娊Y(jié)構(gòu)15，它穿過所有各子層SS1-SS7而與電極14＇相連。反相器的輸出訊號由此導(dǎo)電結(jié)構(gòu)15送到圖中左側(cè)的橫向?qū)щ娊Y(jié)構(gòu)9上。MOSFET的公用柵極12通過圖中右側(cè)子層SS4中的橫向?qū)щ娊Y(jié)構(gòu)9接收輸入訊號。全部子層的厚度則小于1微米，實(shí)現(xiàn)的典型厚度約0．7μm，而反相器的橫向范圍將具有前面結(jié)合圖7的MOSFET結(jié)構(gòu)的討論所述的同樣尺度。例4-CMOS與門像圖7所示的MOSFET結(jié)構(gòu)的有源元件可用于形成集成電路，這是將帶有所需電學(xué)性質(zhì)的結(jié)構(gòu)的各個子層堆疊起來，完全用有機(jī)薄膜工藝來實(shí)現(xiàn)的。明確地講，下面的例子是關(guān)于與門電路的，這是用圖7所示的晶體管結(jié)構(gòu)由CMOS技術(shù)來實(shí)現(xiàn)的。為了便于理解怎樣使有源器件如場效應(yīng)管與多層結(jié)構(gòu)結(jié)合起來而成為功能器件，如與門，將參考圖9，它表示互補(bǔ)MOS技術(shù)(CMOS技術(shù))與門的電路圖。CMOS與門是分別用增強(qiáng)型n-MOSFET和p-MOSFET作開關(guān)來實(shí)現(xiàn)的。兩個輸入訊號A和B被分別送到p-MOSQ1和Q2的柵極和n-MOSQ3和Q4的柵極。如果輸入訊號使A和B都為高電平，則輸出訊號X將為低電平。這時Q3和Q4將都是開態(tài)，而p-MOS開關(guān)Q1和Q2都將為關(guān)態(tài)，即沒有電流流過，因而輸出訊號降為低電平。與之對照，如果輸入訊號A或B中有一個是低電平，或是二者都是低的，相應(yīng)地p-MOS晶體管Q1、Q2將分別切換為開態(tài)，輸出訊號X則升高，因?yàn)榇?lián)的n-MOS管Q3、Q4中有一個或是兩個都為關(guān)態(tài)而沒有電流流過。正如將要看到的，器件Q1、Q2、Q3、Q4實(shí)現(xiàn)了一個與非門，而要實(shí)現(xiàn)與門，必須將與非門的輸出與也是用CMOS技術(shù)實(shí)現(xiàn)的邏輯反相器相連，即分別用p-MOS開關(guān)Q2與n-MOS開關(guān)Q6并聯(lián)。這是一個標(biāo)準(zhǔn)的CMOS反相器，如果其輸入訊號X為高電平，其輸出訊號X將為輸入訊號X的反轉(zhuǎn)，因而為低電平。反之，低輸入訊號X將被反轉(zhuǎn)為高輸出訊號X，這相當(dāng)于與非門的輸入訊號都是高電平。換言之，很容易作到用圖9所示的電路來實(shí)現(xiàn)一個與門，而且熟悉工藝的人將會了解到，可以相應(yīng)地實(shí)現(xiàn)具有任意數(shù)目輸入端的邏輯或門和或非門。然而，原則上用CMOS技術(shù)，如用圖7所示的晶體管結(jié)構(gòu)，實(shí)現(xiàn)的一種門電路與一種或多種反相器結(jié)合起來可以實(shí)現(xiàn)所有的邏輯運(yùn)算。實(shí)際上，與門電路完全可以用圖7所示的MOSFET結(jié)構(gòu)，由圖10a-10d所示的薄膜工藝來實(shí)現(xiàn)。圖10a-10d表示完全由薄膜工藝實(shí)現(xiàn)的與門，其有源和鈍化器件由四個子層SS1、SS3-SS5來提供。第一個子層SS1(圖10a)含有柵電極g1-g6，此處的下標(biāo)對應(yīng)于圖9中MOSFETQ1-Q6的下標(biāo)。A和B的輸入訊號通過橫向?qū)щ娊Y(jié)構(gòu)或電流通道9被分別送到柵電極g1、g3和g2、g4。相應(yīng)地反相器的柵電極g5、g6與橫向電流通道9相連。一縱向?qū)щ娊Y(jié)構(gòu)標(biāo)作15，符號△表示它由子層SS1縱向向上延伸。在圖10b中的符號△和表示在SS3層中的縱向?qū)щ娊Y(jié)構(gòu)15縱向穿過這一層并向兩側(cè)延伸。SS3層包含一些有源半導(dǎo)體材料區(qū)域b1-b6(相應(yīng)于圖7中的結(jié)構(gòu)10)，對應(yīng)于SS1層中的柵電極g1-g6。要注意的是獨(dú)特的SS2層，除了縱向?qū)щ娊Y(jié)構(gòu)15也是穿過這層并向兩側(cè)延伸外，它是由介電材料構(gòu)成的，形成了組成與門的MOSFETQ1-Q6的公用柵絕緣層。SS2層當(dāng)然是介于SS1層和SS3層之間，但沒有表示在圖中。圖10c的SS4層在SS3層上面并與SS3層緊鄰，分別構(gòu)成相應(yīng)的MOSFETQ1-Q6的源電極s1-s6和漏電極d1-d6。在SS3層中的有源半導(dǎo)體材料b1-b6在這里由虛線表示?？v向電流通道15也穿過SS4層而向兩側(cè)延伸，并與子層SS5的橫向電流通道9接觸，如圖10d所示。這個橫向電流通道相應(yīng)于MOSFETQ2、Q3的漏電極d2和d3間的連接，此外它也與Q1的漏電極d1相連。另一個橫向電流通道9實(shí)現(xiàn)了Q3的源電極s3與Q4的漏電極d4的串聯(lián)。源電極s4和s6由另外的橫向?qū)щ娊Y(jié)構(gòu)9接地，而在SS5層最右邊的橫向?qū)щ娊Y(jié)構(gòu)9分別與Q1、Q2和Q5的源電極s1、s2、s5相連，并供給電壓Vdd。在圖10d的最上端還有一個橫向電流通道9，形成了Q5、Q6的漏電極d5、d6的并聯(lián)以及輸出線，標(biāo)作X。由Q1、Q2、Q3、Q4構(gòu)成的與非門的輸出訊號X被送到縱向電流通道15。圖11示意地表示圖10中的各層如何成為堆疊結(jié)構(gòu)，這里包括了柵極絕緣層SS2。然而為了弄清堆疊過程，打破子層SS1-SS5單獨(dú)的分層表示，并由虛線表示縱向?qū)щ娡ǖ?5穿過各層的過程。帶有柵電極層的SS1-SS5座落于沒有示出的下面的介電層上，圖11所示的與門結(jié)構(gòu)的總厚度為0．75μm，面積約100μm2(12．8μm2)。結(jié)構(gòu)的體積因而為75μm3。按照保守的空間分辨率，這意味著在1mm2面積上可以實(shí)現(xiàn)約10000個這類邏輯門，而其厚度遠(yuǎn)低于1μm。相應(yīng)地電流通道9、15一起的總長度變?yōu)?0μm。例5-縱向堆疊CMOS電路的與門用縱向堆疊的MOSFET結(jié)構(gòu)可縮短與門的電流通道長度和大大簡化結(jié)構(gòu)，如圖12所示。圖中使用了與圖10和11中同樣的參考數(shù)字，還將看到縱向的與門結(jié)構(gòu)利用了這樣的事實(shí)，晶體管Q1、Q3的柵極g1和g3處于同一公共電位，Q2、Q4的柵極g2和g4處于另一公共電位而Q5、Q6的柵極g5和g6處于第三個公共電位。因此晶體管Q1-Q6以背對背結(jié)構(gòu)的對管Q1、Q3，Q2、Q4，Q5、Q6共用相應(yīng)的柵極g1、g3，g2、g4，g5、g6形成CMOS電路。每個CMOS電路被置于一隔離層上，在圖12的每一MOSFET結(jié)構(gòu)中是置于Q3下面，Q1與Q4和Q2與Q5之間。當(dāng)然柵極g也由未明確標(biāo)出的絕緣層構(gòu)成各自的柵絕緣層，而與有源半導(dǎo)體材料b隔離。在圖10和11中的橫向電流通道現(xiàn)在實(shí)質(zhì)上由穿過各層的縱向電流通道所取代，提供了與圖9中所示的相當(dāng)電路同樣的連接。特別是將看到如在圖10的結(jié)構(gòu)中所示的也是縱向的電流通道15，它將Q5、Q6的柵極g5、g6與Q2、Q3的漏電極d2、d3以及Q1的漏電極d1連接起來。圖12的縱向與門結(jié)構(gòu)包括襯底1是由總共24個子層構(gòu)成的，其中6個較厚的絕緣層成為柵絕緣層，三個相應(yīng)的厚絕緣層使成對的MOSFET結(jié)構(gòu)相互隔離。按照圖11所述的同樣的尺寸，整個圖12堆疊結(jié)構(gòu)的厚度因而約3μm，座落于16μm2的面積上?？傮w積變?yōu)樾∮?0μm3，較圖11的結(jié)構(gòu)小了1／3。然而最重要的是，在圖11的結(jié)構(gòu)中由所示的尺寸其電流通道的長度為52μm，而圖12的結(jié)構(gòu)在一優(yōu)選示例中此長度約為15μm，減小了70％。在這種連接中應(yīng)特別注意，圖12是示意的，而且為了表示得更清楚，縱向的電流通道相互被平面的連接所取代。不過，這些通道可被置于與結(jié)構(gòu)的一個側(cè)面平行的同一平面內(nèi)。為了用光照轉(zhuǎn)變的有機(jī)材料在薄膜中產(chǎn)生導(dǎo)電和半導(dǎo)電結(jié)構(gòu)，在今天的薄膜技術(shù)范圍內(nèi)使用上述的工藝完全能夠減小水平方向的線度，這樣元件的密度至少可增加一個數(shù)量級。這就意味著在1mm2的面積上可實(shí)現(xiàn)圖11結(jié)構(gòu)的這種門電路105個，其層厚遠(yuǎn)小于1μm，而圖12的結(jié)構(gòu)在相同的面積上可以稍好一些的因子實(shí)現(xiàn)6·105個門電路，這樣器件的密度就比圖11的結(jié)構(gòu)增加33％。各個單層的加工，即用電場進(jìn)行轉(zhuǎn)變而產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，并完成了圖2a-f和圖3所示的加工后，在各個單層結(jié)合成多層結(jié)構(gòu)而形成堆疊的電路結(jié)構(gòu)之前，還可進(jìn)行一些后處理和修正，如可能的熱處理。例如在轉(zhuǎn)變后可對各個單層進(jìn)行熱處理以控制導(dǎo)電和／或半導(dǎo)電結(jié)構(gòu)的性質(zhì)，如把單體轉(zhuǎn)變?yōu)榈途畚锘蚨嗑畚?、摻雜、晶化等。這些工藝都是熟知的并已得到廣泛的應(yīng)用，因而這里不再給出一些明確的示例。熱處理也可用，例如，光照來完成。另一種可能是使用交變電場。原則上，也可用交變電場來影響EFCM的場致轉(zhuǎn)變，而圖2a-f中所示的電源23則當(dāng)然必須是交流電壓源。按照那樣的連接，受到交流電場的電阻材料將被加熱。用交流電場來產(chǎn)生由非導(dǎo)電態(tài)至，例如，導(dǎo)電態(tài)的轉(zhuǎn)變就可發(fā)生對所產(chǎn)生的導(dǎo)電結(jié)構(gòu)的加熱，因而也可與轉(zhuǎn)變過程同時在原位發(fā)生所希望的熱處理。在各層中使用例如有機(jī)材料，并按照本發(fā)明使用電場來產(chǎn)生導(dǎo)電和半導(dǎo)電結(jié)構(gòu)的轉(zhuǎn)變，就可制作比用今日的無機(jī)半導(dǎo)體工藝所能達(dá)到的更便宜和簡單得多的電子器件。如果成卷成盤地制作圖7所示的電路，就可進(jìn)行大量和快速的生產(chǎn)而沒有實(shí)質(zhì)的尺寸限制。然而，將分開的單層結(jié)合成多層而形成堆疊結(jié)構(gòu)，層與層間的對準(zhǔn)是較為嚴(yán)格的，以保證縱向?qū)щ娊Y(jié)構(gòu)在分開的各層中對準(zhǔn)的一致，在半導(dǎo)電結(jié)構(gòu)中如電極和有源半導(dǎo)體材料也要這樣做。對準(zhǔn)精度的要求由圖形間距給出，這可在制作導(dǎo)電和半導(dǎo)電結(jié)構(gòu)時來實(shí)現(xiàn)，實(shí)際上也可用干涉法作控制和定位，或用光學(xué)標(biāo)記、或是機(jī)械或電學(xué)的納米工藝來實(shí)現(xiàn)。然而，這樣的方法不屬于本發(fā)明的范圍，因而不作更多的討論，但熟悉工藝的人必須關(guān)心這個問題。可在遠(yuǎn)離電路制作處使用本發(fā)明的方法來產(chǎn)生各種結(jié)構(gòu)，設(shè)計指定電路的多層結(jié)構(gòu)的協(xié)議，然后下載，例如，控制軟件而在生產(chǎn)方就地控制實(shí)際產(chǎn)生的電路圖形。因此用戶可按照自己的規(guī)格遙控電路的創(chuàng)制和生產(chǎn)，只要傳送必須的指令和信息即可。這樣本發(fā)明可提供具有全新內(nèi)容的概念應(yīng)用電路和顧客指定電路的生產(chǎn)。權(quán)利要求1．一種在復(fù)合基體中產(chǎn)生二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法其中的基體是由以一個或多個在空間上分開的同質(zhì)材料結(jié)構(gòu)提供的一種或多種材料分別組成的；其中的材料響應(yīng)于所供給的能量可產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變；其中的每種材料結(jié)構(gòu)都制成薄層的形式，特征在于通過為單獨(dú)的一層施加具有指定場強(qiáng)的電場和／或具有使材料對由電場供給的能量產(chǎn)生特定響應(yīng)的特性的電場，在每種情況下按照預(yù)定的協(xié)議對電場的空間調(diào)制代表在相關(guān)的材料結(jié)構(gòu)中預(yù)定的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的圖形，借此在各個層中響應(yīng)于電場所供給的能量，產(chǎn)生按協(xié)議預(yù)定圖形的二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，然后優(yōu)選所得的兩層或更多層而成為堆疊結(jié)構(gòu)，這樣由相鄰的各個單層形成的復(fù)合基體提供了三維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。2．按照權(quán)利要求1的方法，特征在于通過有圖形的電極在與薄層基本平行的平面內(nèi)空間調(diào)制電場，按照預(yù)定協(xié)議向電極選擇供給電壓而產(chǎn)生點(diǎn)或線勢場，從而產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。3．按照權(quán)利要求1的方法，特征在于由兩層或更多層形成的堆疊結(jié)構(gòu)是在每層產(chǎn)生了導(dǎo)電或半導(dǎo)電結(jié)構(gòu)后結(jié)合而成的層狀多層結(jié)構(gòu)，由之形成的復(fù)合基體具有三維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。4．按照權(quán)利要求3的方法，特征在于形成的多層結(jié)構(gòu)是由兩個或更多個自支撐薄層疊成的堆疊結(jié)構(gòu)。5．按照權(quán)利要求4的方法，特征在于先確定某一層，在它與鄰層疊片后，將所述的第一層中的兩個或多個二維的導(dǎo)電或半導(dǎo)電結(jié)構(gòu)按照協(xié)議與鄰層中的一個或多個二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)進(jìn)行對準(zhǔn)，這樣就可沿相反方向產(chǎn)生一個或多個穿過這些層的縱向的導(dǎo)電或半導(dǎo)體通道。6．按照權(quán)利要求5的方法，特征在于提供導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，它按照協(xié)議穿過這一層而與此層中的一個或多個二維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)形成導(dǎo)電的或半導(dǎo)體的連接。7．按照權(quán)利要求6的方法，特征在于產(chǎn)生的每個通道的電導(dǎo)率或?qū)щ娔Ｊ皆趯娱g是不變的。8．按照權(quán)利要求6的方法，特征在于產(chǎn)生的每個通道的電導(dǎo)率或?qū)щ娔Ｊ皆趯娱g是改變的。9．一種全面擦除復(fù)合基體中產(chǎn)生的二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法，其中的基體是分別由一種或多種材料組成的一個或多個在空間上分開的同質(zhì)材料結(jié)構(gòu)構(gòu)成的；其中的材料可響應(yīng)于所供給的能量產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變；其中的每種材料結(jié)構(gòu)都制成薄層的形式，特征在于對復(fù)合基體全面施加具有指定場強(qiáng)的電場和／或具有對由電場供給的能量適合于材料產(chǎn)生特定響應(yīng)的特性的電場，直至復(fù)合基體中的材料響應(yīng)于電場所供的能量全部達(dá)到其導(dǎo)電或非導(dǎo)電態(tài)。10．用于在復(fù)合基體中制圖形和產(chǎn)生二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的電場發(fā)生器／調(diào)制器(EFGM)，其中的基體是分別由一種或多種材料組成的一個或多個在空間上分開的同質(zhì)材料結(jié)構(gòu)構(gòu)成的；其中的材料可響應(yīng)于所供給的能量產(chǎn)生狀態(tài)的特定和／或化學(xué)變化，從而引起由非導(dǎo)電態(tài)至導(dǎo)電態(tài)或半導(dǎo)電態(tài)或是相反的轉(zhuǎn)變，或者是材料導(dǎo)電模式的轉(zhuǎn)變；其中的每種材料結(jié)構(gòu)都制成薄層的形式；所述電場發(fā)生器／調(diào)制器(20)的特征在于包含在一平面內(nèi)形成具有許多平行的條形電極(21)的第一電極區(qū)(E1)；在與第一個平面平行并與之間隔一定距離的第二平面內(nèi)具有許多平行的條形電極(22)的第二電極區(qū)(E2)，這樣電極(21、22)的取向基本上是相互正交的，如矩陣那樣排列，電極區(qū)(E1、E2)通過交連裝置(24、25)與控制電源(23)相連；電場發(fā)生器／調(diào)制器電極區(qū)之間的間隙可以接受分立件或連續(xù)帶式的薄膜材料，薄膜材料可被連續(xù)或間歇地送過間隙而不與電極區(qū)接觸，它同時具有定位和對準(zhǔn)，因而基本上是在一與電極區(qū)平行的平面內(nèi)通過間隙的，這樣在電極區(qū)(E1、E2)的交連裝置(24、25)由電源供電時對電極(21、22)進(jìn)行選擇來產(chǎn)生點(diǎn)、線或面勢場，就可按照確定的協(xié)議產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)。11．權(quán)利要求10的電場發(fā)生器／調(diào)制器，特征在于每個電極區(qū)(E1、E2)中的電極(21、22)分別做在襯底的表面上或表面中，彼此相對。12．權(quán)利要求11的電場發(fā)生器／調(diào)制器，特征在于條形電極(21、22)被做成襯底的一部分，并成為襯底材料中的導(dǎo)電結(jié)構(gòu)。13．權(quán)利要求10的電場發(fā)生器／調(diào)制器，特征在于電極區(qū)(E1、E2)間的距離是可控的，取決于薄膜材料的厚度。14．權(quán)利要求10的電場發(fā)生器／調(diào)制器，特征在于每個電極區(qū)(E1、E2)中電極條(21、22)的相互間距在0．1至1．0μm間。15．權(quán)利要求10的電場發(fā)生器／調(diào)制器，特征在于每個電極區(qū)(E1、E2)中的電極條(21、22)基本上具有0．1至1．0μm的恒定寬度。全文摘要在一種在復(fù)合基體中產(chǎn)生二維或三維導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的方法中,其中的基體是由兩種或多種空間上隔開的材料構(gòu)成的,一電場施加到各個材料上,或者電場是根據(jù)一協(xié)議而空間場調(diào)制的,上述協(xié)議代表使上述材料結(jié)構(gòu)響應(yīng)于所述電場所產(chǎn)生的預(yù)定導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的圖案。所述材料結(jié)構(gòu)組成的基體因此包括這種三維結(jié)構(gòu)。在一種全面擦除的方法中,對基體施加一電場,直到基體中的材料響應(yīng)于電場全部到達(dá)非導(dǎo)電態(tài)。在能構(gòu)圖或產(chǎn)生導(dǎo)電或半導(dǎo)電結(jié)構(gòu)的電場發(fā)生器/調(diào)制器(EFGM)中,兩個電極裝置(E1,E2)包括在平行的平面內(nèi)相互間隔開提供的平行條形(21,22),由此形成矩陣狀結(jié)構(gòu)。電極裝置(E1,E2)是連接到電源(23)的過交連器件(24,25)。EFGM(20)適于在電極器件(E1,E2)中間接收薄膜材料以便產(chǎn)生所述結(jié)構(gòu)。文檔編號H01L21/8238GK1294755SQ99804437公開日2001年5月9日申請日期1999年1月28日優(yōu)先權(quán)日1998年1月28日發(fā)明者P·-E·諾爾達(dá)爾,G·I·萊斯塔德,H·G·古德森申請人:薄膜電子有限公司