專利名稱：電路裝置及其制造方法
技術領域：
本發(fā)明涉及使用開關晶體管等的電路裝置及其制造方法。
目前，作為一個獨立的芯片元件形成的電路裝置被用于各種電子設備。這種電路裝置一般在一個電路基片上集成多個微小的半導體電路，稱為IC(集成電路)和LSI(大規(guī)模集成電路)等。
在作為芯片元件形成的電路裝置中，與電子設備的各部分連接的多個引線管腳從樹脂封裝突出，而集成了半導體電路的電路基片被密封在樹脂封裝中。在電路基片上形成半導體電路的同時，還用薄膜技術形成金屬布線和連接端子，在半導體電路中用金屬布線連接連接端子。
而且，由于用鍵合線連接該電路基片的多個連接端子與多個引線管腳，所以可以從引線管腳對在樹脂封裝中密封的半導體電路進行存取。但是，在從這樣的電路裝置外露的引線管腳上會有靜電等高電壓的作用，如果該高電壓達到半導體電路，那么會產生擊穿。
為了防止擊穿，在目前的電路裝置中，在電路基片的多數連接端子上形成電阻元件，在連接端子和半導體電路的連接中串入該電阻元件。如果象這樣在半導體電路和連接端子的連接中串入電阻元件，那么由于可以用電阻元件使從連接端子侵入的浪涌電流平滑，所以可以防止半導體電路的擊穿。
再有，在用MOS(金屬氧化物半導體)結構形成電路裝置的情況下，由于在電路基片的表面上形成隔離半導體電路的場氧化膜，所以在該場氧化膜的表面上也形成上述電阻元件。
在這樣的結構中，由于通過把電路基片接地等來維持基準電壓，所以如果在電阻元件上有高電壓作用，那么位于電路基片的間隙位置的場氧化膜會因電位差而被擊穿。在特開平6-151716號公報中披露了以防止該問題為目的電路裝置。
其中，作為一個以往例，下面參照圖7說明在上述公報中披露的電路裝置。再有，該圖是表示電路裝置主要部分的縱剖面圖。
該電路裝置100配備作為第一導電型的電路基片的P型基片101，并使該P型基片101接地。在該P型基片101的表面上形成各種半導體電路(圖中未示出)，在P型基片101的表面上形成作為從周圍隔離該半導體電路的絕緣膜的場氧化膜102。
在該場氧化膜102的表面上處于與半導體電路背離的位置上形成連接端子103，在場氧化膜102的表面上，形成作為電阻元件的多晶硅構成的電阻膜104和作為保護元件的MOSFET(MOS場效應晶體管)105。由上述電阻膜104和MOSFET105形成保護電路，順序地通過形成保護電路的電阻膜104和MOSFET105使連接端子103與半導體電路連接。
但是，在p型基片101的表面下通過場氧化膜102與電阻膜104對置的位置上，形成作為第二導電型擴散層的n阱106，通過場氧化膜102的通孔連接電阻膜104與該n阱106。
在上述結構的電路裝置100中，實際上把p型基片101密封在樹脂封裝的內部，由于用鍵合線分別連接多個連接端子103與多個引線管腳(圖中未示出)，所以半導體電路可以從連接端子103輸入輸出電信號。
此時，在外部產生靜電后，即使在連接端子103上流入高電壓的浪涌電流，由于該浪涌電流被電阻膜104平滑，所以可防止半導體電路的擊穿。而且，由于電阻膜104和通過場氧化膜102對置的n阱106連接，所以即使在電阻膜104上有高電壓作用，場氧化膜102也不會被擊穿。
就是說，在上述電路裝置100中，將p型基片101接地，但由于作用于電阻膜104的高電壓也同樣作用于n阱106，所以在位于該n阱106和電阻膜104的間隙位置的場氧化膜102上沒有高壓電位差的作用。而且，如果在連接端子103上施加高電壓的浪涌電流，那么該浪涌電流從與二極管連接的MOSFET105流出p型基片101。
再有，近年來的電路裝置和電子設備正在降低各部分的電氣阻抗，提高使用的電信號的頻率。因此，上述電路裝置的電阻元件的主要目的有從半導體電路的保護轉移至阻抗匹配的傾向，其電阻值也逐年降低。
上述電路裝置100可以用電阻膜104防止因注入高電壓的浪涌電流造成的半導體電路的擊穿，還可以利用n阱106防止因作用于該電阻膜104的高電壓產生的場氧化膜102的擊穿。
但是，在上述公報披露的電路裝置100的情況下，由于其結構未最佳化，所以場氧化膜102的保護不充分。就是說，電阻膜104和n阱106大致在中央位置進行連接，但浪涌電流從連接端子103流入電阻膜104的一端。
因此，在電阻膜104的一端中流入高電壓的浪涌電流時，由于n阱106的電位未充分上升，所以在電阻膜104的一端和n阱106上產生瞬間的高壓電位差，會使場氧化膜102被擊穿。
此外，在上述公報中披露的電路裝置100的情況下，如果輸入給連接端子103的信號頻率上升，那么通過低電阻值的電阻膜104，在半導體電路的輸入電容器(圖中未示出)上通電的平均單位時間的電流量增大。與此對應的電阻膜104的平均單位時間的發(fā)熱量增加，但該電阻膜104的發(fā)熱變?yōu)閺膒型基片101上散熱。
但是，由于在隔離半導體電路的場氧化膜102中電阻膜104與n阱106隔離，所以在電阻膜104與p型基片101的間隙中設置有厚的絕緣膜，難以把電阻膜104的發(fā)熱從p型基片101上良好地散熱。
鑒于上述課題，本發(fā)明的目的在于提供可以防止半導體電路和絕緣膜擊穿的電路裝置，和可使電阻元件的發(fā)熱良好地散熱的電路裝置及其制造方法。
本發(fā)明的一種電路裝置包括第一導電型的電路基片；形成在該電路基片的表面上的半導體電路；形成在所述電路基片的表面上使該半導體電路與周圍隔離的絕緣膜；形成在該絕緣膜的表面上與所述半導體電路背離的位置上的連接端子；形成在該連接端子和所述半導體電路的中間位置的所述絕緣膜表面上的電阻元件；形成在所述絕緣膜表面上連接所述電阻元件的一端與所述半導體電路的第一布線；形成在所述絕緣膜表面上連接所述電阻元件的另一端與所述連接端子的第二布線；通過所述絕緣膜形成在面對所述電阻元件的所述電路基片的表面下的第二導電型的擴散層；和將該擴散層與所述第二布線連接的第三布線。
因此，在本發(fā)明的電路裝置中，由于半導體電路與連接端子連接，所以半導體電路通過連接端子可以與外部進行輸入輸出電信號。但是，由于通過電阻元件連接半導體電路和連接端子，所以即使從外部向連接端子流入高電壓的浪涌電流，半導體電路也不會被擊穿。由于第一導電型的電路基片上形成的第二導電型的擴散層通過絕緣膜與電阻元件對置，該電阻元件與擴散層連接，所以即使有高電壓作用在電阻元件上，絕緣膜也不會因高壓電位差而被擊穿。特別是由于用第三布線把連接電阻元件和連接端子的第二布線與擴散層連接，所以在從連接端子向電阻元件的一端流入高電壓的浪涌電流時，該浪涌電流也同時流入擴散層的一端。因此，由于從連接端子流入高電壓的浪涌電流，所以確實可防止在擴散層和電阻元件上產生高壓電位差。此外，由于第一導電型的電路基片和第二導電型的擴散層的部分具有作為寄生二極管的功能，所以使第二布線通電的正常電壓的電流不流出電路基片，而使第二布線通電的異常高電壓的電流卻通過寄生二極管的擊穿流出電路基片。
再有，本發(fā)明中所說的第一導電型指p型和n型中的一個，而第二導電型則指另一個。此外，本發(fā)明所說的表面上指位于該部件表面上方的位置，并不限定于直接層積在該部件的表面上。
在上述電路裝置中，所述絕緣膜由場氧化膜和比該場氧化膜膜厚更薄的絕緣薄膜構成，在所述擴散層與所述電阻元件的間隙的至少一部分上，可以僅設置有所述絕緣薄膜，而沒有設置所述場氧化膜。
這種情況下，用作為絕緣膜一部分的場氧化膜使半導體電路與周圍隔離，用作為絕緣膜一部分的絕緣薄膜使擴散層與電阻元件絕緣。因半導體電路與連接端子的通電使電阻元件發(fā)熱，但由于在該電阻元件和電路基片的間隙中僅存在絕緣薄膜，所以電阻元件的發(fā)熱被良好地傳導給電路基片。
在上述電路裝置中，所述絕緣薄膜的膜厚可以為所述場氧化膜膜厚的“1/2～1/100”左右。這種情況下，由于絕緣膜的電阻值大致與膜厚成比例，所以如果絕緣薄膜的膜厚為場氧化膜的“1/100”以上，那么使擴散層與電阻元件良好地絕緣。由于層膜的傳導熱量與膜厚大致成反比，所以如果絕緣膜的成分與場氧化膜相同，并且如果絕緣薄膜的膜厚在場氧化膜膜厚的“1/2”以下，那么絕緣薄膜傳導的熱量達到場氧化膜傳導熱量的數倍。
本發(fā)明的另一電路裝置包括電路基片；形成在該電路基片的表面上的第一絕緣膜；形成在該第一絕緣膜的表面上的半導體電路；形成在所述第一絕緣膜的表面上使該半導體電路與周圍隔離的第二絕緣膜；形成在該第二絕緣膜的表面上與所述半導體電路背離的位置上的連接端子；形成在該連接端子和所述半導體電路的中間位置的所述第二絕緣膜的內部的預定導電型的擴散層；形成在所述第二絕緣膜的表面上的至少所述擴散層上的位置處的第三絕緣膜；形成在該第三絕緣膜的表面上的至少所述擴散層上的位置處的電阻元件；形成在所述第二絕緣膜表面上連接所述電阻元件的一端與所述半導體電路的第一布線；形成在所述第二絕緣膜表面上連接所述電阻元件的另一端與所述連接端子的第二布線；和連接該第二布線與所述擴散層的第三布線。
因此，在本發(fā)明的電路裝置中，由于半導體電路與連接端子連接，所以半導體電路通過連接端子可以與外部進行輸入輸出電信號。但是，由于通過電阻元件連接半導體電路和連接端子，所以即使從外部向連接端子流入高電壓的浪涌電流，半導體電路也不會被擊穿。由于第二絕緣膜中形成的擴散層通過第三絕緣膜與電阻元件對置，該電阻元件與擴散層連接，所以在電阻元件上即使有高電壓作用，絕緣膜也不會因高壓電位差而被擊穿。特別是由于用第三布線把連接電阻元件和連接端子的第二布線與擴散層連接，所以在從連接端子向電阻元件的一端流入高電壓的浪涌電流時，該浪涌電流也同時流入擴散層的一端。因此，由于從連接端子流入高電壓的浪涌電流，所以確實可防止在擴散層和電阻元件上產生高壓電位差。
在上述電路裝置中，所述第三絕緣膜的膜厚可以為所述第二絕緣膜膜厚的“1/2～1/100”左右。這種情況下，由于絕緣膜的電阻值大致與膜厚成比例，所以如果第三絕緣膜的膜厚為第二絕緣膜的“1/100”以上，那么使擴散層與電阻元件良好地絕緣。由于層膜的傳導熱量與膜厚成反比，所以如果第三絕緣膜的成分與第二絕緣膜相同，并且如果第三絕緣膜的膜厚在第二絕緣膜膜厚的“1/2”以下，那么第三絕緣膜傳導的熱量達到第二絕緣膜傳導熱量的數倍。
本發(fā)明的電路裝置的制造方法包括在第一導電型的電路基片的表面下形成第二導電型的擴散層，同時在表面上形成絕緣膜，在用所述電路基片表面的所述絕緣膜使其與周圍隔離的位置上形成半導體電路，在所述絕緣膜的表面上的與所述半導體電路背離的位置處形成連接端子，在所述絕緣膜的表面上形成電阻元件后，用第一布線將其一端與所述半導體電路連接，同時用第二布線將其另一端與所述連接端子連接，在所述電阻元件和所述連接端子的中間位置的所述絕緣膜上形成通孔，通過該通孔，用第三布線連接所述第二布線和所述擴散層。
因此，在按照本發(fā)明的方法制造的電路裝置中，由于半導體電路與連接端子連接，所以半導體電路通過連接端子可以與外部進行輸入輸出電信號。但是，由于通過電阻元件連接半導體電路和連接端子，所以即使從外部向連接端子流入高電壓的浪涌電流，半導體電路也不會被擊穿。由于第二絕緣膜中形成的擴散層通過第三絕緣膜與電阻元件對置，該電阻元件與擴散層連接，所以即使有高電壓作用在電阻元件上，絕緣膜也不會因高壓電位差而被擊穿。特別是由于用第三布線把連接電阻元件和連接端子的第二布線與擴散層連接，所以在從連接端子向電阻元件的一端流入高電壓的浪涌電流時，該浪涌電流也同時流入擴散層的一端。因此，由于從連接端子流入高電壓的浪涌電流，所以確實可防止在擴散層和電阻元件上產生高壓電位差。此外，由于第一導電型的電路基片和第二導電型的擴散層的部分具有作為寄生二極管的功能，所以使第二布線通電的正常電壓的電流不流出電路基片，而使第二布線通電的異常高電壓的電流卻通過寄生二極管流出電路基片。
作為上述電路裝置的制造方法，作為所述絕緣膜，可以分別形成場氧化膜和絕緣薄膜，在所述擴散層與所述電阻元件的間隙的至少一部分上僅設置有所述絕緣薄膜，而沒有設置所述場氧化膜。
在按該方法制造的電路裝置中，用作為絕緣膜一部分的場氧化膜使半導體電路與周圍隔離，用作為絕緣膜一部分的絕緣薄膜使擴散層與電阻元件絕緣。因半導體電路與連接端子的通電使電阻元件發(fā)熱，但由于在該電阻元件和電路基片的間隙中僅存在絕緣薄膜，所以電阻元件的發(fā)熱被良好地傳導給電路基片。
本發(fā)明的另一電路裝置的制造方法法包括在電路基片的表面上形成第一絕緣膜，在該第一絕緣膜的表面上形成半導體電路，在所述第一絕緣膜的表面上形成第二絕緣膜，以便將該半導體電路與周圍隔離，在該第二絕緣膜的表面上的與所述半導體電路背離的位置上形成連接端子，用第一布線連接所述半導體電路與電阻元件的一端，用第二布線連接所述電阻元件的另一端與所述連接端子，在所述連接端子和所述半導體電路的中間位置的所述第二絕緣膜內部形成預定導電型的擴散層，在所述第二絕緣膜的表面上至少所述擴散層上的位置上形成第三絕緣膜，使所述電阻元件處于所述第三絕緣膜表面上的至少所述擴散層上的位置，在所述電阻元件和所述連接端子的中間位置的所述第三絕緣膜上形成通孔，通過該通孔，用第三布線連接所述第二布線和所述擴散層。
因此，在按照本發(fā)明的方法制造的電路裝置中，由于把半導體電路與連接端子連接，所以半導體電路通過連接端子可以與外部進行輸入輸出電信號。但是，由于通過電阻元件連接半導體電路和連接端子，所以即使從外部向連接端子流入高電壓的浪涌電流，半導體電路也不會被擊穿。由于第二絕緣膜中形成的擴散層通過第三絕緣膜與電阻元件對置，該電阻元件與擴散層連接，所以即使有高電壓作用在電阻元件上，絕緣膜也不會因高壓電位差而被擊穿。特別是由于用第三布線把連接電阻元件和連接端子的第二布線與擴散層連接，所以在從連接端子向電阻元件的一端流入高電壓的浪涌電流時，該浪涌電流也同時流入擴散層的一端。因此，由于從連接端子流入高電壓的浪涌電流，所以確實可防止在擴散層和電阻元件上產生高壓電位差。


圖1表示本發(fā)明第一實施例的電路裝置的主要部分，(a)是模式的平面圖，而(b)是(a)的A-A剖面圖。
圖2是表示電路裝置的等效電路圖。
圖3是表示電路裝置的制造方法的工序圖。
圖4是表示一變形例電路裝置的制造方法的工序圖。
圖5表示本發(fā)明第二實施例的電路裝置的主要部分，(a)是模式的平面圖，而(b)是(a)的A-A剖面圖。
圖6是表示電路裝置的制造方法的工序圖。
圖7是表示以往例的電路裝置主要部分的縱剖面圖。
下面，參照圖1至圖3說明本發(fā)明的第一實施例。再有，關于本實施例，與上述以往實施例相同的部分使用同一名稱，并省略詳細的說明。圖1(a)是表示本實施例的電路裝置主要部分的模式的平面圖，圖1(b)是圖1(a)的A-A剖面圖，圖2是表示電路裝置的等效電路的電路圖，而圖3是表示本實施例的電路裝置制造方法的工序圖。
如圖3(d)所示，本實施例的電路裝置200配有作為第一導電型電路基片的p型基片201，在該p型基片201的表面上形成作為半導體電路的MOSFET202。在p型基片201的表面上形成絕緣膜203，而該絕緣膜203由場氧化膜204和絕緣薄膜205這兩層構成。
該絕緣薄膜205也由其成分與場氧化膜204相同的氧化膜構成，其中，絕緣薄膜205的膜厚為場氧化膜204膜厚的五分之一。把場氧化膜204層積在p型基片201的表面上，使MOSFET202與周圍隔離，并在場氧化膜204的表面上大致均勻地層積絕緣薄膜205。
在絕緣薄膜205的表面上大致均勻地層積層間膜206，在該層間膜206的表面上層積金屬膜。通過按預定形狀形成該金屬膜，形成連接端子207和各種布線208～210。
就是說，在MOSFET202上連接第一布線208，在與MOSFET202背離的位置上形成連接端子207。在該連接端子207上一體地連接第二布線209，在電阻元件211的兩端分別連接該第二布線209和第一布線208。
此外，如圖2中的等效電路所示，在第一布線208上連接作為保護元件的一對二極管217、218，一個二極管217與電源(圖中未示出)連接，同時另一個二極管218通過p型基片201接地。
如圖1所示，電阻元件211由多晶硅的矩形薄膜構成，層積在位于連接端子207和MOSFET202的中間位置的絕緣薄膜205的表面上。在電阻元件211的下方設置有用于絕緣的各種膜204、205，通過這些膜204、205，在與電阻元件211對置的位置上，在p型基片201的表面下形成作為第二導電型擴散層的n型阱212。
如圖2所示，由于該n型阱212和p型基片201的部分具有作為寄生二極管的功能，所以利用該寄生二極管、電阻元件209和二極管217、218等，形成保護MOSFET202等半導體電路不會從連接端子207流入異常電壓的保護電路219。
如圖1所示，實際上由電阻元件211的兩端至外側形成n型阱212，在其一端連接第三布線210。更詳細地說，在位于第三布線210位置的各膜204～206上形成預定形狀的通孔213，同時在n型阱212上形成n+區(qū)域214，第三布線210通過通孔213與n+區(qū)域214連接。
再有，在面對電阻元件211中央部分的位置上，除去場氧化膜204后僅留有絕緣薄膜205，在該位置的n型阱212中也形成n+區(qū)域215。此外，用鈍化膜216覆蓋電路裝置200表面的大致整個區(qū)域，通過部分地除去該鈍化膜216，露出連接端子207。
在上述MOSFET202的位置上，在p型基片201的表面下也形成一個n型阱221，在該n型阱221的表面位置中，除去上述場氧化膜204。在除去該場氧化膜204的n型阱221表面位置的兩端，形成用于源和漏的p+區(qū)域222、223，在這些p+區(qū)域222、223的間隙位置中p型基片201的表面上通過柵極氧化膜224層積柵電極225。
在該柵電極225和p+區(qū)域222、223等表面的整個區(qū)域上，順序地層積絕緣薄膜205和層間膜206，在該層間膜206的表面上形成源極布線226、柵極布線227和漏極布線228。
如圖2所示，由于第一布線208與柵極布線227連接，所以該柵極布線227與所述第一布線208形成一體后，與柵電極225連接。源極布線226與用于源的p+區(qū)域222連接，而漏極布線228與用于漏的p+區(qū)域223連接。
再有，實際上在上述MOSFET202的后段，還形成各種半導體電路，于是，在集成各種半導體電路的p型基片201的周圍，排列多個引線管腳(圖中未示出)。用鍵合線分別連接該多個引線管腳的內側部分和多個連接端子207，在這樣的狀態(tài)下，把p型基片201、鍵合線和引線管腳的內側部分密封在一個樹脂封裝中(圖中未示出)。
在上述結構中，本實施例的電路裝置200作為各種電子設備的部件來使用。在該情況下，由于在從電路裝置200的樹脂封裝的外面突出的引線管腳外側部分上連接電子設備的各部分，由此把各種電信號輸入輸出給電路裝置200內部的MOSFET202等半導體電路。
但是，這種電路裝置200在與外部進行輸入輸出電信號的情況下，由于在外部產生靜電等，所以在電路裝置200的連接端子207上流入高電壓的浪涌電流。但是，由于通過電阻元件211和二極管217、218連接該連接端子207和MOSFET202，所以可防止因直接施加浪涌電流的高電壓造成的MOSFET202的擊穿。
用絕緣薄膜205使具有上述功能的電阻元件211與p型基片201絕緣，但在通過該絕緣薄膜205與電阻元件211對置的位置上形成n型阱212，該n型阱212與電阻元件211連接。
因此，在本實施例的電路裝置200中，如上所述，即使因浪涌電流的流入在電阻元件211上產生高電壓作用，通過同樣的高電壓作用在n型阱212上，使處于該的間隙位置的絕緣薄膜205不會因高壓電位差而被擊穿。
特別是，由于用第三布線210將連接電阻元件211和連接端子207的第二布線209與n型阱212連接，所以在從連接端子207向電阻元件211的一端流入高電壓的浪涌電流時，該浪涌電流同時還流入n型阱212的一端。
因此，由于從連接端子207流入高電壓的浪涌電流，所以確實可防止在n型阱212和電阻元件211上產生高壓電位差，也不會因施加高電壓的時間差使絕緣薄膜205擊穿。
而且，由于p型基片201和n型阱212的部分具有作為寄生二極管的功能，所以使第二布線209通電的正常電壓的電流不流出p型基片201，使第二布線209通電的異常高電壓的電流通過二極管217、218和寄生二極管的擊穿流出p型基片201，確實更可防止絕緣薄膜205和MOSFET202的擊穿。
而且，在本實施例的電路裝置200中，絕緣膜203由場氧化膜204和絕緣薄膜205構成，在n型阱212和電阻元件211的間隙的大致所有區(qū)域上僅設置有絕緣薄膜205，而沒有設置場氧化膜204。
因此，即使因MOSFET202與連接端子207的通電使電阻元件211發(fā)熱，也可以把該電阻元件211的發(fā)熱良好地傳導給p型基片201，還可以防止因電阻元件211的異常發(fā)熱產生的絕緣薄膜205等的損傷。
再有，在本實施例的電路裝置200中，由于絕緣薄膜205的膜厚為場氧化膜204膜厚的五分之一，所以與在電阻元件211和p型基片201的間隙中有場氧化膜204的情況相比，傳導發(fā)熱的效率提高了四倍。
更詳細地說，如果場氧化膜204的熱傳導系數為K，膜厚為Tf，電阻元件211的寬度為W，長度為L，那么在電阻元件211和p型基片201的間隙中設置有場氧化膜204情況下的熱阻抗Rf變?yōu)镽f＝Tf/(K·W·L)。
在本實施例中，由于場氧化膜204和絕緣薄膜205的成分相同，所以熱傳導系數也相同。但是，由于絕緣薄膜205的膜厚Tz為場氧化膜204膜厚Tf的五分之一，所以其熱阻抗Rz變?yōu)镽z＝Tz/(K·W·L)＝Rf/5。
就是說，與電阻元件211和p型基片201的間隙中設置有場氧化膜204的情況相比，由于本實施例的電路裝置200的熱阻抗降低至五分之一，所以電阻元件211的溫度上升比例也改善了五分之一。
其中，下面參照圖3簡單地說明本實施例的電路裝置200的制造方法。首先，如圖3(a)所示，在p型基片201的表面上形成場氧化膜204，并在電阻元件211和MOSFET202的各部分位置開口，同時形成兩個n型阱212、221，并順序形成n+區(qū)域214和p+區(qū)域222、223。
隨后，僅在MOSFET202位置的p+區(qū)域222、223的間隙位置的n型阱221的表面上，順序地層積柵極氧化膜224和柵電極225，如圖3(b)所示，在整個器件的表面上同樣地層積絕緣薄膜205。
接著，如圖3(c)所示，在絕緣薄膜205的表面上形成電阻元件211，如圖3(d)所示，在其整個表面上形成層間膜206后，在各部分中形成通孔，通過形成各種布線208～210、226～228，制成本實施例的電路裝置200。
在本實施例的電路裝置200的制造方法中，如上所述，由于電阻元件211位置的各種膜層與MOSFET202位置的各種膜層同時形成，所以與以往的制造方法相比，工序數不會無謂地增加，生產率高。
再有，本發(fā)明并不限于上述實施例，在不脫離其主要精神的范圍內允許進行各種變形。例如，在上述實施例中，舉例說明了用場氧化膜204和絕緣薄膜205形成絕緣膜203，在n型阱212和電阻元件211的間隙的大致整個區(qū)域上，僅有絕緣薄膜205，而沒有場氧化膜204的情況。
但是，不形成上述那樣的絕緣薄膜，也可以僅用場氧化膜形成絕緣膜。這種情況下，由于絕緣膜的膜厚增大，所以把電阻元件211的發(fā)熱傳導給p型基片201的效率下降，但由于可以省略絕緣薄膜的形成，所以生產率提高。
但是，通過把電阻元件位置的絕緣薄膜與MOSFET的柵極氧化膜同時形成，可以不降低生產率，形成場氧化膜與另一個絕緣薄膜。作為一變形例，圖4舉例示出這種電路裝置300的制造方法。
此外，在上述實施例中，舉例說明了在n型阱212的各部分中形成n+區(qū)域215的情況，但也可以省略該區(qū)域。例如，如圖4所示，在n型阱212的表面上形成絕緣薄膜205和電阻元件211后，如果形成n+區(qū)域214，那么可以實現電阻元件211下面不存在電路裝置200中的n+區(qū)域215的電路裝置300。
再有，在場氧化膜204的膜厚達到一般的“500(nm)”左右的情況下，如果絕緣薄膜205的膜厚達到場氧化膜204膜厚的一半“250(nm)”以上，那么熱傳導性下降。但是，如果絕緣薄膜205的膜厚達到場氧化膜204膜厚的百分之一“5(nm)”以下，那么就會有不能確保充分的絕緣性的情況。因此，期望絕緣薄膜205的膜厚為場氧化膜204膜厚的“1/2～1/100”左右，達到“1/5～1/50”左右更好。
而且，在上述實施例中，舉例說明了在p型基片201上形成n型阱212后與電阻元件211對置的情況，但也可以使該基片與阱的導電型相反。但是，在把電路基片接地的情況下，最好使電路基片為p型，在使電路基片維持高壓的基準電位的情況下，最好使電路基片為n型。
下面，參照圖5和圖6說明本發(fā)明第二實施例的電路裝置。再有，圖5(a)是表示本實施例的電路裝置主要部分的模式的平面圖，而圖5(b)是圖5(a)的A-A剖面圖，圖6是表示本實施例的電路裝置制造方法的工序圖。
本實施例的電路裝置400在作為電路基片的p型基片401的表面上層積作為第一絕緣膜的絕緣氧化膜402，形成SOI(絕緣體上的硅)基片，如圖6(d)所示，在該SOI基片上形成作為半導體電路的MOSFET403。
在絕緣氧化膜402的表面上形成作為第二絕緣膜的元件隔離膜404，用該元件隔離膜404使MOSFET403與周圍隔離。在元件隔離膜404的表面上順序層積作為第三絕緣膜的絕緣薄膜405和層間膜406，在該層間膜406的表面上與MOSFET403背離的位置上形成連接端子407。
在連接端子407和MOSFET403的中間位置的元件隔離膜404的內部，形成作為預定導電型擴散層的n型體的n型阱408，在該n型阱408上的位置上，通過絕緣薄膜405形成電阻元件409。
在層間膜406的表面上形成第一布線410、第二布線411，用該第一布線410連接電阻元件409的一端與MOSFET403，同時通過第二布線411層積電阻元件409的另一端和連接端子407。因而，在第二布線411的下面形成通孔，通過該通孔，用第三布線412連接第二布線411和n型阱408。
再有，除在SOI基片上形成的部分之外，由于本實施例的電路裝置400的MOSFET403的結構與上述第一實施例的電路裝置200的MOSFET202相同，所以使用相同的名稱和符號，并省略詳細的說明。此外，本實施例的電路裝置400也大致在整個表面的全部區(qū)域上形成鈍化413。
在上述結構中，本實施例的電路裝置400與上述電路裝置200一樣，由于通過電阻元件409連接MOSFET403和連接端子407，所以即使有從外部向連接端子407流入高電壓的浪涌電流，MOSFET403也不會被擊穿。
因而，由于在具有上述功能的電阻元件409上通過絕緣薄膜405與n型阱408對置，在連接連接端子407和電阻元件409的第二布線411上用第三布線412連接n型阱408，所以在連接端子407上即使流入高電壓的浪涌電流，在電阻元件409和n型阱408上也不產生高壓電位差，位于其的間隙位置的絕緣薄膜405不會因高壓電位差被擊穿。
而且，由于本實施例的電路裝置400形成SOI結構，所以對用以主例說明那樣的p型基片401的熱阻抗大。但是，由于絕緣薄膜405的膜厚為元件隔離膜404膜厚的幾分之一左右，所以通過絕緣薄膜405向n型阱408傳熱。
由于這種熱量經第三布線412、電阻部分的觸點和第二布線411從連接端子407傳導給鍵合線(圖中未示出)，所以與在元件隔離膜404上形成電阻元件409的情況相比，本實施例的電路裝置404的散熱性良好。
而且，本實施例的電路裝置400與上述電路裝置200、300一樣，由于電阻元件409位置的各種層膜與MOSFET403位置的各種層膜同時形成，所以其生產率良好。
再有，本發(fā)明并不限于上述實施例，在不脫離其主要精神的范圍內允許各種變形。例如，在上述實施例中，作為預定導電型的電路基片，舉例示出了p型基片，但也可以將預定導電型的電路基片作為n型基片，將n型阱408作為p型阱。
如上所述，特別在使元件隔離膜404與絕緣氧化膜402接觸的SOI結構的電路裝置400的情況下，不必使電路基片與擴散層的導電型相反，有可能把p型基片401和p型阱進行組合。但是，即使在元件隔離膜不接觸絕緣氧化膜的SOI結構的電路裝置(圖中未示出)的情況下，將n型阱與p型阱適當組合后，也有可能實現上述結構。
由于本發(fā)明按上述說明的結構構成，所以具有以下所述的效果。
在本發(fā)明的一個電路裝置中，通過把半導體電路和連接端子通過電阻元件來連接，在第一導電型的電路基片上形成的第二導電型的擴散層通過絕緣膜面對電阻元件，用第三布線將連接該電阻元件和連接端子的第二布線與擴散層連接，即使從外部向連接端子流入高電壓的浪涌電流，也可以用電阻元件防止半導體電路的擊穿，由于從連接端子流入電阻元件一端的高電壓浪涌電流還同時流入擴散層的一端，所以通過在擴散層和電阻元件上產生高壓電位差，也可以防止絕緣膜的擊穿。
在上述電路裝置中，通過在擴散層和電阻元件的間隙的至少一部分上僅設置有絕緣薄膜而沒有設置場氧化膜，可以把電阻元件的發(fā)熱良好地傳導給電路基片。
在上述電路裝置中，通過使絕緣薄膜的膜厚為場氧化膜膜厚的“1/2～1/100”左右，可以良好地絕緣擴散層和電阻元件，與在擴散層和電阻元件的間隙中有場氧化膜位置的情況相比，可以使熱量的傳導效率提高數倍。
在本發(fā)明的其它電路裝置中，通過把半導體電路和連接端子通過電阻元件來連接，在第二絕緣膜上形成的擴散層通過第三絕緣膜面對電阻元件，用第三布線把連接電阻元件和連接端子的第二布線與擴散層連接，即使從外部向連接端子流入高電壓的浪涌電流，也可以用電阻元件防止半導體電路的擊穿，由于從連接端子流入電阻元件一端的高電壓浪涌電流還同時流入擴散層的一端，所以通過在擴散層和電阻元件上產生高壓電位差，也可以防止第三絕緣膜的擊穿。
在上述電路裝置中，通過使第三絕緣膜的膜厚為第二絕緣膜膜厚的“1/2～1/100”左右，可以良好地絕緣擴散層和電阻元件，并可以將電阻元件的發(fā)熱良好地傳導給鍵合線等。
權利要求
1.一種電路裝置，包括第一導電型的電路基片；形成在該電路基片的表面上的半導體電路；形成在所述電路基片的表面上使該半導體電路與周圍隔離的絕緣膜；形成在該絕緣膜的表面上與所述半導體電路背離的位置上的連接端子；形成在該連接端子和所述半導體電路的中間位置的所述絕緣膜表面上的電阻元件；形成在所述絕緣膜表面上連接所述電阻元件的一端與所述半導體電路的第一布線；形成在所述絕緣膜表面上連接所述電阻元件的另一端與所述連接端子的第二布線；通過所述絕緣膜形成在面對所述電阻元件的所述電路基片的表面下的第二導電型的擴散層；和將該擴散層與所述第二布線連接的第三布線。
2.如權利要求1所述的電路裝置，其特征在于，所述絕緣膜由場氧化膜和比該場氧化膜膜厚更薄的絕緣薄膜構成；在所述擴散層和所述電阻元件的至少一部分的間隙上僅設置有所述絕緣膜，而沒有設置所述場氧化膜。
3.如權利要求2所述的電路裝置，其特征在于，所述絕緣膜的膜厚為所述場氧化膜膜厚的“1/2～1/100”左右。
4.一種電路裝置，包括電路基片；形成在該電路基片的表面上的第一絕緣膜；形成在該第一絕緣膜的表面上的半導體電路；形成在所述第一絕緣膜的表面上使該半導體電路與周圍隔離的第二絕緣膜；形成在該第二絕緣膜的表面上與所述半導體電路背離的位置上的連接端子形成在該連接端子和所述半導體電路的中間位置的所述第二絕緣膜的內部的預定導電型的擴散層；形成在所述第二絕緣膜的表面上的至少所述擴散層上的位置處的第三絕緣膜；形成在該第三絕緣膜的表面上的至少所述擴散層上的位置處的電阻元件；形成在所述第二絕緣膜表面上連接所述電阻元件的一端與所述半導體電路的第一布線；形成在所述第二絕緣膜表面上連接所述電阻元件的另一端與所述連接端子的第二布線；和連接該第二布線與所述擴散層的第三布線。
5.如權利要求4所述的電路裝置，其特征在于，所述第三絕緣膜的膜厚為所述第二絕緣膜膜厚的“1/2～1/100”左右。
6.一種電路裝置的制造方法，該方法包括在第一導電型的電路基片的表面下形成第二導電型的擴散層，同時在表面上形成絕緣膜，在用所述電路基片表面的所述絕緣膜使其與周圍隔離的位置上形成半導體電路，在所述絕緣膜的表面上的與所述半導體電路背離的位置處形成連接端子，在所述絕緣膜的表面上形成電阻元件后，用第一布線將其一端與所述半導體電路連接，同時用第二布線將其另一端與所述連接端子連接，其特征在于，在所述電阻元件和所述連接端子的中間位置的所述絕緣膜上形成通孔，通過該通孔，用第三布線連接所述第二布線和所述擴散層。
7.如權利要求6所述的電路裝置的制造方法，其特征在于，形成場氧化膜，在該場氧化膜的表面上層積絕緣薄膜，形成所述絕緣膜，在所述擴散層與所述電阻元件的間隙的至少一部分上僅設置有所述絕緣薄膜，而沒有設置所述場氧化膜。
8.一種電路裝置的制造方法，該方法包括在電路基片的表面上形成第一絕緣膜，在該第一絕緣膜的表面上形成半導體電路，在所述第一絕緣膜的表面上形成第二絕緣膜，以便將該半導體電路與周圍隔離，在該第二絕緣膜的表面上的與所述半導體電路背離的位置上形成連接端子，用第一布線連接所述半導體電路與電阻元件的一端，用第二布線連接所述電阻元件的另一端與所述連接端子，其特征在于，在所述連接端子和所述半導體電路的中間位置的所述第二絕緣膜內部形成預定導電型的擴散層，在所述第二絕緣膜的表面上至少所述擴散層上的位置上形成第三絕緣膜，使所述電阻元件處于所述第三絕緣膜表面上的至少所述擴散層上的位置，在所述電阻元件和所述連接端子的中間位置的所述第三絕緣膜上形成通孔，通過該通孔，用第三布線連接所述第二布線和所述擴散層。
全文摘要
為了防止因浪涌電流的流入造成的電路擊穿,利用在半導體電路與連接端子的布線上插入電阻元件的結構,確實防止因電阻元件與電路基片的間隙的絕緣膜的高壓電位差造成的擊穿。利用通過絕緣膜205使電阻元件211與擴散層212對置的結構,通過用第三布線210將連接電阻元件211和連接端子207的第二布線209與擴散層212連接,使從連接端子207流入電阻元件211一端的高電壓浪涌電流也同時流入擴散層212的一端,在擴散層212和電阻元件211上不產生高壓電位差。
文檔編號H01L21/3205GK1250229SQ9912174
公開日2000年4月12日 申請日期1999年8月17日 優(yōu)先權日1998年8月17日
發(fā)明者岡本仁志 申請人:日本電氣株式會社