專利名稱：半導(dǎo)體器件和制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，特別是關(guān)于有淺溝道絕緣的半導(dǎo)體器件。
如工藝上所知，半導(dǎo)體集成電路中有源區(qū)器件一般靠電介質(zhì)進行電絕緣。一種在硅襯底上對器件絕緣的技術(shù)是在器件之間形成二氧化硅區(qū)域。一種有時被稱為局部氧化法(Locos)的技術(shù)是將暴露的硅氧化，在器件之間形成氧化區(qū)域。在另外一種所謂的淺溝道絕緣(STI)技術(shù)中，在硅暴露出來的部分形成淺溝道，然后填充一種電介質(zhì)，典型地如TEOS。在填充溝道之前，在包括側(cè)壁的溝道的表面先熱生長一薄層二氧化硅。然后在二氧化硅表面用化學(xué)氣相淀積法淀積一薄層氮化硅。接著一層TEOS被置于氮化硅之上，部分TEOS填充溝道。在使TEOS致密的過程中該結(jié)構(gòu)一般經(jīng)歷濕煺火。氮化硅層被用來阻止?jié)耢栈鹬挟a(chǎn)生的氧氣進入硅。就是說，氮化硅防止了硅溝道側(cè)壁的氧化；否則，這種氧化將會在硅中產(chǎn)生不需要的應(yīng)力和晶體位錯。TEOS的上部分被除去以露出硅與STI區(qū)的表面相鄰的部分。硅表面被氧化以形成氧化柵。接著為了待形成的MOSFET器件在氧化柵之上形成摻雜多晶硅并被光刻成柵電極。
根據(jù)本發(fā)明，提供了一種半導(dǎo)體結(jié)構(gòu)，其具有在其內(nèi)有一溝道的半導(dǎo)體襯底。電介質(zhì)被置于溝道中。阻擋襯里被置于溝道側(cè)壁表面。提供了一個場效應(yīng)晶體管，其有一源區(qū)；一漏區(qū)和一個具有在源區(qū)和漏區(qū)之間的不同長度及在溝道相對側(cè)壁之間的寬度的溝道區(qū)。一個柵電極被置于柵溝道區(qū)上面。柵電極寬度跨及溝道相對的側(cè)壁，長度在相對的側(cè)壁上面不同，溝道側(cè)壁上方的柵電極的長度大于相對側(cè)壁之間區(qū)域之上的柵電極長度。在后繼的處理過程中(即氧化或氧化物的致密)，氧化樣品可以穿過STI側(cè)部進入襯底。這可能會在硅襯底里產(chǎn)生不需要的應(yīng)力和晶體位錯。氧化硅和氮氧化硅的阻擋襯里可以阻止這種進入。這種阻擋襯里在預(yù)防這些應(yīng)力的同時，也俘獲煺火過程中產(chǎn)生的電子。就是說，電介質(zhì)材料在氧化環(huán)境中煺火以使這些電介質(zhì)材料密度增加，同時阻擋襯里防止溝道側(cè)壁氧化。但是，在器件工作的過程中，熱載流子(即電子或空穴)可以注入到STI區(qū)，在那里它們被俘獲在阻擋襯里中。這些被俘獲電子沿STI側(cè)壁引起寄生導(dǎo)電通路。即，浮獲的電子沿溝道側(cè)壁形成導(dǎo)電通路。溝道側(cè)壁沿著柵溝道。所以沿著柵溝道這些部分的俘獲電子影響了形成的MOSFET的性能。只增加?xùn)艤系赖拈L度對MOSFET的性能有不利的影響。這里，柵電極的長度只在溝道側(cè)壁的上方增加而不是沿著溝道的整個寬度增加，以減小任何在阻擋襯里中俘獲的電子的影響而不對MOSFET器件性能產(chǎn)生顯著的負面影響。
根據(jù)本發(fā)明的另一特點，襯底是硅，阻擋襯里是氮化硅或氮氧化硅。
根據(jù)本發(fā)明的另一特點，提供了一種形成一種半導(dǎo)體結(jié)構(gòu)的方法。該方法包括提供一半導(dǎo)體襯底。在該襯底上形成一溝道。在溝道的側(cè)壁上形成阻擋襯里。一種電介質(zhì)材料以淀積在阻擋襯里上的方式填入溝道。電介質(zhì)被煺火以使其密度增加。形成一場效應(yīng)晶體管，其在源區(qū)和漏區(qū)之間有一柵電極，該柵電極結(jié)構(gòu)為其長度在源區(qū)和漏區(qū)之間，寬度在溝道相對側(cè)壁之間。柵電極的長度被構(gòu)造為在相對的側(cè)壁之上的柵電極的長度大于在相對的側(cè)壁之間區(qū)域之上的柵電極長度。
與附圖一起看，本發(fā)明的其它特點連同發(fā)明本身將更容易看清楚。附圖包括

圖1A-1F是根據(jù)本發(fā)明在不同的制造階段的MOSFET的剖面土；圖2是圖1F所示的MOSFET的平面圖，在圖1F中的MOSFET的剖面圖是沿圖2中1F-1F線看的結(jié)果；圖3是圖2所示的MOSFET的剖面圖，此剖面是沿圖2中3-3線看的結(jié)果；圖4是圖2所示的MOSFET的剖面圖，此剖面是沿圖2中4-4線看的結(jié)果；圖5是圖2所示的MOSFET部分的一部分剖面的等軸圖。
參見圖1A，顯示了半導(dǎo)體塊或襯底10，此處是p型導(dǎo)電的硅。二氧化硅12被熱生長在襯底10的表面之上，此處長至在8nm范圍內(nèi)的一厚度。接著，采用低壓化學(xué)氣相淀積法(LPCVD)氮化硅層14被淀積在二氧化硅層14上至一在200nm范圍內(nèi)的厚度，如圖所示。
參見圖1B，光致抗蝕劑層16被淀積在氮化硅層14之上，并光刻構(gòu)圖，如圖所示，以在襯底10的將要形成STI的溝道區(qū)域形成窗口。于是，光致抗蝕劑層16被構(gòu)圖以提供刻蝕掩膜，如圖1B所示。接著，該結(jié)構(gòu)被施以刻蝕，此處為反應(yīng)離子刻蝕(RIE)，首先除去氮化硅層14被窗口18暴露出來的部分。接著，二氧化硅層12被露出來的、在下面的部分在此用RIE除去，露出在下面的硅襯底10的表面部分。接著，硅露出的部分被刻蝕，此處用RIE，以在硅襯底10的表面形成溝道20，如圖1C所示。溝道20有側(cè)壁51，如圖所示。然后光致抗蝕劑層16被剝離。
參見圖1D，二氧化硅薄層24，此處為13nm厚，被熱生長在溝道20的側(cè)壁部分51(圖1C)之上。接著，一阻擋材料，此處為襯里或者氮化硅層26被淀積在該結(jié)構(gòu)之上。此處，氮化硅層26是用LPVCD淀積至一大于5nm范圍的厚度。
接著，參見圖1E，一種二氧化硅電介質(zhì)材料38，此處為TEOS，被淀積在該結(jié)構(gòu)的表面，這種TEOS的一部分被淀積在溝道20內(nèi)，如圖1E所示，部分材料38，圖中沒有顯示，延伸到氮化硅層14之上。該結(jié)構(gòu)在TEOS材料38密度增加的過程中經(jīng)歷了濕煺火和氧化。氮化硅層26被用來阻止在濕煺火中產(chǎn)生的氧氣進入硅襯底10中將要形成MOSFET器件的部分，即有源區(qū)36。就是說，氮化硅層26防止氧化進入硅溝道側(cè)壁51；否則，這種進入將會在硅襯底10中產(chǎn)生不需要的應(yīng)力和晶體位錯。就是說，電介質(zhì)材料38在氧化環(huán)境中煺火以使這種淀積的電介質(zhì)材料38密度增加，而氮化硅阻止層26防止溝道20的側(cè)壁部分51氧化。但是，在器件工作期間，氮化硅襯里可能俘獲電荷(即電子或空穴)。這些被俘獲的電荷在STI側(cè)壁產(chǎn)生一寄生導(dǎo)電通路。就是說，被俘獲的電荷在溝道20的側(cè)壁51產(chǎn)生一寄生導(dǎo)電通路，給正在形成的MOSFET帶來不利的影響。正如下面將具體描述的，此處柵溝道長度只在位于溝道20的側(cè)壁部分51之上增加，而不在沿柵溝道寬度的區(qū)域之上增加，以減少任何在氮化硅襯里中被俘獲的電子的影響而不給MOSFET器件帶來任何顯著的負面影響。
圖中沒有畫出，在此TEOS材料38上部被用化學(xué)機械拋光(CMP)去掉。接著，氮化硅層14和二氧化硅層12被去掉，這里用濕法刻蝕，露出硅襯底10的表面部分。接著，參見圖1F，二氧化硅層40被熱生長進硅襯底10的表面部分，如圖所示。接著，n+型導(dǎo)電摻雜多晶硅層44被淀積在二氧化硅層44之上，如圖所示。接著，圖中沒有畫出，一導(dǎo)電層，此處為硅化鎢(WSix)，被淀積在多晶硅層44上。二氧化硅層40，摻雜多晶硅層44和導(dǎo)電層被構(gòu)圖為MOSFET54的柵電極，如圖2、3、4和5所示(就是說，此處摻雜多晶硅和硅化鎢一起為所指的柵電極50)。
MOSFET54在襯底10的有源區(qū)36有一源區(qū)(S)，在襯底10的有源區(qū)36有一漏區(qū)(D)，在襯底10的有源區(qū)36有一柵溝道區(qū)56，其在源區(qū)和漏區(qū)(S，D)之間有不同的長度(L1，L2)，寬度延伸至溝道38相對的側(cè)壁部分51之間。柵電極50被置于柵溝道區(qū)36之上并與其對準。所以，柵電極50有一延伸在溝道38相對側(cè)壁1之上的寬度和在相對側(cè)壁部分51之上不同的長度(L1，L2)，溝道20的側(cè)壁部分51之上的長度L1大于位于相對側(cè)壁部分51之間區(qū)域之上的長度L2。所以，柵溝道長度只在溝道20的側(cè)壁部分51之上增加而不在沿著柵溝道整個寬度之上增加，以減小任何在阻擋襯里中被俘獲的電子的影響而不給MOSFET器件帶來任何顯著的負面影響。
其他實施方案包括在附加權(quán)利要求的精神和范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底；置于襯底中的溝道；置于溝道中的電介質(zhì)材料；場效應(yīng)晶體管，包括源區(qū)；漏區(qū)；及有位于源區(qū)和漏區(qū)之間的寬度和延伸在溝道的相對側(cè)壁之間的不同的長度的柵溝道；位于柵溝道區(qū)之上的柵電極，此柵電極寬度延伸在溝道的相對側(cè)壁部分之上，此柵電極在相對側(cè)壁部分之上的長度大于在相對側(cè)壁部分之間區(qū)域之上的長度。
2.權(quán)利要求1中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的襯底是硅。
3.權(quán)利要求2中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的電介質(zhì)材料是TEOS。
4.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底；置于襯底中的溝道；置于溝道中的電介質(zhì)材料；置于溝道的側(cè)壁部分之上的阻擋層襯里；場效應(yīng)晶體管，包括源區(qū)；漏區(qū)；及有位于源區(qū)和漏區(qū)之間的寬度和延伸在溝道的相對側(cè)壁之間的不同長度的柵溝道；位于柵溝道區(qū)之上的柵電極，此柵電極寬度延伸在溝道的相對側(cè)壁部分之上，此柵電極在相對側(cè)壁部分之上的長度大于在相對側(cè)壁部分之間區(qū)域之上的長度。
5.權(quán)利要求4中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的襯底是硅。
6.權(quán)利要求5中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的阻擋襯里是氮化硅或者氮氧化硅。
7.權(quán)利要求6中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的電介質(zhì)材料是TEOS。
8.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供半導(dǎo)體襯底；在該襯底中形成溝道；用電介質(zhì)材料填充該溝道，此種電介質(zhì)同時被淀積在阻擋襯里之上；將電介質(zhì)材料煺火以使此電介質(zhì)材料的密度加大；形成場效應(yīng)晶體管，包括在源區(qū)和漏區(qū)之間形成柵電極，此柵電極有在源區(qū)和漏區(qū)之間形成的不同的長度和在溝道的相對的側(cè)壁部分之間延伸的寬度，其在相對側(cè)壁部分之上形成的長度大于在相對側(cè)壁之間部分之上的長度。
9.權(quán)利要求8中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的襯底是硅。
10.權(quán)利要求9中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的電介質(zhì)材料是TEOS。
11.一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括提供半導(dǎo)體襯底；在該襯底中形成溝道；在該溝道的側(cè)壁部分之上形成阻擋襯里；用電介質(zhì)材料填充該溝道，此種電介質(zhì)同時被淀積在阻擋襯里之上；將電介質(zhì)材料煺火以使此電介質(zhì)材料的密度加大；形成場效應(yīng)晶體管，包括在源區(qū)和漏區(qū)之間形成柵電極，此柵電極有在源區(qū)和漏區(qū)之間形成的不同的長度和在溝道的相對的側(cè)壁部分之間延伸的寬度，其在相對側(cè)壁部分之上形成的長度大于在相對側(cè)壁之間部分之上的長度。
12.權(quán)利要求11中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的襯底是硅。
13.權(quán)利要求12中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的襯里是氮化硅或氮氧化硅。
14.權(quán)利要求12中所述的半導(dǎo)體結(jié)構(gòu)，其內(nèi)的電介質(zhì)材料是TEOS。
全文摘要
一種具有在其內(nèi)有溝道的半導(dǎo)體襯底的半導(dǎo)體結(jié)構(gòu)。電介質(zhì)材料被置于溝道中。阻擋襯里被置于溝道的側(cè)壁部分之上。提供一場效應(yīng)晶體管,其具有:一源區(qū);一漏區(qū)和一個具有在源區(qū)和漏區(qū)之間不同的長度及在溝道相對側(cè)壁之間的寬度的溝道區(qū)。一個柵電極被置于柵溝道區(qū)上面。柵電極的寬度延伸在相對側(cè)壁部分之上,其在相對側(cè)壁部分之上的長度大于在相對側(cè)壁部分之間區(qū)域之上的長度。用電介質(zhì)材料填充溝道,電介質(zhì)材料被置于阻擋襯里之上。
文檔編號H01L21/70GK1241818SQ9910891
公開日2000年1月19日 申請日期1999年6月24日 優(yōu)先權(quán)日1998年6月24日
發(fā)明者P·帕里斯, L·利布曼, L·D·塔恩 申請人:西門子公司, 國際商業(yè)機器公司