專利名稱：具有隔離軸環(huán)的溝槽電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及器件及器件的制造，特別涉及溝槽電容器。
集成電路(ICs)或芯片采用了存儲用電荷的電容器。采用了存儲電荷的電容器的IC的一個例子是存儲器IC，例如動態(tài)隨機存取存儲(DRAM)芯片，電容器中電荷的電平(0或1)表示一個數(shù)據(jù)位。
DRAM芯片包括互連成行和列的存儲單元陣列。一般行和列的連接分別稱為字線和位線。通過激活合適的字線和位線，進行從存儲單元的讀數(shù)據(jù)或?qū)憯?shù)據(jù)到存儲單元。
一般情況下，DRAM存儲單元包括與電容器相連的晶體管。該晶體管包括被溝道隔開的兩個擴散區(qū)，溝道之上設(shè)置有柵。根據(jù)擴散區(qū)之間的電流方向，一個區(qū)稱為漏，另一區(qū)稱為源。這里涉及的擴散區(qū)可以互換地使用術(shù)語“漏”和“源”。柵耦合到字線，一個擴散區(qū)耦合到位線。另一擴散區(qū)耦合到電容器。在柵上施加合適的電壓，導(dǎo)通晶體管，使電流通過溝道在擴散區(qū)之間流動，從而形成電容器與位線間的連接。使晶體管截止通過防止電流流過溝道切斷這種連接。
存儲于電容器中的電荷由于由此產(chǎn)生的電流泄漏隨時間流失而消失。在電荷消失到中間電平(低于閾值)之前，就應(yīng)刷新節(jié)點。
對縮小器件的不斷要求便于具有更大密度和較小特征尺寸和單元面積的DRAM的設(shè)計。為了制造占較小表面的單元，要用如電容器之類地較小元件。然而，利用較小的電容器會導(dǎo)致存儲容量減小，這對存儲器件的性能和工作性會有負面影響。例如，讀出放大器需要合適的信號電平，以可靠地讀出單元中的信息。存儲電容與位線電容的比例是確定信號電平的關(guān)鍵。如果電容器變得太小，由這個比例對于提供合適的信號來說太小。另外，較小的存儲容量需要更高的刷新頻率。
一般用于DRAMs的一種類型的電容器是溝槽電容器。溝槽電容器是一種形成于襯底中的三維結(jié)構(gòu)。通過更深地腐蝕襯底可以增大溝槽電容器的體積或電容。因此，增大溝槽電容器的電容不會增大單元的表面積。
常規(guī)溝槽電容器包括腐蝕到襯底中的溝槽。這種溝槽中一般填充有n+型摻雜多晶硅，摻雜多晶硅用作電容器的一個電極(稱作存儲節(jié)點)。任選通過從摻雜劑源向包圍溝槽下部的襯底區(qū)外擴散n+型摻雜劑，形成電容器的第二電極，例如稱為“掩埋極板”。如摻砷的硅酸鹽(ASG)等n+摻雜的硅酸鹽玻璃用作摻雜劑源。提供包括氮化物的節(jié)點介質(zhì)，以隔開電容器的兩電極。
在溝槽的上部，設(shè)置介質(zhì)軸環(huán)，以防止從節(jié)點結(jié)到掩埋極板的漏電。在形成軸環(huán)前，去掉將要形成軸環(huán)處的溝槽上部的節(jié)點介質(zhì)。去掉氮化物可以防止沿軸環(huán)的垂直泄漏。
然而，去掉氮化層的上部在軸環(huán)的底部和節(jié)點介質(zhì)的上緣之間的過渡區(qū)產(chǎn)生了針孔。針孔會降低節(jié)點介質(zhì)的完整性，而且會成為從溝槽泄漏電荷的重要來源。這會減少溝槽電容器的保持時間，對性能有負面影響。
為防止針孔的形成，提供了兩步溝槽腐蝕工藝。首先，利用反應(yīng)離子腐蝕(RIE)局部腐蝕溝槽到軸環(huán)的深度。RIE對硬腐蝕掩模有選擇性。用于RIE的一般化學(xué)試劑例如包括NF3/HBr/He/O2。淀積氧化物層并腐蝕，從而在溝槽側(cè)壁上形成軸環(huán)。這種腐蝕是RIE，對于硅具有選擇性，例如利用CHF3/He/O2、CHF3/Ar、C4F8/Ar或CF4化學(xué)試劑。形成軸環(huán)后，腐蝕溝槽的其余部分。然后在軸環(huán)上和溝槽側(cè)壁的下部上形成節(jié)點介質(zhì)。這種工藝避免了去掉節(jié)點介質(zhì)上部的要求，所以避免了針孔的形成。
盡管這種兩步溝槽形成法對于防止針孔來說是有效的，但用于去掉硅的第二RIE步驟會造成對軸環(huán)的過度侵蝕。軸環(huán)的退化又造成了泄漏的發(fā)生。另外，軸環(huán)用作第二RIE溝槽腐蝕的硬腐蝕掩模，以形成其直徑等于軸環(huán)的內(nèi)圓周直徑的溝槽下部。這樣，溝槽的下部比直徑等于軸環(huán)外圓周直徑的上部小。由于這樣會減小電容器的電容，所以是不希望的。
從上述介紹可知，希望提供一種能減少電荷泄漏增大電容的溝槽電容器。
本發(fā)明涉及一種如用于存儲單元中的改良的溝槽電容器。在一個實施例中，這種溝槽電容器用于DRAM的DRAM單元或嵌入DRAM芯片。這種溝槽電容器通過在襯底中形成溝槽形成。溝槽中填充有半導(dǎo)體材料。在一個實施例中，半導(dǎo)體材料包括如多晶硅(poly)或非晶硅等硅。去掉溝槽上部的半導(dǎo)體材料，在其中形成介質(zhì)軸環(huán)。然后從溝槽底部去掉硅材料。然后，形成給軸環(huán)和溝槽底部的溝槽側(cè)壁作襯里的節(jié)點介質(zhì)。用用作溝槽電容器的電極的摻雜材料填充此溝槽。


圖1展示了常規(guī)DRAM單元。
圖2a-c展示了形成常規(guī)DRAM的單元的工藝；圖3展示了本發(fā)明一個實施例DRAM單元；圖4a-h展示了本發(fā)明一個實施例用于形成圖3的DRAM單元的工藝；圖5展示了本發(fā)明的另一實施例；圖6a-c展示了形成本發(fā)明一個實施例的另一工藝；圖7a-c展示了形成本發(fā)明一個實施例的再一工藝；及圖8展示了本發(fā)明的另一實施例。
本發(fā)明涉及如在存儲單元中的溝槽電容器。為了例示的目的，下面結(jié)合溝槽電容器DRAM單元介紹本發(fā)明。然而，本發(fā)明相當寬，可以延伸到一般的溝槽電容器單元。這種單元用于例如隨機存取存儲器(RAMs)、動態(tài)RAMs(DRAMs)、同步DRAMs(SDRAMs)、靜態(tài)RAMs(SRAMs)及只讀存儲器(ROMs)等集成電路(ICs)。其它ICs包括如可編程邏輯陣列(PLAs)等邏輯器件、專用ICs(AsICs)、合并邏輯/存儲ICs(嵌入DRAM)或任何電路器件。
一般情況下，許多ICs平行形成于例如硅晶片等半導(dǎo)體襯底上。完成處理后，切割晶片，以將ICs分離成多個分立芯片。然后將芯片封裝成最終產(chǎn)品，這些產(chǎn)品例如用于計算機系統(tǒng)、蜂窩電話、個人數(shù)字助手(PDAs)等用戶產(chǎn)品，或其它電子產(chǎn)品。為了討論方便，結(jié)合形成單個單元介紹本發(fā)明。在介紹本發(fā)明前，首先介紹常規(guī)溝槽電容器DRAM單元。
參照圖1，該圖示出了常規(guī)溝槽電容器DRAM單元100。例如，在Nesbit等人的的有自對準掩埋連接條的0.6μm2256Mb的溝槽DRAM單元(BEST)，IEDM93-627中說明了這種常規(guī)溝槽電容器DRAM單元，此處引用作為參考。一般情況下，用字線和位線互連單元列陣，以形成DRAM芯片。
DRAM單元包括形成在襯底101上的溝槽電容器160。該襯底輕摻雜有如硼(B)等p型摻雜劑(P-)。通常用重摻有如砷(As)或磷(P)等n型摻雜劑(n+)的多晶硅(多晶硅)161填充溝槽。在包圍溝槽下部的襯底中提供摻雜有例如As的掩埋極板165。As從形成于溝槽側(cè)壁上的摻雜劑源如AsG擴散到硅襯底中。多晶硅和掩埋極板用作電容器的各電極。節(jié)點介質(zhì)164隔離各電極，DRAM單元還包括晶體管110。晶體管包括柵112、擴散區(qū)113和114。由溝道隔開的擴散區(qū)是通過離子注入如磷(P)等n型摻雜劑形成的。稱作“節(jié)點結(jié)”的節(jié)點擴散區(qū)125將電容器耦合到晶體管。節(jié)點擴散區(qū)是從溝槽多晶硅通過掩埋連接條162外擴散形成的。
軸環(huán)168形成于溝槽的上部。如這里所用的，溝槽的上部涉及到包括軸環(huán)的部分，下部包括軸環(huán)以下的部分。軸環(huán)可以防止節(jié)點結(jié)到掩埋極板的漏電。由于漏電會導(dǎo)致單元保持時間的減少，提高了刷新頻率，這對性能有不良影響，所以不希望有漏電。
在襯底的表面之下，提供包括如P或As等n型摻雜劑的掩埋阱170。掩埋阱中摻雜劑的峰值濃度在大約軸環(huán)的底部。一般情況下，該阱與掩埋極板相比是輕摻雜的。掩埋阱用于連接陣列中DRAM單元的各掩埋極板。
通過在柵和位線上加合適的電壓，激活晶體管，從而存取溝槽電容器。一般情況下，柵構(gòu)成字線，擴散區(qū)113通過接觸183耦合到DRAM陣列中的位線185。位線185借層間介質(zhì)層189與擴散區(qū)隔離。
提供淺溝槽隔離(STI)180，以隔離DRAM單元與其它單元或器件。如圖所示，字線120形成于溝槽之上，并借STI與之隔離。字線120稱為“跨越字線(passingwordline)”。這種結(jié)構(gòu)稱為折合位線結(jié)構(gòu)。一種襯里(未示出)作為位線接觸的襯里，用于將之與柵隔離。
圖2a-c展示了形成溝槽電容器的兩步溝槽腐蝕工藝。參見圖2a，在襯底201的表面上形成基層疊層207。該襯底包括用于連接溝槽電容器的各掩埋極板的掩埋n阱?；鶎盈B層包括如硬掩模層206、基層停止層205和基層氧化層204等各層。利用常規(guī)的光刻技術(shù)構(gòu)圖硬掩模層，以限定將要形成溝槽的區(qū)域202。進行第一RIE，以形成深度等于軸環(huán)深度的溝槽209。
在晶片上淀積如TEOS等氧化層267，覆蓋基層疊層和溝槽的側(cè)壁。該氧化層用作軸環(huán)。進行退火，以使該氧化層致密，從而提高氧化物的質(zhì)量。
參見圖2b，去掉溝槽底部的氧化物。采用如氧化物等離子體腐蝕等RIE，去掉過多的氧化物。進行第二RIE，以形成溝槽的下部。第二RIE例如是硅等離子體腐蝕。軸環(huán)作用RIE期間的腐蝕掩模。結(jié)果，溝槽下部的寬度W2小于溝槽上部的寬度W1。由于這樣會減小溝槽電容器的電容，所以是不希望的。另外，第二RIE會侵蝕軸環(huán)的上部，造成對電容的保持時間有負面影響的泄漏。
形成了溝槽的下部后，任選形成n型掩埋極板265。掩埋極板是利用例如氣相摻雜、等離子體摻雜或離子注入形成的?；蛘?，淀積摻雜的硅酸鹽玻璃，作為溝槽側(cè)壁的襯里，提供摻雜劑在退火的推進下擴散到襯底中的摻雜劑源。例如通過用BHF的化學(xué)腐蝕去掉摻雜的硅酸鹽玻璃。
參見圖2c，在晶片上淀積節(jié)點介質(zhì)層264，作為溝槽側(cè)壁的襯里。然后用多晶硅217填充溝槽。溝槽填充工藝還用多晶硅覆蓋了晶片的表面。多晶硅重摻雜有n型摻雜劑。
繼續(xù)該工藝，形成如圖1所示的DRAM單元的其余部分。包括使多晶硅、軸環(huán)及溝槽中節(jié)點介質(zhì)凹下，并形成連接條，限定形成STI的隔離區(qū)，淀積并構(gòu)圖包括柵疊層的各層，淀積層間介質(zhì)層，開出接觸開口，形成位線。例如，在Nesbit等人的有自對準掩埋連接條的0.6μm2256Mb的溝槽DRAM單元，IEDM 93-627和El-Kareh等人的固態(tài)技術(shù)p-89中說明了這種工藝，此處引用作為參考。
根據(jù)本發(fā)明，提供一種改進的溝槽電容器。該溝槽電容器包括形成軸環(huán)上的節(jié)點介質(zhì)，避免了去掉節(jié)點介質(zhì)層上部的要求。這可以避免在軸環(huán)和介質(zhì)層的上緣的過渡區(qū)形成針孔。另外，溝槽的下部的寬度或直徑實際上至少約等于上部的寬度或直徑。因此，減少了泄漏，增大了電容。
圖3展示了根據(jù)本發(fā)明一個實施例應(yīng)用于DRAM單元300中的溝槽電容器360。如圖所示，該DRAM單元是具有掩埋連接條的合并隔離節(jié)點溝槽(MINT)單元。利用表面連接條的其它單元構(gòu)形也是可以的。例如在利用0.25微米設(shè)計規(guī)則的256兆位DRAM芯片中的溝槽的一般尺寸約為7-8微米深，溝槽開口約0.25微米乘0.50微米。
如圖所示，該溝槽電容器形成于襯底301中。襯底例如用第一導(dǎo)電類型的摻雜劑輕摻雜。在一個實施例中，襯底輕摻雜有p型摻雜劑(p-)，如B。也可以利用重摻雜p型(p+)襯底。例如可以用p+/p-外延襯底。這種襯底包括一般厚為2-3微米，摻雜劑濃度約1019cm-3的p-外延層。B的濃度約為1.5×1016cm-3。p型阱351提供陣列器件110的隔離。P阱的摻雜濃度約為5×1017cm-3-8×1017cm-3。
根據(jù)本發(fā)明，溝槽下部的寬度W2基本上等于或大于其上部的寬度W1。任選掩埋極板365包圍溝槽的下部，如圖所示，掩埋極板與溝槽的上部部分重疊。掩板板用作電容的電極，溝槽一般包括重摻雜有第二導(dǎo)電類型的摻雜劑的半導(dǎo)體320。該半導(dǎo)體材料例如是多晶硅。多晶硅例如重摻雜有如As或P等n型摻雜劑(n+)。在一個實施例中，多晶硅重摻雜有As。As的濃度約為1019-1020cm-3。
節(jié)點介質(zhì)層364隔開電容器的各電極。根據(jù)本發(fā)明，節(jié)點介質(zhì)給軸環(huán)的內(nèi)壁和溝槽下部的溝槽側(cè)壁作襯里。介質(zhì)層例如包括氮化物或氮化物/氧化物。也可采用氧化物/氮化物/氧化物或如氧化物、氮化氧化物或NONO等其它合適的介質(zhì)層或疊層。
連接電容器的掩埋極板365與DRAM陣列中其它電容器的是包括第二導(dǎo)電類型的摻雜劑的掩埋阱370。在一個實施例中，掩埋阱通過注入如As或P等n型雜質(zhì)形成。阱的濃度一般約為1×1017cm-3-1×1020cm-3。掩埋阱還可以形成有n型外延層，且連接到參考電壓。通過連接DRAM陣列中各電容器的掩埋極板與公共參考電壓，可以使介質(zhì)層中的最大電場最小，所以可以提高可靠性。在一個實施例中，參考電壓在位線下和高電壓極限之間的中間點，一般稱為VDD/2。也可以采用如地電壓等參考電壓。
在摻雜的多晶硅之上設(shè)置連接條362。摻雜劑從摻雜多晶硅361中外擴散到硅中，形成節(jié)點擴散區(qū)325或節(jié)點結(jié)，以耦合晶體管與電容器。盡管結(jié)合掩埋連接條介紹了所示的實施例，但也可以采用如表面連接條等其它類型的耦合。
軸環(huán)設(shè)置在溝槽的上部，并延伸到約掩埋極板的上部。如圖所示，軸環(huán)稍微凹到襯底表面以下，以容納掩埋連接條362。軸環(huán)包括介質(zhì)材料。在一個實施例中，首先形成熱氧化層，然后在其上淀積TEOS層。軸環(huán)防止或減少了從節(jié)點結(jié)到掩埋極板的漏電。在一個實施例中，軸環(huán)約1.2微米深，20-90nm厚。
在溝槽的上部設(shè)置STI 380，以隔離DRAM單元與陣列中的其它單元，并防止連接條形成于相鄰的電容器之間。如圖所示，STI與溝槽的一部分重疊，留下其余部分允許電流在晶體管和電容器之間流動。在一個實施例中，STI標稱重疊約溝槽寬度的一半。STI防止或減少了連接條到連接條的漏電。STI的深度約0.25微米。
晶體管310包括柵疊層312和漏/源擴散區(qū)313和314。擴散區(qū)包括n型摻雜劑，如As或P。擴散區(qū)314耦合到節(jié)點結(jié)325。柵疊層也稱為字線，包括多晶硅層315。一般情況下，多晶硅摻雜有或者n型或者p型摻雜劑。任選可以在多晶硅層上形成金屬硅化物層(未示出)，以減小柵疊層的薄層電阻。多晶硅和硅化物有時稱為“多晶硅和硅化物(polycide)”。
如圖所示，柵疊層上覆蓋用作腐蝕掩模的氮化層316，以隔離字線。或者，用側(cè)壁氧化物(未示出)和襯里317隔離字線。襯里例如包括氮化物或其它合適的材料。襯里也用作無邊界(borderless)接觸383形成期間的腐蝕停止層。無邊界接觸提供擴散區(qū)313與位線385之連接。介質(zhì)層389例如BPSG或其它介質(zhì)材料如氧化物，隔離位線與擴散區(qū)。提供襯里(未示出)以隔離接觸與柵。
跨越字線320形成于STI 380之上，跨越字線與溝槽被STI和厚帽蓋氧化物隔離。在一個實施例中，跨越位線的邊緣基本上與溝槽的側(cè)壁對準。這種構(gòu)形稱作折合位線結(jié)構(gòu)。也可以采用如開路(open)或開路折合(open folded)結(jié)構(gòu)。
如上所述，第-導(dǎo)電類型是p型，第二導(dǎo)電類型是n型。本發(fā)明還可以應(yīng)用于具有形成于n型襯底上的p型多晶硅的溝槽電容器。另外，可以用雜質(zhì)原子重摻雜或輕摻雜襯底、阱、掩埋極板和DRAM單元的其它元件，以得到所需的電特性。
盡管第一導(dǎo)電類型是p型，第二導(dǎo)電類型是n型，但也可以在n型襯底上形成帶有用p型多晶硅填充的溝槽的DRAM單元。另外，可以用雜質(zhì)原子重或輕摻雜襯底、阱、掩埋極板和DRAM單元的其它元件，以得到實現(xiàn)所需要的電特性，另外，可以采用垂直晶體管或其它類型的單元布局。
圖4a-g展示了根據(jù)本發(fā)明形成DRAM單元的工藝。參見圖4a，提供其上將制造DRAM單元的襯底401。襯底的主表面不嚴格，可以用任何合適的晶向，如(100)、(110)、或(111)。在一個例示實施例中，襯底用如B等p型摻雜劑輕摻雜(p-)。B濃度約為1-2×1016cm-3。
襯底還可以包括n型掩埋阱470。掩埋阱包括P或As摻雜劑。在一個實施例中，構(gòu)圖掩模，以限定掩埋阱區(qū)。然后在襯底的掩埋阱區(qū)中注入n型摻雜劑。掩埋阱用于隔離P阱451與襯底，還構(gòu)成電容器的掩埋極板之間的導(dǎo)電橋。注入的濃度和能量約為大于1×1013cm-3和約1.5Mev?；蛘?，通過注入，然后在襯底表面上生長外延層，從而形成掩埋阱。授予Bronner等人的美國專利5250829介紹了這種技術(shù)，這里引用作參考。
一般基層疊層407形成于襯底表面上?；鶎盈B層例如包括基層氧化層404和停止層405。停止層用作隨后工藝的拋光或腐蝕停止層，例如包括氮化物。停止層上的是硬掩模層406。硬掩模層包括TEOS。硬掩模層也可以用如BSG等其它材料。此外，可以采用抗反射涂層(ARC)，以提高光刻的分辨度。
利用常規(guī)的光刻技術(shù)構(gòu)圖硬掩模層，以限定將形成溝槽的區(qū)域。這包括淀積抗蝕層，并用所要求的圖形選擇性曝光。然后顯影抗蝕層，并根據(jù)所用的是正型還是負型抗蝕劑，去掉曝光或未曝光的部分。然后腐蝕基層疊層的暴露部分到襯底的表面。然后用反應(yīng)離子腐蝕(RIE)形成深溝槽408。
在晶片上淀積半導(dǎo)體層452，以填充溝槽。半導(dǎo)體層例如包括硅。在一個實施例中，半導(dǎo)體層包括多晶硅。也可以采用非晶硅。也可以采用在高達約1050-1100℃的溫度下具有溫度穩(wěn)定性，且可以相對于ultride或氧化物被選擇性地去掉的其它類型的材料。由于其隨后將被去除，所以多晶硅層414稱為損耗多晶硅層。一般情況下，在用多晶硅填充溝槽前，會形成自然氧化膜，作為溝槽側(cè)壁的襯里。這種氧化層一般厚約0.3-1nm。然后使多晶硅凹下到軸環(huán)的底部附近。使多晶硅凹下的步驟例如包括利用CMP、化學(xué)干法腐蝕(CDE)、或RIE平面化，以形成帶有溝槽中的多晶硅上部及基層疊層的共面的表面。進行RIE，使溝槽中的多晶硅凹下。也可以采用CDE使多晶硅凹下。最好是利用CDE或RIE一步平面化多晶硅和使多晶硅凹下。
然后在晶片上淀積介質(zhì)層467，覆蓋基層疊層和溝槽側(cè)壁。采用此介質(zhì)層形成軸環(huán)。介質(zhì)層例如包括氧化物。在一個實施例中，首先生長熱氧化物層，然后通過利用TEOS的化學(xué)汽相淀積(CVD)，如等離子增強CVD(PECVD)或低壓CVD(LPCVD)等淀積氧化層，從面形成介質(zhì)層?？梢酝ㄟ^退火使該CVD氧化層致密化。該氧化物層的厚度應(yīng)足以防止垂直漏電。該層一般厚約10-50nm?；蛘?，介質(zhì)層包括一層熱氧化物層。
在另一實施例中，介質(zhì)層由CVD氧化物形成。形成了CVD氧化物后，進行退火，以使氧化物致密。退火例如在Ar、N2、O2、H2O、N2O、NO、或NH3氣氛中進行?？梢杂萌鏞2或H2O等氧化氣氛，在CVD氧化物之下形成熱氧化物層。來自氣氛的氧通過CVD氧化物擴散，在襯底表面上形成熱氧化層。如果需要，這有利于熱氧化物的形成，不需要在淀積CVD氧化物前進行熱氧化步驟。退火一般在1000-1100℃的溫度下進行約0.5-3小時。
參見圖4b，例如利用RIE腐蝕介質(zhì)層，對軸環(huán)開口。選擇軸環(huán)開口RIE化學(xué)試劑，以便對多晶硅或氮化物選擇性地腐蝕氧化物。RIE從基層疊層的表面和開口的底部去掉介質(zhì)層。介質(zhì)層留在硅側(cè)壁上，形成軸環(huán)468。如圖所示，軸環(huán)的上部受到輕微的侵蝕，形成為錐形上部。
參見圖4c，從溝槽底部去掉損耗多晶硅層。最好是利用CDE去掉損耗多晶硅層。在暴露的溝槽側(cè)壁上一般存在著薄自然化物層。這種自然氧化物足以用作CDE腐蝕的停止層。例如利用NF3+Cl2的CDE，可以相對于氧化物具有較高選擇性地腐蝕硅或多晶硅，從而可以利用薄自然氧化層作腐蝕停止層去掉多晶硅。例如，已發(fā)現(xiàn)利用自然氧化物作腐蝕停止層，從溝槽上去掉多晶硅時，約4000∶1的選擇性是有效的。
在一個實施例中，采用利用Cl2的CDE，提高了硅或多晶硅相對氧化物的腐蝕選擇性。約12sccm的流量實際上導(dǎo)致了氧化物腐蝕速率為0，同時多晶硅的腐蝕速率為約2微米每分鐘。所以可以用自然氧化層作去掉損耗多晶硅的有效腐蝕停止層。自然氧化物的厚度一般應(yīng)為約1nm，最好是約1.5nm。
或者，通過例如利用KOH或HF∶HNO3∶CH3COOH的濕法腐蝕去掉多晶硅。然而，利用KOH會導(dǎo)致溝槽側(cè)壁上的K污染，需要另外的清洗步驟。因為RIE是各向異性的，所以也可以用RIE去掉多晶硅。RIE去掉多晶硅的合適化學(xué)試劑包括SF6。還可以用相對于氧化物或氮化物選擇性腐蝕多晶硅的其它合適化學(xué)試劑，如NF3/HBr。相對于氧化物或氮化物RIE腐蝕多晶硅的選擇性在平坦表面上約小于100∶1，但由于RIE腐蝕期間離子的運動在垂直方向占優(yōu)勢，所以在垂直表面上的選擇性提高到大于約2000∶1。由于在垂直表面上多晶硅相對于氧化物或氮化物有高選擇性，所以只對軸環(huán)的上部有侵蝕。然而，由于在襯底表面以下軸環(huán)未被侵蝕，所以這種侵蝕不成問題。
去掉多晶硅后，任選形成包括n型摻雜劑如As或P的掩埋極板465，用作第二電極。軸環(huán)用作隔離掩模，只允許軸環(huán)以下的區(qū)域被摻雜。摻雜劑的濃度約為1×1019-1020cm-3。為形成掩埋極板，采用利用PH3或AsH3的氣相摻雜、等離子摻雜或等離子浸沒離子注入(PIII)。例如，在Ransom等人的J.Electrochemical.SocVol 141，No 5(1994)pp.1378；美國專利5344381；美國專利4937205和于1998年2月申請的題為“IMPROVED TECHNIQUESFOR FORMING TRENCHCAPACITORS IN AN INTRGRATED CIRCUIT”的共同待審的美國專利申請USSN＿介紹了這些技術(shù)，這里引用作參考。也可以采用利用軸環(huán)作隔離掩模的離子注入?；蛘撸萌鏏SG等摻雜硅酸鹽玻璃作摻雜劑源形成掩埋極板。在Becker等人的Electrochmecal.Soc.Vol.136(1989)pp.3033中介紹了利用摻雜硅酸鹽玻璃作摻雜劑源，這里引用作參考。在采用摻雜硅酸鹽玻璃時，在形成了掩埋極板后去掉該層。
參見圖4d，在晶片上淀積為節(jié)點介質(zhì)層464，覆蓋基層疊層的表面和溝槽內(nèi)部。介質(zhì)層用作隔開電容器各極板的節(jié)點介質(zhì)。在一個實施例中，介質(zhì)層包括NO膜疊層。通過淀積然后再氧化的氮化物層，形成NO膜疊層。例如通過在FTP設(shè)備中的熱氮化和CVD氮化形成厚約6.5nm的氮化層。在例如約900℃的溫度下再氧化該氮化層。氮化層的再氧化一定程度上增加了氮化層的厚度。也可以采用如氧化物-氮化物-氧化物(ONO)或氧化物-氮化物-氧化物-氮化物(ONON)等其它的介質(zhì)膜疊層。另外，還可以采用薄氧化物、氮化物或氮化氧化膜。
在晶片的表面上淀積多晶硅層461，填充溝槽并覆蓋基層疊層。例如利用CVD或其它已知技術(shù)淀積多晶硅。如圖所示，該多晶硅層是保形的。用n型摻雜劑，如P或As摻雜此多晶硅。在一個實施例中，用As摻雜該層。As的濃度約為1×1019-1×1020cm-3。用摻雜有As的多晶硅填充溝槽。摻雜多晶硅用作電容順的一個電極(或節(jié)點電極)?；蛘?，該層包括非晶硅。該材料可以是現(xiàn)場摻雜或隨后摻雜的。
參見圖4e，例如通過利用如NF3/Cl2或NF3/HBr或SF6等合適的化學(xué)試劑的CDE或RIE，使多晶硅461凹下。在一個實施例中，多晶硅凹到約基層氮化層的水平。這有利于保護基層氧化物在隨后的濕法腐蝕期間不被鉆蝕。如果鉆蝕沒有問題，則可以使多晶硅凹到掩埋連接條的深度。
在圖4f中，通過例如利用DHF和HF/Glycerol的濕法腐蝕，去掉多晶硅層的殘余節(jié)點介質(zhì)層。然后通過例如利用BHF的濕法腐蝕，剝離掩模層。也可以利用CDE去掉硬掩模。在某些實施例中，在該工藝流程之前去掉硬掩模，如形成深溝槽之后。如圖所示，也使溝槽中的軸環(huán)和介質(zhì)層稍微凹下。
在一個實施例中，如圖4g所示，形成掩埋連接條462。例如利用使溝槽中的摻雜多晶硅415凹下的腐蝕進行掩埋連接條的形成。該腐蝕一般為RIE。使多晶硅凹到足以形成掩埋連接條的深度。在一個實施例中，多晶硅凹到硅表面之下約0.1微米。然后利用濕法腐蝕使軸環(huán)和節(jié)點介質(zhì)凹到摻雜多晶硅上表面下。濕法腐蝕采用BHF或其它氧化物腐蝕化學(xué)試劑。也可以采用CDE。軸環(huán)氧化物一般凹到凹下的多晶硅上部之下約50nm。該濕法腐蝕也使節(jié)點介質(zhì)凹下。然而，腐蝕使節(jié)點介質(zhì)凹下小于軸環(huán)氧化物。這造成了較小的掩埋連接條開口?？梢圆捎美缋肏F/Glycerol化學(xué)劑劑的附加氮化物腐蝕，以增大掩埋連接條開口。增大掩埋連接條開口有利于降低掩埋連接條電阻。凹槽的深度當然取決掩埋連接條的設(shè)計要求。
在襯底上淀積多晶硅層，覆蓋氮化層和溝槽上部。也可以采用非晶硅、所淀積的層是未摻雜的。平面化該層到氮化物停止層405。平面化后，溝槽中的多晶硅例如凹到襯底表面以下約0.05微米，在摻雜多晶420上留下了厚約0.10微米的掩埋連接條462。也可以采用一步RIE或CDR平面化和使該層凹下。
參見圖4h中，限定DRAM單元的有源區(qū)(AA)。在襯底表面上淀積抗反射涂層(ARC)，覆蓋氮化物停止層和連接條。ARC用于提高限定有源區(qū)(AA)的光刻工藝的分辨率。在ARC層上形成抗蝕層，用作AA腐蝕的掩模。然后利用常規(guī)光刻工藝限定有源區(qū)。然后例如利用RIE各向異性腐蝕單元的非有源區(qū)。非有源區(qū)是將形成STI 480的區(qū)域。
如圖所示，STI與溝槽的一部分重疊，切掉了部分連接條440。在隨后的退火中，摻雜劑從摻雜多晶硅通過連接條向上和向外擴散，形成擴散區(qū)425。STI的深度約為0.25微米。非有源區(qū)被腐蝕到氧化物軸環(huán)上部之下。在一個實施例中，非有源區(qū)被腐蝕到襯底表面以下約0.25微米。
腐蝕了非有源區(qū)后，去掉抗蝕層和ARC層。為確保沒有殘留的抗蝕層或ARC，進行清洗步驟。為防止氧擴散到硅和多晶硅側(cè)壁中，提供襯里(未示出)，以保護非有源區(qū)。襯里例如包括氮化物。一般在形成氮化物襯里之前，在暴露的硅上熱生長鈍化氧化物。例如利用低壓化學(xué)汽相淀積(LPCVD)形成氮化物襯里。氮化物襯里形成于襯底表面之上，覆蓋氮化層和非有源STI區(qū)。
在襯底表面上形成介質(zhì)材料，介質(zhì)材料例如包括SiO2。在一個實施例中，介質(zhì)材料是TEOS。也可以采用高密度等離子體(HDP)氧化物或其它合適的隔離材料。介質(zhì)層的厚度應(yīng)足以填充非有源區(qū)。由于介質(zhì)層一般是保形的，所以采用例如CMP等平面化技術(shù)。在Nesbit等的有自對準掩埋連接條的0.6μm2256Mb的溝槽DRAM單元，IEDM93-627中說明了這種技術(shù)，此處引用作為參考。拋光襯底表面，以便基本上平面化STI和氮化物層。
然后例如利用濕法化學(xué)腐蝕去掉基層停止層。濕法化學(xué)腐蝕對氧化物有選擇性。此時，還利用對硅有選擇性的濕法腐蝕去掉基層氧化物。去掉了基層氧化物后，在晶片的表面上形成氧化層。該氧化層稱為“柵損耗層”，用作隨后注入的掩蔽氧化物。
為了限定DRAM單元的N溝道存取晶體管410的p型阱451的區(qū)域，在氧化物層上淀積抗蝕層，并適當?shù)貥?gòu)圖，以暴露P阱區(qū)。如圖所示，在阱區(qū)中注入如硼(B)等p型摻雜劑。摻雜劑注入的深度應(yīng)足以防止穿通，并減小薄層電阻。摻發(fā)雜劑的分布設(shè)計成實現(xiàn)所要求的電特性，例如柵閾值電壓(Vt)。
此外，還形成n溝道支持電路的p阱。關(guān)于互補金屬氧化物硅(CMOS)器件的互補阱，形成n型阱(n阱)。形成n阱需要用于限定和形成n阱的另外的光刻和注入步驟。由于有p阱，設(shè)計n阱的分布，以實現(xiàn)所需的電特性。形成各阱后，去除柵損耗層。
形成用于構(gòu)成晶體管的柵的各層。這包括形成用作柵氧化物的柵氧化層415、多晶層416和帽蓋氮化層418。多晶硅層一般可以包括如WSix等金屬硅化物417，形成多晶硅和硅化物，以減小薄層電阻。然后，構(gòu)圖各柵層，以形成晶體管410的柵疊層。通常在溝槽上面形成跨越柵疊層420，并STI將柵疊層與溝槽隔離。通過注入如P或As等n型摻雜劑形成源/漏擴散區(qū)413和414。在一個實施例中，P注入到源和漏區(qū)。注入的劑量和能量選擇為使摻雜劑的分布能夠?qū)崿F(xiàn)所需要的電特性。為了改善擴散及源和漏與柵的對準，可以使用氮化物間隔層(未示出)。擴散區(qū)414連接到擴散區(qū)425，形成節(jié)點結(jié)。
在晶片表面上形成介質(zhì)層489，覆蓋柵和襯底表面。介質(zhì)層例如包括BPSG。也可以用其它介質(zhì)層，例如TEOS。如圖所示，腐蝕無邊界接觸開口483，暴露擴散區(qū)413。然后用如n+摻雜多晶硅等導(dǎo)電材料填充接觸開口，于其中形成接觸栓塞。代表位線的金屬層485形成于介質(zhì)層上，以通過接觸栓塞與源接觸。
圖5展示了本發(fā)明的另一實施例。如圖所示，溝槽電容器下部的寬度W2或直徑大于上部的W1。增大W2增大了電容器的電容。為實現(xiàn)這種結(jié)構(gòu)，通過例如利用NF3/Cl2化學(xué)試劑的CDE，如圖4b所示，去掉損耗多晶硅層。也可以采用選擇性腐蝕硅的其它化學(xué)試劑。除此之外，還可以采用利用SF6、NF3/HBr的RIE或利用KOH化學(xué)試劑的濕法腐蝕。例如利用CDE腐蝕擴展溝槽的底部。例如在T.Ozaki等人的“0.28μm2Trench Cell Technologies with Bottle-shaped Capacitor for1 Gigabit DRAMs”介紹了溝槽的擴展技術(shù)，這里引用作參考。選擇CDE腐蝕的腐蝕劑，以便也去掉溝槽側(cè)壁上的薄自然氧化膜。可以通過減小Cl2的流量，以降低對氧化物的腐蝕選擇性實現(xiàn)，或通過改變化學(xué)試劑實現(xiàn)。
計時濕法腐蝕或CDE，以去掉損耗多晶硅層，同時限制擴展延伸到或與相鄰溝槽接觸。溝槽底部的擴展小于相鄰溝槽間最小間隔的約50％，最好是小于相鄰溝槽間最小間隔的約20-30％。由于相鄰溝槽間的最小間隔一般等于約最小基礎(chǔ)規(guī)則(groundrule)(GR)，擴展應(yīng)限制到小于GR的50％。例如這將提供瓶形溝槽，其下部直徑小于2GR。最好是，溝槽擴展約GR的20-40％。
去掉了損耗多晶硅層和腐蝕停止層后，可以任選形成掩埋極板?？梢圆捎眯纬裳诼駱O板的不同技術(shù)，例如用如AsH3或PH3在約1000-1100℃的氣相摻雜，As或P的離子注入、等離子浸沒離子注入。然后淀積摻雜多晶硅，形成節(jié)點電極。摻雜的多晶硅由于填充了溝槽的下部在其中構(gòu)成空洞572。由于空洞位于溝槽的下部，不會對隨后的處理或器件功能有負面影響。還可以采用增大溝槽電容的其它技術(shù)，例如，在溝槽中形成半圓形硅晶粒(HSG)，或在節(jié)點介質(zhì)淀積前，將溝槽側(cè)壁弄粗糙。
圖6a-c展示了本發(fā)明形成DRAM單元的另一工藝的一部分。參見圖6a，提供襯底601。如圖所示，襯底包括n型掩埋阱670。在襯底的表面上形成基層疊層407，該層例如包括基層氧化層404、拋光停止層405、和硬掩模層406。構(gòu)圖基層疊層，以限定溝槽區(qū)602，并利用RIE在其中形成深溝槽608。
形成溝槽后，在溝槽側(cè)壁上淀積腐蝕停止層676。如果溝槽側(cè)壁上的自然氧化層太薄(約小于1nm)，不足以用作腐蝕停止層時，該腐蝕停止層特別有用，腐蝕停止層覆蓋基層疊，并給溝槽側(cè)壁作襯里。在一個實施例中，腐蝕停止層包括可以相對于其選擇性地去掉多晶硅的材料。腐蝕停止層的厚度足以從溝槽去掉隨后淀積的損耗材料615，而不會擴展側(cè)壁，避免瓶形溝槽。所需要的實際厚度根據(jù)去掉損耗多晶硅所用的腐蝕的工藝條件最佳化。該層的厚度一般為1-20nm，最好是約1-5nm。
在一個實施例中，腐蝕停止層包括介質(zhì)材料，如利用如熱生長或CVD等不同技術(shù)形成的氧化物、氮化物或氧氮化物。腐蝕停止層最好是包括氧化。采用氧化物有利于避免在形成軸環(huán)之前去除上部或在去掉損耗多晶硅之后去除下部的需要。
在晶片上淀積損耗多晶硅652，填充溝槽608。使損耗多晶硅凹下，從溝槽的上部去除之。多晶硅凹以大約軸環(huán)的底部。任選例如利用包括DHF化學(xué)試劑的濕法腐蝕去掉溝槽上部暴露部分的腐蝕停止層。然后形成軸環(huán)667，覆蓋溝槽側(cè)壁的上部和損耗多晶硅的上部。用作軸環(huán)氧化物的介質(zhì)層一般包括CVD氧化物下的薄熱氧化物?？梢匀芜x進行退火，以使軸環(huán)層致密?；蛘?，通過淀積CVD氧化物，并在氧化氣氛中使之致密，從而形成軸環(huán)氧化物。這有利于在溝槽/CVD氧化物界面形成熱氧化層，以提高軸環(huán)的可靠性。
參見圖6b，利用RIE腐蝕軸環(huán)層，以形成軸環(huán)668。然后用RIE或CDE去掉損耗多晶硅651。也可以用濕法腐蝕去掉損耗材料。氧化物腐蝕停止層用于防止去除損耗多晶硅期間腐蝕擴展到溝槽側(cè)壁，參見圖6c，然后去掉氧化物腐蝕停止層。然后利用先前討論過的技術(shù)形成掩埋極板665。在晶片上淀積介質(zhì)層664，覆蓋軸環(huán)和溝槽下部的溝槽側(cè)壁，介質(zhì)層用作溝槽電容器的節(jié)點介質(zhì)。然后淀積摻雜多晶硅層661，填充溝槽。如圖4d-h所示，繼續(xù)進行形成溝槽電容器和存儲單元的工藝。
圖7a-c展示了本發(fā)明的另一實施例。如圖所示，在襯底的表面上形成基層疊層407，該層例如包括基層氧化層704、停止層705、和硬掩模層706。構(gòu)圖基層疊層，以限定溝槽區(qū)。進行RIE，在溝槽區(qū)形成深溝槽708。還在襯底中提供n型掩埋阱770。
形成溝槽后，剝離硬掩模層，在襯底表面上留下基層停止層705和基層氧化物704。形成腐蝕停止層776，以用作從溝槽去掉損耗多晶硅752的腐蝕停止層，形成腐蝕停止層后，淀積損耗多晶硅層，填充溝槽。使損耗多晶硅層凹下到所要求的深度，到大約軸環(huán)的底部。例如利用濕法DHF腐蝕或CDE，去掉腐蝕停止層的暴露部分。去除腐蝕停止層的暴露部分，還可以去掉DT RIE損傷和污染，提高了隨后形成的軸環(huán)的可靠性。然后淀積介質(zhì)層767，覆蓋溝槽的表面和側(cè)壁。用介質(zhì)層形成軸環(huán)。進行退火，使介質(zhì)層致密?；蛘?，淀積CVD氧化物，并在氧化氣氛中退火，以使CVD氧化物致密，并在一個熱處理步驟中，在CVD氧化物之下形成熱氧化物。
參見圖7b，進行RIE，形成軸環(huán)768。RIE后，去掉損耗多晶硅層和腐蝕停止層，參見圖7c，利用已介紹的技術(shù)形成掩埋極板765。形成節(jié)點介質(zhì)764。然后用n型摻雜的多晶硅填充溝槽。此時，如圖4e-h所示繼續(xù)進行該工藝。
參見圖8，該圖展示了本發(fā)明另一實施例的DRAM單元。如圖所示，DRAM單元包括耦合到晶體管810的溝槽電容器860。除包圍溝槽下部的掩埋極板外，溝槽電容器860與圖3所示的溝槽電容器類似。形成沒有掩埋極板的電容器采用與圖4、6和7所介紹的類似工藝流程。然而，跳過例如圖4c、6c和7c所示的形成掩埋極板的步驟。這意味著，去掉損耗多晶硅后，淀積節(jié)點介質(zhì)層，代替形成掩埋極板。
在使用腐蝕停止層防止溝槽下部擴展的各實施例中，在去掉損耗多硅和腐蝕停止層后，形成節(jié)點介質(zhì)。此外，還可以跳過形成掩埋極板的工藝，形成圖5所示的瓶形溝槽電容器，不形成掩埋極板。例如去掉了損耗多晶硅和使溝槽下部擴展后，形成節(jié)點介質(zhì)。
盡管結(jié)合不同實施例具體展示和介紹了本發(fā)明，但所屬領(lǐng)域的技術(shù)人員應(yīng)認識到，在不脫離本發(fā)明范圍的情況下，可以對發(fā)明做出改形和改變、因此，本發(fā)明的范圍不能結(jié)合上述說明限定，而是參考所附權(quán)利要求書及其等效物的所有范圍限定。
權(quán)利要求
1·一種制造溝槽電容器的方法，包括在襯底中形成溝槽；在溝槽下部提供半導(dǎo)體材料；在溝槽上部所說半導(dǎo)體材料上形成介質(zhì)軸環(huán)；從溝槽底部去掉半導(dǎo)體材料；形成節(jié)點介質(zhì)，給軸環(huán)和溝槽底部的溝槽側(cè)壁作襯里；及用摻雜半導(dǎo)體材料填充溝槽，所說材料用作溝槽電容器的電極，其中溝槽下部的直徑實際上至少等于約溝槽上部的直徑。
全文摘要
通過提供給軸環(huán)和溝槽底部的側(cè)壁作襯里的節(jié)點介質(zhì),得到改進的溝槽電容器。另外,該溝槽電容器下部的直徑基本等于或大于上部的直徑。
文檔編號H01L27/108GK1240303SQ99105969
公開日2000年1月5日 申請日期1999年4月1日 優(yōu)先權(quán)日1998年4月6日
發(fā)明者M·施雷姆斯 申請人:西門子公司