專利名稱：具有新布圖的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及動態(tài)隨機存取存儲器(DRAM)的布圖。
對于由一晶體管和一電容所構(gòu)成每一存儲單元的常規(guī)動態(tài)隨機存取存儲器(DRAM)，一種用于將信息存儲單元的阱與用于專門元件為外圍電路的專門信息元件的阱隔離的技術(shù)已經(jīng)被提出，用以抑制來自外圍電路區(qū)的噪聲保護存貯單元區(qū)。按照這種技術(shù)，一種稱之為三阱結(jié)構(gòu)已經(jīng)被使用，如

圖1和圖2顯示了這種結(jié)構(gòu)的實例，該結(jié)構(gòu)在1989年2月由秀蘇富士(SyusoFuji)等人在國際固態(tài)電路會議技術(shù)論文摘要的第248-249頁中公開，圖1為該結(jié)構(gòu)的平面圖，圖2是在圖1中沿II—II線方向的截面圖。多個P型隔離阱303在N型基片301中形成，存儲單元陣列311及讀出放大器312的一N型金屬氧化物半導(dǎo)體(NMOS)器件313形成在每一P型阱303中。另外，讀出放大器312的P型重金屬氧化物半導(dǎo)體器件(PMOS)314及電源VCC的外圍P型金屬氧化物半導(dǎo)體單元315是在N型基片301上形成。P型阱305和306是在N型基片301上形成，在P型阱306中形成一N型阱307以構(gòu)成三阱、電源VBOOT的PMOS元器件316是在該三阱中形成。NMOS元件317作為外圍電路是在P型阱305中形成，用這種結(jié)構(gòu)，在P型阱303中形成的存儲單元陣列311，讀出放大器312，及外圍電路彼此是電隔離的。
圖3顯示另一結(jié)構(gòu)的平面圖，圖4為圖3中沿線IV—IV方向的剖視圖，如圖3和圖4所示，一深的N型阱402是在一P型基片401的預(yù)先確定的區(qū)域內(nèi)形成的，以及一P型阱403是在N型阱402上形成，另外P型阱403的外圍是由達(dá)到深層的N型阱402的一N型阱404圍繞N型阱402以使P型阱403同P型基片401隔離。構(gòu)成一單元陣列的存儲單元陣列411以及讀出放大器412的N型金屬氧化物半導(dǎo)體元器件413是在P型阱403中形成。另外，N型阱404A是在一部分P型阱403中形成，一讀出放大器412的PMOS元件414是在N型阱404A中形成的。而NMOS單元417則是直接在該部分P型基片401上形成，該部分是處在N型阱404附近。電源VCC的PMOS元件415以及電源VBOOT的PMOS元件416分別在N型阱405和406中形成。在該結(jié)構(gòu)中，存儲單元陣列411，讀出放大器412以及外圍電路彼此通過N型阱404相隔離。
常規(guī)的這些結(jié)構(gòu)，圖1和圖2所示的結(jié)構(gòu)需要一個三阱結(jié)構(gòu)來形成電源VBOOT的PMOS元件316隔離P型阱306的面積與所形成元件面積比較是較大的，這就給在實現(xiàn)一高集成度中提出一問題，在圖3和圖4的結(jié)構(gòu)中，用于構(gòu)成讀出放大器412的PMOS單元414的N型阱404A在P型阱403中形成之后，在N型阱404A附近形成N型阱404以將P型阱403與基片401隔離。除了在二個N型阱404A和404之間所要求的距離外，該結(jié)構(gòu)要求有與用于N型阱404A形成區(qū)相對應(yīng)的一額外的面積，因此，在實現(xiàn)高集成度中便產(chǎn)生了問題。
本發(fā)明使得已有技術(shù)的上述問題獲得解決，以及它的目的在于提供一種具有新的布設(shè)圖案的半導(dǎo)體存儲器，該半導(dǎo)體存儲器件減少了在三阱結(jié)構(gòu)中隔離阱所占據(jù)的面積，并能實現(xiàn)高集成度。
為了達(dá)到上述目的，按照本發(fā)明的第一方面，提供有一半導(dǎo)體存儲器，它在第一導(dǎo)電型的半導(dǎo)體基片中形成一第二導(dǎo)電型的深阱，在深阱上形成有第一導(dǎo)電型的單元陣列阱，以及在單元陣列阱周圍形成第二導(dǎo)電型隔離阱以達(dá)到深阱以至與單元陣列阱結(jié)合，因此，隔離單元陣列阱通過隔離阱與半導(dǎo)體基片隔離，其中在隔離阱中形成用于驅(qū)動單元陣列的電路元件。
按照本發(fā)明的第二方面、在第一方面中，在單元陣列阱中形成存儲單元和讀出放大器電路的第二導(dǎo)電溝道型元件，以及在隔離阱中形成讀出放大器電路的一第一導(dǎo)電溝道型元件。
按照本發(fā)明的第三方面，在第一方面中，在單元陣列阱中形成一存儲單元，在隔離阱中形成讀出放大器電路的第一導(dǎo)電溝道型元件，以及在半導(dǎo)體基片一區(qū)域中形成讀出放大器電路的第二導(dǎo)電溝道型元件，該區(qū)域是位于隔離阱的外面。
按照本發(fā)明的第四方面，在第一方面中，至少另一第二導(dǎo)電型阱是在半導(dǎo)體基片一區(qū)域中形成，該區(qū)域是位于隔離阱外面，而在該阱內(nèi)形成外圍電路的一第一導(dǎo)電型溝道型元件，以及是在半導(dǎo)體基片的一區(qū)域內(nèi)形成外圍電路的第二導(dǎo)電溝道型元件，該區(qū)域是接近于另一個阱。
按照本發(fā)明所具有的上述各方面，由于構(gòu)成讀出放大器電路的一些元件是在隔離阱中形成，該隔離阱是形成以將用于形成存儲單元的阱與半導(dǎo)體基片隔離，隔離阱可以有效地用作電路的一部分。在本發(fā)明中，即使在三阱結(jié)構(gòu)中單元陣列區(qū)與半導(dǎo)體基片隔離，芯片尺寸的增大也能減到最小限度，并能實現(xiàn)高集成度的半導(dǎo)體存儲器件。
本發(fā)明的上述和許多其他優(yōu)點、特征和目的，結(jié)合本發(fā)明的附圖和對最佳實施例的詳細(xì)描述將對熟悉本專業(yè)的技藝人員來說更加清楚。
圖1為常規(guī)器件布設(shè)的平面圖。
圖2為圖1中沿II—II線方向的截面圖。
圖3為另一常規(guī)器件的平面圖。
圖4為圖3中沿IV—IV線方向的截面圖。
圖5為本發(fā)明第一實施例布設(shè)的平面圖。
圖6為圖5中沿VI—VI線方向的截面圖。
圖7為本發(fā)明第二實施例布設(shè)的平面圖。
圖8為圖7中沿VIII—VIII線方向的截面圖。
本發(fā)明的幾個較佳實施例將結(jié)合附圖描述如下，圖5和圖6分別是本發(fā)明的第一實施例平面圖和沿其IV—IV線方向的截面圖。參閱圖5和圖6，一深的N型阱102是在半導(dǎo)體基片101的一單元陣列形成區(qū)形成。一P型阱103是在該深N型阱102中形成，另外，到達(dá)深N型阱102的一N型隔離阱104沿P型阱103的周圍形成。P型阱103和半導(dǎo)體基片101通過N型隔離阱104彼此相隔離。一存儲單元111和讀出放大器112是在P型阱103中形成。讀出放大器112是由一NMOS觸發(fā)電路諸如NMOS轉(zhuǎn)換門或基片選擇門組成的NMOS元件113以及PMOS的觸發(fā)電路所形成的PMOS元件114所構(gòu)成。這些元件中PMOS元件114是在沿P型隔離阱103周圍形成的N型隔離阱104中形成的。NMOS元件113是在P型阱103的一部分中形成，該部分是接近于N型隔離阱104。
N型阱105、106是在半導(dǎo)體基片101的鄰近隔離N型阱104的該區(qū)域中形成的。作為電源VCC的外圍電路的PMOS元件115是在N型阱105中形成的。電源VBOOT的PMOS元件116是在N型阱106中形成的。作為外圍電路的一NMOS元件117是直接在半導(dǎo)體基片101上形成的。
因此，在本實施例中，NMOS元件113和PMOS元件114構(gòu)成讀出放大器112并連接于存儲單元，PMOS元件114是在用于P型阱103隔離半導(dǎo)體基片101的N型阱104中形成的?；谶@種原因，隔離N型阱104也能用來作為一元件區(qū)。用這種結(jié)構(gòu)，隔離N型阱104能被有效地使用。用該N型阱104，在半導(dǎo)體基片101上浪費面積的問題能得到解決。所以元件的集成度能被增加。
下面將描述本發(fā)明的第二實施例。其中圖7和圖8是本發(fā)明第二實施例的平面圖和沿VIII—VIII線方向的截面圖。參閱圖7和圖8，這些深的N型阱202是在一P型半導(dǎo)體基片201的單元陣列形成區(qū)的多個部分中形成的，以及多個P型阱203是在多個N型阱202中形成的。到達(dá)深的N型阱202的隔離N型阱204是沿P型阱203周圍形成的。P型阱203通過隔離N型阱204與半導(dǎo)體基片201隔離。在本實施例中，每一P型阱203是用對應(yīng)的一個隔離N型阱204來隔離的。存儲單元211是在每一P型阱203中形成。
讀出放大器212是在N型隔離阱204和半導(dǎo)體基片201的外圍區(qū)之上形成的。該讀出放大器212是由一NMOS轉(zhuǎn)換門、一NMOS基片選擇門、一NMOS觸發(fā)器或者其類似元件制成的一NMOS元件213和二個由靠近NMOS元件213和PMOS觸發(fā)器形成的PMOS元件214組成的。PMOS元件214是在N型隔離阱204中形成的。NMOS元件213是在半導(dǎo)體基片201的一區(qū)域形成的，該區(qū)域接近于N型阱204。
正如在第一實施例中那樣，N型阱205和206是在半導(dǎo)體基片201的靠近于PMOS元件214的一區(qū)域中形成的。作為電源VCC的外圍電路的PMOS元件215是在N型阱205中形成，而電源VBOOT的PMOS元件216是在N型阱206中形成。另外，作為外圍電路的NMOS元件217直接在半導(dǎo)體基片201的靠近于NMOS元件213的區(qū)域上形成。
還有在第二實施例中，因為PMOS元件214是在隔離的N型阱204中形成以將P型阱203與半導(dǎo)體基片201隔離，所以隔離N型阱204能有效地被使用。因此，能實現(xiàn)高集成度。另外，在本實施例中，由于NMOS元件203是在半導(dǎo)體基片201上形成的，所以P型阱203的整個區(qū)域能構(gòu)成為一存儲單元。因此，這種結(jié)構(gòu)在增加半導(dǎo)體存儲器件的存儲單元容量方面是有效的。
權(quán)利要求
1.一種布局的半導(dǎo)體存儲器件，其特征在于它包含有在第一導(dǎo)電型的半導(dǎo)體基片中形成有第二導(dǎo)電型的一深阱，在所說的深阱上形成的第一導(dǎo)電型的單元陣列阱，和在所說的單元陣列阱周圍形成并到達(dá)所說的深阱以致于與所說的單元陣列阱結(jié)合的第二導(dǎo)電型的隔離阱，因此，單元陣列阱通過所說的隔離阱與所說的半導(dǎo)體基片隔離，其中在所說的隔離阱中形成用于驅(qū)動所說的單元陣列的一電路元件。
2.按照權(quán)利要求書1所說的半導(dǎo)體存儲器件，其特征在于在所說的單元陣列阱中形成一存儲單元和一讀出放大器電路的第二導(dǎo)電溝道型元件。以及在訴說的隔離阱中形成所說的讀出放大器電路的一第一導(dǎo)電溝道型元件。
3.按照權(quán)利要求1所說的半導(dǎo)體存儲器件，其特征在于在所述單元陣列阱中形成一存儲單元，在所說的隔離阱中形成讀出放大器電路的一第一導(dǎo)電溝道型元件，以及在所說的半導(dǎo)體基片位于所說隔離阱的外面的一區(qū)域中形成讀出放大器電路的一第二導(dǎo)電溝道型元件。
4.按照權(quán)利要求1所說的半導(dǎo)體存儲器件，其特征在于至少另一個第二導(dǎo)電型阱是在所說的半導(dǎo)體基片的位于所說隔離阱的外面的區(qū)域中形成的，在所說的阱中形成外圍電路的一第一導(dǎo)電溝道型元件，以及在所說的半導(dǎo)體基片靠近于所說的另一個阱區(qū)域形成外圍電路元件的一第二導(dǎo)電溝道型元件。
全文摘要
一種布局的半導(dǎo)體存儲器件,其具有在第一導(dǎo)電型的半導(dǎo)體基片中形成的在第二導(dǎo)電型深阱,在所說的深阱中形成的一第一導(dǎo)電型的單元陣列阱,以及在所說的單元陣列阱周圍形成并到達(dá)所說的深阱,以致于結(jié)合所說的單元陣列阱一第二導(dǎo)電型的隔離阱,因此,所說的單元陣列阱通過所說的隔離阱與半導(dǎo)體基片隔離,其中在隔離阱中形成用于驅(qū)動所說單元陣列的電路元件。
文檔編號H01L21/761GK1188331SQ9810001
公開日1998年7月22日 申請日期1998年1月8日 優(yōu)先權(quán)日1997年1月13日
發(fā)明者佐伯貴範(fàn) 申請人:日本電氣株式會社