專利名稱：形成半導(dǎo)體器件的場(chǎng)區(qū)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種形成半導(dǎo)體器件的場(chǎng)區(qū)的方法，特別涉及一種利用適用于一千兆DRAM規(guī)?；蚋笠?guī)模的半導(dǎo)體器件的STI(淺槽隔離)結(jié)構(gòu)形成場(chǎng)區(qū)的方法。
現(xiàn)已提出來的使場(chǎng)區(qū)和半導(dǎo)體形成區(qū)即有源區(qū)最小化的隔離技術(shù)是高集成度半導(dǎo)體器件的最重要技術(shù)中的一種。通常使用LOCOS(局部硅氧化)工藝形成半導(dǎo)體器件的場(chǎng)區(qū)。形成場(chǎng)區(qū)的LOCOS工藝步驟簡(jiǎn)單，且具有極好地重復(fù)性。所以一般用于批量生產(chǎn)中。在用LOCOS工藝形成場(chǎng)區(qū)時(shí)，在延伸至有源區(qū)的場(chǎng)氧化層的邊緣部分會(huì)產(chǎn)生鳥嘴。眾所周知，由于鳥嘴的緣故，減小了有源區(qū)，所以LOCOS不適于應(yīng)用到64兆位DRAM器件規(guī)?；蚋笠?guī)模器件。
因此，已有一種先進(jìn)的LOCOS工藝被提出來，該工藝可以在利用常規(guī)LOCOS工藝形成場(chǎng)區(qū)時(shí)，防止產(chǎn)生鳥嘴或除去產(chǎn)生的鳥嘴，減小場(chǎng)區(qū)，增大有源區(qū)，所以適用于64兆位DRAM器件或256兆位DRAM器件的制造工藝。然而，該先進(jìn)的LOCOS工藝在制造單元區(qū)必須為0.2μm2或更小面積的千兆位DRAM器件時(shí)存在一些問題。其一是場(chǎng)區(qū)的位置較大。另一個(gè)問題是由先進(jìn)的LOCOS工藝形成的場(chǎng)氧化層形成于硅襯底上，這樣便減小了鄰近場(chǎng)氧化層的硅襯底的濃度，所以會(huì)產(chǎn)生漏電流。因此，由于利用先進(jìn)的LOCOS工藝會(huì)使場(chǎng)區(qū)的特性劣化，所以有人建議了一種形成千兆位DRAM器件的場(chǎng)區(qū)的STI(淺槽隔離)結(jié)構(gòu)。
下面將參照各


本發(fā)明利用通常發(fā)明的STI結(jié)構(gòu)形成半導(dǎo)體器件的場(chǎng)區(qū)的方法。
圖1a-1f是表示形成半導(dǎo)體器件的場(chǎng)區(qū)的常規(guī)方法的剖面圖。
參見圖1a，在半導(dǎo)體襯底1上形成氧化墊層2。
參見圖1b，然后，在氧化墊層2上淀積氮化層3。
參見圖1c，接著，在淀積了氮化層3后，在氮化層3上涂敷光致抗蝕劑層4，并構(gòu)圖，以確定場(chǎng)區(qū)的位置。
參見圖1d，用已構(gòu)圖的光致抗蝕劑層4作掩模，為了暴露場(chǎng)區(qū)位置處的半導(dǎo)體襯底1，選擇刻蝕氮化層3和氧化墊層2。
參見圖1e，腐蝕半導(dǎo)體襯底1的暴露區(qū)預(yù)定深度，形成槽5。
參見圖1f，然后，除去光致抗蝕劑層4，并用CVD(化學(xué)汽相淀積)氧化層填充槽5。在這種情況下，CVD氧化層作為隔離各形成半導(dǎo)體器件的有源區(qū)的場(chǎng)氧化層6。然后，除去氮化層3和氧化墊層2，形成場(chǎng)區(qū)。
考慮到根據(jù)常規(guī)方法應(yīng)用于半導(dǎo)體器件的場(chǎng)區(qū)的STI結(jié)構(gòu)，為了器件的高集成度，采用光刻技術(shù)在半導(dǎo)體襯底中形成槽，槽中填充CVD氧化層，并形成半導(dǎo)體器件的場(chǎng)區(qū)。然而，按形成場(chǎng)區(qū)的常規(guī)方法，會(huì)發(fā)生微負(fù)載效應(yīng)(microloading effect)，即晶片邊緣部分的腐蝕量不同于晶片中心部分的腐蝕量，很難精確地調(diào)節(jié)器件密集地形成于其上的單元部分的腐蝕量，和外圍電路部分的腐蝕量。結(jié)果，既使改變腐蝕速率，也很難準(zhǔn)確地調(diào)節(jié)晶片的邊緣部分和中心部分的深度，或單元部分和外圍電路部分的深度，所以場(chǎng)區(qū)的可靠性變差。
因此，本發(fā)明提出了一種利用適用于一千兆DRAM規(guī)?；蚋笠?guī)模的半導(dǎo)體器件的STI(淺槽隔離)結(jié)構(gòu)形成場(chǎng)區(qū)的方法。
本發(fā)明的目的是提供一種形成場(chǎng)區(qū)的方法，其中，在半導(dǎo)體襯底上形成槽之前，離子注入，然后，準(zhǔn)確地腐蝕出預(yù)定深度的槽。
下面的說明將清楚地顯示出本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)，其中一部分通過下面的說明顯現(xiàn)出來，或通過實(shí)施本發(fā)明了解到。由以下的書面說明和權(quán)利要求書以及附圖所特別指出的結(jié)構(gòu)可以實(shí)現(xiàn)本發(fā)明的目的，并獲得其它優(yōu)點(diǎn)。
為了實(shí)現(xiàn)本發(fā)明的這些和其它優(yōu)點(diǎn)，根據(jù)本發(fā)明的目的，正如所概括和所概要說明的那樣，根據(jù)本發(fā)明的形成半導(dǎo)體器件的場(chǎng)區(qū)的方法包括下列步驟提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成第一絕緣層，然后形成第二絕緣層；局部除去場(chǎng)區(qū)位置的第二絕緣層；以預(yù)定深度把雜質(zhì)離子注入到場(chǎng)區(qū)的半導(dǎo)體襯底中；局部腐蝕第一絕緣膜和場(chǎng)區(qū)位置的半導(dǎo)體襯底，形成槽；在槽內(nèi)局部形成第三絕緣層，以構(gòu)成隔離絕緣層。
應(yīng)該理解，上述一般性的說明和下述詳細(xì)說明皆是說明性和解釋性的，對(duì)本發(fā)明的進(jìn)一步解釋如權(quán)利要求書所述。
通過結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例的詳細(xì)說明，可以更清楚本發(fā)明的上述目的和其它優(yōu)點(diǎn)，其中
圖1a-1f是表示形成半導(dǎo)體器件的場(chǎng)區(qū)的常規(guī)方法的剖面圖；圖2a-2g是根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成半導(dǎo)體器件的場(chǎng)區(qū)的方法的剖面圖。
下面參照各附圖中所示的實(shí)例詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。
下面將參照各

根據(jù)本發(fā)明形成半導(dǎo)體器件的場(chǎng)區(qū)的方法。
圖2a-2g是根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成半導(dǎo)體器件的場(chǎng)區(qū)的方法的剖面圖。
參見圖2a，首先，在半導(dǎo)體襯底上形成用作第一絕緣層的氧化墊層11，該區(qū)被分成兩種區(qū)，即，場(chǎng)區(qū)F和有源區(qū)A。
第二，在半導(dǎo)體襯底上沉積用作第二絕緣層的氮化層12，如圖2b所示。
然后，在氮化層12上涂敷光致抗蝕劑層13，再局部除去場(chǎng)區(qū)F上的光致抗蝕劑層13，如圖2c所示。
接著，利用已構(gòu)圖的光致抗蝕劑層13作掩模，局部除去氮化層12，暴露場(chǎng)區(qū)F上的氧化墊層11，如圖2d所示。
參見圖2e，以預(yù)定深度，把雜質(zhì)離子注入到半導(dǎo)體襯底10的場(chǎng)區(qū)F。在這種情況下，雜質(zhì)離子必須注入不小于0.4μm的深度。而且，最好用原子量較大的雜質(zhì)離子。最好是采用As、In和Sb中的一種。此時(shí)，單晶半導(dǎo)體襯底10的晶格結(jié)構(gòu)因離子注入而受到一定程序的損傷，因而變疏松。此時(shí)，損傷的半導(dǎo)體襯底的密度達(dá)到極限值，受損傷的半導(dǎo)體襯底變成粘附性很差的非晶結(jié)構(gòu)。
而且，雖然雜質(zhì)離子注入后，對(duì)半導(dǎo)體襯底進(jìn)行了退火，以恢復(fù)半導(dǎo)體襯底的受損傷區(qū)，但對(duì)已注入雜質(zhì)離子處的半導(dǎo)體襯底的腐蝕速率仍與沒注入雜質(zhì)離子的半導(dǎo)體襯底的腐蝕速率不同。
參見圖2f，利用光致抗蝕劑13作掩模，對(duì)氧化墊層11和半導(dǎo)體襯底10皆腐蝕預(yù)定深度。在這種情況下，對(duì)它們的腐蝕深度必須不小于0.4μm。而且，必須將它們腐蝕至雜質(zhì)離子注入的深度。在這種情況下，最好采用干法腐蝕工藝。
最后，除去其余的光致抗蝕劑層13，利用CVD工藝，在槽中局部形成用作第三絕緣層的CVD氧化層，從而形成場(chǎng)氧化層15，如圖2g所示。除去氮化層12和氧化墊層11，由此完成形成場(chǎng)區(qū)的工藝步驟。
按本發(fā)明形成半導(dǎo)體器件場(chǎng)區(qū)的方法，在半導(dǎo)體襯底的場(chǎng)區(qū)中形成槽之前，先將原子量較重(大)的雜質(zhì)離子(As、In或Sb)注入其中，以便使半導(dǎo)體襯底的晶格結(jié)構(gòu)疏松。最后采用干法腐蝕工藝形成槽。也就是說，將離子擴(kuò)散動(dòng)量較小且損傷半導(dǎo)體寸底較重的雜質(zhì)離子注入半導(dǎo)體襯底中，從而使半導(dǎo)體襯底單晶結(jié)構(gòu)疏松或變成非晶。然后，對(duì)它進(jìn)行干法腐蝕。于是，使單元部分或外圍電路部分的腐蝕速率與晶片的邊緣部分或中心部分的腐蝕速率相同，減輕微負(fù)載效應(yīng)，從而通過利用適用于千兆DRAM器件的STI結(jié)構(gòu)，提高場(chǎng)區(qū)的可靠性。
顯然，在不脫離本發(fā)明的精神實(shí)質(zhì)或范圍的情況下，本領(lǐng)域的普通技術(shù)人員可以針對(duì)本發(fā)明作出各種改型和變化。但是，本發(fā)明將覆蓋這些會(huì)落入權(quán)利要求書及其延伸的范圍內(nèi)的改型和變化。
權(quán)利要求
1.一種形成半導(dǎo)體器件的場(chǎng)區(qū)的方法，包括下列步驟提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成第一絕緣層，然后形成第二絕緣層；局部除去場(chǎng)區(qū)位置的第二絕緣層；以預(yù)定深度把雜質(zhì)離子注入到場(chǎng)區(qū)的半導(dǎo)體襯底中；局部腐蝕第一絕緣膜和場(chǎng)區(qū)位置的半導(dǎo)體襯底，形成槽；局部形成第三絕緣層。
2.根據(jù)權(quán)利要求1的方法，其中所述半導(dǎo)體襯底是硅襯底。
3.根據(jù)權(quán)利要求1的方法，其中所述第一絕緣層由氧化物構(gòu)成，所述第二絕緣層由氮化物構(gòu)成。
4.根據(jù)權(quán)利要求1的方法，其中所述雜質(zhì)離子的注入深度不小于0.4μm。
5.根據(jù)權(quán)利要求1的方法，其中局部腐蝕所述半導(dǎo)體襯底至雜質(zhì)離子注入的深度。
6.根據(jù)權(quán)利要求1的方法，其中所述第三絕緣層由氧化物構(gòu)成。
7.根據(jù)權(quán)利要求1的方法，其中注入所述雜質(zhì)離子是為了使半導(dǎo)體襯底的晶格結(jié)構(gòu)疏松。
8.根據(jù)權(quán)利要求1的方法，其中用As、In和Sb中的任何一種作為所用的所述雜質(zhì)離子。
9.根據(jù)權(quán)利要求1的方法，其中采用干法腐蝕形成槽。
10.根據(jù)權(quán)利要求6的方法，其中采用CVD工藝形成第三絕緣層。
全文摘要
一種利用適用于一千兆DRAM規(guī)?；蚋笠?guī)模的半導(dǎo)體器件的STI(淺槽隔離)結(jié)構(gòu)形成場(chǎng)區(qū)的方法。該方法包括:提供半導(dǎo)體襯底;在半導(dǎo)體襯底上形成第一絕緣層,然后形成第二絕緣層;局部除去場(chǎng)區(qū)位置的第二絕緣層;以預(yù)定深度把雜質(zhì)離子注入到場(chǎng)區(qū)的半導(dǎo)體襯底中;局部腐蝕第一絕緣膜和場(chǎng)區(qū)位置的半導(dǎo)體襯底,形成槽;以及局部形成第三絕緣層。
文檔編號(hào)H01L21/76GK1180931SQ97103019
公開日1998年5月6日 申請(qǐng)日期1997年3月11日 優(yōu)先權(quán)日1996年10月25日
發(fā)明者尹康植 申請(qǐng)人:Lg半導(dǎo)體株式會(huì)社