專利名稱：結晶硅膜、半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種供利用于一例如在玻璃等絕緣基板上形成有薄膜晶體管的有源矩陣(active matrix)型液晶顯示裝置或圖像感測器等，由非晶硅膜加以結晶化而成的結晶硅膜，以及具有該結晶硅膜的半導體器件及其制造方法。
上述有源矩陣型液晶顯示裝置或圖像感測器等當中所使用的半導體器件已知有一種構成是在玻璃等絕緣基板上形成薄膜晶體管(TFT)，再藉由該TFT來驅動像素。
在上述TFT中，一般都使用硅半導體膜，而作為該硅半導體膜者又可大類分成兩種，即一由非晶硅(a-Si)半導體所組成，以及一由具有結晶性的硅半導體所組成。前者的非晶硅半導體由于其制造溫度相當?shù)?，且可以以汽相生長法較簡易地制作可以批量生產，因而最廣泛地為一般使用，然而，其導電性等物理性質比起內有結晶性的硅半導體則較差。因此，以后，為了獲得更高速的特性，強烈要求確立后者的由具有結晶性的硅半導體所組成的TFT的制作方法。
又，已知有使用多晶硅、微晶硅、包含結晶成分的非晶硅、處于結晶與非晶中間狀態(tài)的半非晶硅等來作為該具有結晶硅半導體，而獲得該硅半導體的方法則已知有下述幾種。
(1)在成膜時，直接形成一具有結晶性膜的方法(第一種方法)；(2)先形成一非晶半導體膜，再以激光的能量使其具有結晶性的方法(第二種方法)；(3)先形成一非晶半導體膜，再藉由增加熱能而使其具有結晶性的方法(第三種方法)。
然而，在第一種方法中，由于結晶化與成膜制程一起進行，因而若要獲得粒徑較大的結晶硅的話，將必須使硅膜加厚，而要在基板上全面均勻地形成一具有良好半導體物性的膜在技術上又相當困難。而且，由于成膜溫度高達600℃以上，將不能使用便宜的玻璃基板，而有成本上升的問題。
又，在第二種方法中，由于系利用膜的熔融固化過程中的結晶現(xiàn)象，因而雖然粒徑小，但可以將晶界(grain boundary)處理成良好狀態(tài)，而能獲得高品質的結晶硅膜。但是，以現(xiàn)今一般最常使用的激光為例，首先，由于激光的照射面積相當小，因而會有生產量低的問題，其次，要均勻處理整塊大面積基板時，激光的穩(wěn)定性不夠，因而強烈感覺到可說是下世紀的技術。
第三種方法與第一、第二種方法相較，雖具有一可以對應于大面積的優(yōu)點，然而，在結晶化時，卻需要進行一種在600℃以上的高溫下經過數(shù)十小時的熱處理。亦即，若考量到便宜的玻璃基板的使用以及生產量的提高的話，則必須要能同時解決一降低加熱溫度并使其在短時間內結晶化的矛盾問題。又，在此種方法中，由于系利用固相結晶化(外延)現(xiàn)象，因而在成長的結晶粒之間會相互接觸而形成晶界，且該晶界會作用成一相對于載流子的陷阱能級。因此，當其結晶粒徑相當小時，將會使TFT的場效應遷移率降低，進而成為一使特性參差不齊。
因此，目前提出一使晶界大粒徑化的特開平4-245482號所揭露的方法(第四種方法)以及特開平5-243575號案所揭露的方法(第五種方法)。具體而言，在第四種方法中系藉由使結晶硅膜的平均粒徑成為該結晶硅膜的厚度的1/2～4倍，以獲得一具高遷移率的TFT。另外，在第五種方法中系藉由以多晶硅膜來形成TFT的溝道(channal)區(qū)域，并使該多晶硅膜的結晶粒徑大小為TFT的溝道長度的1/5以上，且為TFT的溝道寬度的1/3以上，以獲得一具高遷移率、低漏泄電流的TFT。
又，一種用以減低該因晶界所引起的TFT特性參差不齊的方法最常使用的是特開平3-291972號所提出的方法(第六種方法)。該方法系藉由一具有結晶粒徑在0.5～5μm的多晶硅膜來構成該TFT的溝道區(qū)域，并將結晶粒徑作得比溝道寬度小，而使晶界存在于所有TFT的溝道部中，藉此而縮小TFT元件的參差不齊。
又，為了抑制晶界對TFT的影響，提出了一種人為地控制晶界的第七種方法(特開平5-136048號)。在該方法中，系在非晶硅膜上形成一具有注入窗的掩模(mask)，再透過該注入窗，將一將成為結晶生長的核(晶核)的外加物質選擇性地導入該非晶硅膜中，并進行加熱，藉此，而得到一以注入窗為中心而長成的單晶粒，再進一步在該單晶粒上形成TFT元件。藉此，一不受晶界影響的半導體器件即被制作出來了。又，上述外加物質系使用粒徑在10～100nm之間的硅粒子，并將該硅粒子與高壓氮氣一起噴射向非晶硅膜而形成生長晶核。
還有，在上述有源矩陣基板或是圖像感測器等當中，由于要求一種能在整個大面積基板上具有均一特性的高性能TFT，因而以一種簡便的過程來形成一在整塊基板上具有均一且良好結晶性的半導體薄膜的技術即不可欠缺。
然而，以上述常規(guī)方法要獲得那樣的半導體薄膜則相當困難，以下具體說明其理由。
在現(xiàn)狀之下，若考慮到大面積基板的對應要求的話，以使用上述第三種方法所獲得的結晶性在基板內有某一程度的穩(wěn)定的固相結晶化法最好?？墒牵缟纤?，由于其到現(xiàn)在還有晶界的問題，因而用以獲得上述半導體薄膜并不太好。而且，以第四種或第五種方法的話由于使用大粒徑的結晶硅膜，TFT的特性雖然提高，但相反，TFT的溝道內所存在的晶界數(shù)將減低，因而因晶界數(shù)不同所引起的TFT元件的參差不齊的情形將變得非常顯著。再者，在第六種方法中，系一藉由將結晶粒徑變上，且各個元件均等地受到晶界的影響，以使特性的均一化，然而，其中(特開平5-136048)所記載的結晶硅膜實際上系一種混合有一些大小在5μm以下的各種大小晶粒的結晶硅膜，各別元件內的晶界數(shù)差矩將變大，進而元件的均一性無法改善。
此外，在上述第4、5與6種方法中，將有下述問題。其主要原因系在于固相結晶化現(xiàn)象本身。亦即，在上述各種方法中，如同這些方法所載實施例所述者，所使用的是一種在600℃之下，長時間對一以低壓化學汽相生長法(LPCVD)成膜的非晶硅膜進行熱處理，并在固相狀態(tài)下進行結晶化的手法。該手法為最普遍的結晶硅膜制作方法，在這樣子的固相結晶化法當中，在熱處理之后，結晶核的產生并不會馬上開始，而是要經過一段潛伏期，例如在600℃下4小時之后，才開始結晶核的產生。之后，再以一定的晶核產生速度，持續(xù)該結晶核的產生。因此，首先產生的晶核將生長得相當大，但是后面產生的晶核則因接觸到先形成的結晶粒而無法生長，而成為一較小的結晶料。如此一來，結果所得到的結晶硅膜的結晶粒徑大小將分布于一相當大的延伸范圍，并形成一其間混合有一大小在0～5μm間的晶粒的膜。
從以上所述的理由觀之，可知當以上述利用固相結晶化法的第4、5與6種方法所得的結晶硅膜來制作TFT時，將無法防止一因晶界數(shù)的參差不齊所引起的TFT元件間的差距(參差不齊)。
又，在在第七種方法中，雖系透過注入窗來選擇性地將硅粒子導入非晶硅膜中，以形成結晶生長所用的晶核，然而在該注入窗內部所產生的結晶核并不只有一個，而是有多個結晶核產生，且由該處開始結晶生長。因此，在實際上，將沒辨法產出一如特開平5-136048號所記載的以硅粒子的注入窗為中心的單晶粒，而會因該在注入窗內所產生的多數(shù)晶核，而形成晶界。是以，在所提出的一些方法中，實際上將不可能控制晶界，而所將要制作于其上的TFT也會受到晶界的影響，而難以獲得特性穩(wěn)定的TFT。由于在將作為結晶核的硅粒子選擇性導入時，需要一注入掩模，反而在本來的半導器件制造過程中，增加一沒有直接關系的多余制程。因此，其生產重復性的缺點相當大，結果制品的成本高。
再者，在上述任一第4、第5、第6或第7種方法中，用以結晶化的熱處理制程中的問題并無法解決，亦即，采用這些方法時，必須在600℃的溫度下，進行熱處理達10小時以上，是以，就SOI基板或是SOS基板而言雖系一項有效的技術，但對便宜的玻璃基板而言，要制作出結晶硅膜，并形成TFT元件則相當困難。例如，在有源矩陣型液晶顯示裝置中所使用的康寧7059型玻璃的變形點(distortionpoint)在590℃，當考慮到基板大面積化時，600℃以上的加熱即會有問題。
如上所述般，以常規(guī)各方法來進行時，要在整塊基板上形成一均一且具有良好結晶性的半導體薄膜幾乎不可能。是以，例如一液晶顯示裝置的有源矩陣基板之類，要在具高性能、且具有均一性與良好生產性的下來制作高達數(shù)十萬個形成于一基板上的TFT的話，以上述各種方法將相當困難。
此外，隨著半導體器件的低成本化、大面積化的需求，要求一種能夠對應于對角在400mm以上的玻璃基板這種程度的均一性優(yōu)良且具有良好結晶性的半導體薄膜、以及均一性、穩(wěn)定性優(yōu)良的半導體器件和其制造方法。
本發(fā)明的結晶硅膜系一種藉由在利用熱處理使非晶硅膜結晶化時，使結晶核在一產生結晶核期間的其中一部份或全部時間內產生，然后，于防止晶核再產生的狀態(tài)下使結晶生長的方式而得的結晶硅膜。
在一實施例中，在該非晶硅膜中包含有一助長結晶化的觸媒元素。
在另一實施例中，使該結晶核在與相鄰的各個結晶核之間有一段距離的下分布。
在另一實施例中，結晶粒徑的大小差距(參差不齊度)在±20％以下。
在另一實施例中，該使非晶硅膜結晶化的加熱溫度設定在580℃以下。
本發(fā)明的半導體器件為一種利用具有結晶性的硅膜而在一具有一絕緣表面的基板上構成一有源區(qū)域的半導體器件。
本發(fā)明其它半導體器件為一種在一具有絕緣表面的基板上具有多個薄膜晶體管，且各薄膜電晶體管利用一具結晶性的硅膜構設成一溝道區(qū)域的半導體器件，其中在該溝道區(qū)域內的橫切溝道方向的晶界個數(shù)在各個薄膜晶體管間的差距在±20％以內。
本發(fā)明其它半導體器件為一種在一具有絕緣表面的基板上具有多個薄膜電晶體管，且各薄膜晶體管利用一具結晶性的硅膜構設成一溝道區(qū)域的半導體器件，其中，該溝道區(qū)域內的橫切溝道方向的晶界個數(shù)在各個薄膜晶體管之間的差距在一個以內。
本發(fā)明其它半導體器件為一種于具有絕緣表面的基板上具有多個薄膜晶體管，且各薄膜晶體管利用一具結晶性的硅膜構設成一溝道區(qū)域的半導體器件，其中，在所有形成于該基板上的薄膜晶體管中，有70％以上者當中的在該溝道區(qū)域內的橫切溝道方向的晶界個數(shù)相同。
根據(jù)本發(fā)明而成的半導體器件的制造方法包含有一在基板上形成一受導入有供助長結晶化的觸媒元素的非晶硅膜的制程；以及，一對該非晶硅膜進行加熱，并在會發(fā)生結晶核產生的整個期間或部分期間內使結晶核產生，然后再于阻止結晶核產生的狀態(tài)下使結晶生長的制程。
在一個實施例中，該方法還包含一將強光照射至該因結晶生長而得的結晶硅膜上，以助長該結晶硅膜的結晶性的制程。在另一實施例中，該強光為一激光在又一實施例中，選用Ni、Co、Pd、Cu、Ag、Au、In、Sn、P、As、Sb、Al等其中一種或數(shù)種元素作為該觸媒元素。
最好，該于阻止結晶核產生的狀態(tài)使結晶生長的制程包含有一比發(fā)生結晶核的產生的溫度還低的溫度下進行熱處理的制程。
本發(fā)明的目的為提供一種可以以600℃以下的熱處理進行制作，且可以對應于大面積基板而能處于一在整塊基板上具有均一結晶性狀態(tài)的半導體薄膜，以及具有此種半導體薄膜的半導體器件和其制造方法。
參考附圖，本領域的技術人員在讀到從而理解下述說明時，就會清楚本發(fā)明的所有優(yōu)點。


圖1A至1D為一顯示第一實施例中的TFT制程的截面圖。
圖2A至2D為一顯示第二實施例中的TFT制程的截面圖。
圖3A至3D為一顯示第三實施例中的TFT制程的截面圖。
圖4為一顯示本發(fā)明的概要圖，顯示退火時間與晶核產生速度間的關系。
圖5為一顯示本發(fā)明的概要圖，顯示結晶粒徑與頻度間的關系。
圖6為一顯示本發(fā)明的概要圖，顯示結晶核的鄰接距離與頻度間的關系。
本發(fā)明的發(fā)明人藉由在非晶硅膜上導入一助長結晶化的觸媒元素再使其結晶化而獲得以下的實驗結果。亦即，(1)在藉由熱處理來使非晶硅硅膜結晶化時，結晶核的產生集中于熱處理的初期產生，亦即結晶核會產生的期間中，該期間之后，不產生新的結晶核。
(2)在使非晶硅膜結晶化的過程中，結晶核的產生系在各個相鄰接的結晶核間具有一特定距離下進行；(3)藉由使用如此獲得的結晶硅膜，與以常規(guī)固相結晶化法制作而成的結晶硅膜相較，其性能顯著提高。更具體地說，本發(fā)明的結晶硅膜由結晶粒徑基本相等的極均勻的結晶組成。
圖4中顯示一藉由熱處理(退火)來對非晶硅膜進行結晶化的情況下，晶核產生速度(縱軸)與退火時間(橫軸)間的關系。圖中，虛線402為使用常規(guī)固相結晶化法下的關系，圖中的實線401則表示一根據(jù)本發(fā)明而成的關系。
如圖4所示，在使用以虛線402所表示的常規(guī)固相結晶化法的情況下，晶核的產生在經過核產生速度為0的潛伏期后才開始發(fā)生，之后，至結晶化終了前，都以一定的速度持續(xù)晶核的產生。相對于此，根據(jù)該以實線401表示的本發(fā)明來形成半導體薄膜時，由于晶核的產生僅集中于結晶生長初期的某一期間內，顯示在一瞬間有非常大的晶核產生速度，但之后結晶核的產生則停止，晶核產生速度約為0。在該時刻，結晶化未終了，而是進一步以該等晶核為中心，繼續(xù)進行結晶生長。
圖5以橫軸為結晶粒徑、以縱軸為頻度來顯示所制作的結晶硅膜中的結晶粒徑分布。圖中的虛線502顯示出使用常規(guī)固相結晶化法下的分布，實線501則表示依據(jù)本發(fā)明而成的分布。
如圖5所示，在利用該以虛線502顯示的常規(guī)固相結晶化法獲得的結晶硅膜中，其結晶粒徑分布于0～數(shù)μm的相當大的范圍。相對于此，在一以實線顯示的本發(fā)明所揭結晶硅膜中，結晶粒徑則基本上以相等的粒徑分布。由上述情形觀的，可見結晶粒徑的大小系依該集中發(fā)生晶核的產生時的晶核產生密度而定。
因此，藉由使結晶核的產生集中發(fā)生于結晶核會產生的初期的某一期間，之后再使其結晶生長，將可以獲得一結晶粒徑大約一致的結晶硅膜。又，藉由利用該結晶硅膜來作成多個要形成于基板上的半導體元件，將可以獲得均一性與穩(wěn)定性都非常優(yōu)良的半導體器件。
圖6以橫軸表結晶核的鄰接距離，以縱軸表頻度來顯示一在非晶硅膜結晶生長過程中的結晶核產生階段，各個相鄰結晶核間的距離的分布情形。圖中的虛線602顯示使用常規(guī)固相結晶化法時的分布情形，而圖中的實線601表示依據(jù)本發(fā)明時的分布情形。
由該圖可以理解，藉由以虛線602所示的常規(guī)固相結晶化法來進行結晶化時，結晶核的產生完全隨機發(fā)生，且相鄰產生的結晶核之間的距離分布在一相當大的范圍。相對于此，在依據(jù)實線601所示的本發(fā)明時，相鄰產生的結晶核間的距離則基本不變。
由上述情形觀之，可知在結晶生長的過程中，各生長的結晶粒之間會相互接觸，而使結晶粒徑決定，并結束結晶生長。又，相鄰結晶核間的距離亦很重要，亦即，其值差距愈大的話，結果結晶粒徑的差距亦愈大。
因此，要使該于讓非晶硅膜結晶生長的過程中的結晶核的產生，在各別相鄰結晶核間保持基本上相等的距離下進行，來獲得結晶硅膜。而且，在利用該結晶硅膜下，就可在基板上獲得具有多個半導體元件且能獲得均一性、穩(wěn)定性非常優(yōu)良的半導體器件。
又，藉由使用本發(fā)明的結晶硅膜，亦可適應于一種條件相當嚴格的液晶顯示裝置的有源矩陣基板上。以下，說明其理由。
在單一基板上具有多個半導體元件的半導體器件中，液晶顯示裝置的有源矩陣基板由于在一基板上具有數(shù)十萬個以上元件，且各個半導體元件的特性若參差不齊的話，顯示將變得不均勻，因而元件的均一性非常重要。換言之，在滿足有源矩陣基板所要求的均一性之下，即使在其它種半導體器件中，亦可以獲得對其所要求的水準以上的良好均一性。以目前而言，在液晶顯示裝置的有源矩陣基板中所普遍要求的半導體元件的特性均一性為其埸效應遷移率、S值在±20％以內，若元件的特性差距在該值以上的話，肉眼在看畫面時將明顯感受到顯示不均勻的現(xiàn)象，因此，目前，在液晶顯示裝置的有源矩陣基板中，一般主要系使用一種特性差距少的a-Si TFT。其理由系使用常規(guī)結晶硅膜的話，在作為單一TFT時，元件的性能雖提高，但因晶界的差距大而使元件的特性參差不齊，無法滿足上述條件。
然而，在本發(fā)明所示結晶硅膜中，尤其是結晶硅膜中的結晶粒徑大小差距在±20％以內者，則可以越過如上所述有源矩陣基板所要求的嚴格基準。進一步，在使用該半導體薄膜之下，周邊驅動電路亦可形成在同一基板上，故能生產出高性能、尺寸小、低成本的器件。
又，本發(fā)明由于可以將一用于非晶硅膜的結晶化的加熱溫度設定在580℃以下，因而可以在便宜的玻璃基板上制作良好的結晶硅膜。因其比康寧7059型玻璃的玻璃變形點溫度593℃還低，且即使另考慮玻璃的收縮，亦低了20℃左右之故。
在本發(fā)明中設定在一種在基板上具有多個TFT且利用具有結晶硅膜來構成溝道區(qū)域的半導體器件中，當TFT的溝道長度L與平均結晶粒徑R的關系為L＞5R時，將溝道區(qū)域內的橫切溝道方向的晶界數(shù)設定成各TFT間的差距在±20％以內。藉此，依TFT大小與結晶粒徑間的關系而定，各個TFT中所含的晶界個數(shù)即使改變，TFT的特性在其溝道區(qū)域中，亦不為該橫切溝道方向(載流子移動方向)的晶界個數(shù)所左右。故可以達成上述有源矩陣基板所要求的均一性，并獲得一在均一性這一方面優(yōu)良的半導體器件。
又，若TFT的溝道長度L與平均結晶粒徑R間的關系為L＜5R的話，則將溝道區(qū)域內的橫切溝道方向的晶界個數(shù)設定成各TFT間差距±1個以內。藉此，可以達成上述有源矩陣基板所要求的均一性，并獲得一在均一性這一方面優(yōu)良的高性能半導體器件。
另，若TFT的溝道長度L與平均結晶粒徑R間的關系為L≤R的話，則將溝道區(qū)域內的橫切溝道方向的晶界個數(shù)設定成在基板上的70％以上的TFT中都相同。藉此，可以達成上述有源矩陣基板所要求的均一性，并獲得一不管在高性能方面或是均一性方面都非常優(yōu)良的高性能半導體器件。若是用常規(guī)結晶硅膜的話，要在上述條件之下，在基板上設置一具有多個TFT的半導體器件是不可能的，然利用本發(fā)明的結晶硅膜的話則首次實現(xiàn)了這種半導體器件。
又，如上所述，用以制作本發(fā)明的結晶硅膜的方法系一種在非晶硅膜上導入一助長其結晶化的觸媒元素，再藉由加熱而使其結晶化的方法，這是一種最有效率且簡使的方法。在該方法中，根據(jù)本案各發(fā)明人的研究，藉由使微量的鎳或鈀等金屬元素導入非晶硅膜的表面上，然后對其進行加熱，獲知其在550℃下在4小時左右的處理時間下，可以進行結晶化。這一機構由下述情形可理解，即，以該金屬元素為核心的結晶核的產生將首先較早發(fā)生，然后該金屬元素成為一觸媒而助長結晶生長，結晶化便急劇進行。依該意思，本案說明書中，便將該等金屬元素稱為觸媒元素。
在藉由這樣的觸媒元素來助長結晶化而結晶生長的結晶硅膜的結晶粒中，與一般的固相生長法由一個結晶核生長而成的結晶粒呈雙晶構造不同，其系呈一加入有很多根釘狀結晶或是柱狀結晶的結構，且各個針狀結晶或柱狀結晶內部呈一理想的單結晶狀態(tài)。在該情況下，結晶核產生密度依所導入的觸媒元素的量而定，且由于結晶核集中在某一定期間產生，因而藉由改變觸媒元素之量，即可調制結晶粒徑的大小。又，此時所產生的結晶核間的相鄰距離基本上彼此相等。其理由可視為因為觸媒元素會擴散于a-Si膜中，而成為晶核產生的前階段，并變成某一程度的簇狀物，再開始變成晶核之故。此外，在以激光或強光照射下，將進一步助長該結晶粒內的結晶性，且晶界亦受到處理，而獲得一在整塊基板上具有良好結晶性的結晶硅膜。
另，要調制結晶粒徑的大小，并將各結晶核間的鄰接距離齊平于某一定寸尺時，不只藉由調整觸媒元素的導入量，亦可藉由調整結晶核的產生量。例如，根據(jù)圖4所示的退火時間與晶核產生速度間的關系的實線401，采用一在結晶核會集中產生的一預定時間T的一段時間內，亦即到中途為止的一段時間內，使結晶核產生，然后，于一防止結晶核產生的狀態(tài)下，使其結晶生長的方法，要使其在防止結晶核產生的狀態(tài)下結晶生長的話，只要以一比結晶核產生時的溫度還低的溫度進行熱處理即可。例如，在導入有觸媒元素下，可以在約550℃的熱處理下使結晶核產生，并在約520℃的熱處理之下，邊防止結晶核產生，邊進行結晶核的生長。在該方法中，若調整一使結晶核產生的時間(＜T)的話，即可調節(jié)結晶核的產生量，或是結晶核間的特定相鄰距離。又，同于之后才使其結晶生長，因而結晶粒徑亦可調整。另，依上述觸媒元素的導入量的不同，來進行結晶核的產生量或是結晶核間的特定相鄰距離，甚至是結晶粒徑等的調整者，是在上述一預定時間T全部經過之后才進行；其中，該利用觸媒元素的導入量所進行的調整即使亦被應用于該在上述一預定時間T的中途即令結晶核終止產生的方法。
進一步，亦可以采用一種不導入觸媒元素，而根據(jù)圖4的虛線402，在結晶核會產生的時段的一部或全部中，使結晶核產生，然后再于一防止結晶核產生的狀態(tài)下，使其結晶生長的方法。另，在使其結晶生長之際，之所以要防止結晶核的產生是為了要防止多余結晶核的產生會使結晶粒徑的大小調整不能進行之故。就在該狀態(tài)下使結晶生長的手法而言，相當于將加熱溫度降低至結晶核不會產生的溫度，而使其結晶生長。
藉由上述的晶核產生或是結晶生長，即可進行上述L＞5R、L＞5R、或是L≤R等情況下的所需要進行的晶界數(shù)調整。
在本發(fā)明中，以Ni來作為觸媒元素時可獲得最顯著的效果，然而其它可以利用的觸媒元素亦有Co、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb等。只要是選自這些元素的其中一種或多種的元素，由于在微量下(膜中濃度1×1016cm-2以上)即具有結晶化助長效果，因而不會有對TFT等半導體元素造成影響的問題。
進一步，本案的各發(fā)明人已確認出在將本發(fā)明應用于構成液晶顯示裝置的有源矩陣基板或是圖象感測器、三維IC等半導體器件中的半導體薄膜之下，將可以獲得一更高性能的半導體器件。
以下，參考附圖以具體說明本發(fā)明的實施例。
實施例1就本發(fā)明的第一實施例作說明。在本實施例中，為一于玻璃基板上制作N型TFT時的制程中，利用了本發(fā)明的情形。
圖1為一顯示本實施例中的TFT制程概要的截面圖，在該制程中，是依圖1A至圖1D的順序進行。
首先，如圖1A所示，在玻璃基板101上，藉由諸如濺射法形成一厚度在2000nm左右的由氧化硅所成的底膜102。該底膜102是用以防止玻璃基板101中的雜質擴散而設。
其次，藉由低壓CVD法或是等離子CVD法，形成一厚度約25～100nm的例如80nm的本征(intrinsic)(I型)非晶硅膜(a-Si膜)103。
其次，藉由真空蒸發(fā)法，形成一極薄的鎳膜104。此時，鎳在基板上的面密度設定成在1×1011～1×1014原子/cm2之間，例如1×1013原子/cm2。接著，將其置于氫還原環(huán)境或非活性氣體環(huán)境下，在520～580℃的加熱溫度下，使其退火數(shù)小時至數(shù)十小時，例如在550℃下4小時，使其結晶化。此時，蒸發(fā)于表面上的極薄鎳膜104中的鎳將成為核心，且在加熱15分鐘后，結晶核的產生結束。此時(加熱15分鐘后)的晶核產生密度為6～8×107個/cm2，且各個結晶核間的相鄰距離為1～1.5μm。在其之后的熱處理中，結晶核不會新產生，而僅以熱處理后的15分鐘內所產生的晶核，進行結晶生長。結果，所得到的結晶粒徑為1～1.5μm，且此時的結晶粒徑差距在±15％以內。
其次，如圖1B所示，將結晶硅膜103不要的部分除去，以進行各TFT間的分離，之后，即形成一成分TFT的有源區(qū)域(源極/漏極區(qū)域、溝道區(qū)域)的島狀結晶硅膜103n。
其次，如圖1C所示，形成一覆蓋該結晶硅膜103n，且厚度在20～150nm之間，在此為100nm的氧化硅膜，來作為一柵極絕緣膜105。在形成氧化硅膜時，在此是以四乙基原硅酸鹽(TEOS)為原料，與氧氣一同在基板溫度為150～600℃，最好是300～450℃之下，以RF等離子CVD法進行分解、沉積而成?；蛘?，以TEOS為原料，與臭氧氣體一同通過低壓CDV法或是常壓CVD法，將基板溫度設定為350～600℃，最好是400～550℃而形成。
其次，在成膜之后，為提高柵極絕緣膜本身的整體特性以及結晶硅膜/柵極絕緣膜的界面特性，于非活性氣體環(huán)境下，在400～600℃，進行30～60分鐘的退火。
其次，藉由濺射法，形成一厚度在400～800nm，例如600nm的鋁膜，接著，并將該鋁膜圖案化，而形成柵極電極106。
其次，對該鋁柵極電極的表面進行陽極氧化，而在表面上形成氧化物層107。陽極氧化是在一含有1～5％的酒石酸的乙基乙二醇溶液中進行，最初在一定電流下將電壓上升至220V，并在該狀態(tài)下保持1小時后使其結束。所得到的氧化物層107的厚度為200nm。另，該氧化物層107在后續(xù)的離子摻雜制程中，由于會變成一供形成偏置柵極(off set gate)區(qū)域的厚度，因而可以以上述陽極氧化制程決定偏置柵極區(qū)域的長度。
其次，藉由離子摻雜法，以該柵極電極106和其周圍的氧化物層107為掩模，將雜質(磷)注入有源區(qū)域中。其中以PH3(磷)作為摻雜氣體，并將加速電壓設定為60～90kV，例如80kV，而將滲入量設定為1×1015～8×1015cm-2，例如2×1015cm-2。藉由該制程，受注入有雜質的區(qū)域109與110在稍后將成為TFT的源極/漏極區(qū)域，而為柵極電極106與其周圍的氧化層107所遮住的未受雜質注入的區(qū)域108則成為TFT的溝道區(qū)域。此時的溝道長度L若設定為10μm的話，在溝道區(qū)域內的橫切溝道方向的晶界數(shù)將在7～10之間，且各TFT間的差距將在±20％以內。
其次，藉由激光的照射進行退火，對由離子注入的雜質進行活性化，同時，使結晶性因該雜質導入制程而劣化的部分的結晶性改善。此時，所使用的激光為XeCl激元(excimer)激光(波長308nm、脈寬40nsec)，且在能量密度為150～400mJ/CM2之間，最好200～250mJ/cm2之下進行照射。這樣形成的N型雜質(磷)區(qū)域109、110的片電阻為200～800Ω/□。
其次，如圖1D所示，形成一厚600nm左右的氧化硅膜或氮化硅膜，作為層間絕緣膜111。要利用氧化硅膜時，若以TEOS為原料，并將其與氧氣藉由等離子CVD法，或是將其與臭氧通過低壓CVD法或常壓CVD法形成的話，將可以獲得一階梯覆蓋性佳的良好層間絕緣膜。又，若利用一以SiH4和NH3為原料，并以等離子CVD法形成的氮化硅膜的話，則具有一將氫原子供給至有源區(qū)域/柵極絕緣膜的界面，并減低一會使TFT特性劣性的懸掛鍵效果。
其次，在層間絕緣膜111上形成一接觸孔，而藉由金屬材料，例如氮化鈦膜與鋁膜所成的多層膜，形成TFT的電極配線112、113。
最后，在1個氣壓的氫氣環(huán)境下，進行350℃、30分鐘的退火，而使TFT完成。
在將本TFT作為象素電極的開關元件使用時，是將電極配線112和113連接至一由ITO等透明導電膜所組成的象素電極，再由另一電極輸入信號。又，在將本TFT使用于薄膜集成電路時，只要在柵極電極106上再形成一接觸孔，施以必要的配線即可。
根據(jù)以上實施例所實際制作而成的NTFT顯示出一場效應遷移率在50～70cm2/Vs、S值在0.8～1.0V/位數(shù)、臨界電壓2～3V的良好特性。而在基板內的所有TFT的特性差距為場效應遷移率為±12％以內、臨界電壓為±8％以內。
本實施例的TFT除了利用于有源矩陣型液晶顯示裝置的驅動器電路或象素部分乃是理所當然的之外，亦可作為一在同一基板上構成CPU的元件使用。另，TFT的應用范圍不限于液晶顯示裝置，不用說亦可利用于一般所說的薄膜集成電路中。此點在以下的各實施例中亦同。
實施例2就本發(fā)明的實施例2作說明。在本實施例中，利用了本發(fā)明以在一玻璃基板上制作P型TFT的制程。
圖2為一顯示和本實施例相關的TFT制程的截面圖，在該制程中，依圖2A至圖2D的順序進行。
首先，如圖2A所示，在玻璃基板201上，藉由諸如濺射法形成一厚度在200nm左右的由氧化硅所成的底膜202。
其次，藉由等離子CVD法，形成一厚度約25～100nm的例如50nm的本征(I型)非晶硅膜(a-Si膜)203。
其次，在整塊基板上涂布一例如醋酸鎳或硝酸鎳等鎳鹽的水溶液204，然后藉由旋涂器使其均勻干燥。此時，水溶液中的鎳濃度適于在5～100ppm，在此設為25ppm。接著，將其置于氫還原環(huán)境或非活性環(huán)境下，在520～580℃的加熱溫度下，進行數(shù)小時至數(shù)十小時的退火，例如在550℃下4小時，使其結晶化。此時，析出表面上的鎳離子將成為核心，且在加熱15分鐘后，結晶核的產生結束。此時(加熱15分鐘后)的晶核產生密度為8×106～2×107個/cm2，且各個結晶核間的相鄰距離為2～3μm。在其之后的熱處理中，結晶核不會新產生，而僅以熱處理后的15分鐘內所產生的晶核，進行結晶生長。結果，所得到的結晶粒徑為2～3μm，且此時的結晶粒徑的差距在±15％以內。
其次，如圖2B所示，將結晶硅膜203的不要部分除去，以進行TFT間的隔離，之后，即形成一成為TFT的有源區(qū)域(源極/漏極區(qū)域、溝道區(qū)域)的島狀結晶硅膜203p。
其次，形成一覆蓋該成為該有源區(qū)域的結晶硅膜且厚度在20～150nm之間，在此為100nm的氧化硅膜，來作為一柵極絕緣膜205。在本實施例中，柵絕緣膜205是以濺射技術沉積的，以氧化硅作為靶，且濺射時的基板溫度為200～400℃，例如350℃，而濺射時的周圍氣體為氧氣與氬氣，且氧/氬的比為0～0.5，例如0.1以下。
其次，如圖2C所示，藉由濺射法，形成一厚度在400nm的鋁膜，并將該鋁膜圖案化，而形成柵極電極206。
其次，藉由離子摻雜法，以該柵極電極206為掩模，將雜質(硼)注入有源區(qū)域中。其中以B2H6(二硼烷)作為摻雜氣體，并將加速電壓設定為40～80kV，例如65kV，而將摻入量設定為1×1015～8×1015cm-2，例如5×1015cm-2。藉由該制程，受注入有雜質的區(qū)域209與210在稍后將成為TFT的源極/漏極區(qū)域，而為柵極電極206所遮住的未受雜質注入的區(qū)域208則成為TFT的溝道區(qū)域。此時的溝道長度L若設計成為10μm的話，在溝道區(qū)域內的橫切溝道方向的晶界數(shù)在3～5之間，且各TFT間的差距在一個以內。
其次，藉由激光的照射進行退火，對離子注入的雜質進行活性化，同時，使結晶性因該雜質導入制程而劣化的部分的結晶性改善。此時，所使用的激光為KrF激元激光(波長248nm、脈寬20nsec)，且能量密度為150～400mJ/cm2之間，最好200～250mJ/cm2之下進行照射。這樣形成的P型雜質(硼)區(qū)域209、210的薄層電阻為500～900Ω/□。
其次，如圖2D所示，形成一厚600nm左右的氧化硅膜作為層間絕緣211。在利用氧化硅膜時，若以TEOS為原料，并將其與氧氣藉由等離子CVD法，或是將其與臭氧通過低壓CVD法或常壓CVD法形成的話，將可以獲得一階梯被覆蓋性佳的良好層間絕緣膜。
其次，在層間絕緣膜211上形成一接觸孔，而藉由金屬材料，例如氮化鈦膜與鋁膜所成的多層膜，形成TFT的電極配線212、213。
最后，在氫氣的等離子氣體中，以350℃、進行30分鐘的退火，而使TFT完成。
在將本TFT作為象素電極的開關元件使用時，是將電極配線212和213連接至一由ITO等透明導電膜所組成的象素電極，再由另一電極輸入信號。又，在將本TFT使用于薄膜集成電路時，只要在柵極電極106上再形成一接觸孔，施以必要的配線即可。
根據(jù)以上實施例所實際制作而成的PTFT顯示出一場效應遷移率在40～50cm2/Vs、S值在1.0～1.2V/位數(shù)、臨界電壓-6～-7V的良好特性。而在基板內的所有TFT的特性差距為場效應遷移率在±10％以內、臨界電壓約在±5％以內。
實施例3就本發(fā)明的實施例3作說明。在本實施例中，為一有關在一于玻璃基板上，制作一有源矩陣型液晶顯示裝置的周邊驅動電路，或是一互補型地構成了一用以形成一般薄膜集成電路的NTFT與PTFT的CMOS結構電路的例子。
圖3為一顯示一和本實施例相關的TFT制程的截面圖，在該制程中，依圖3A至圖3D的順序進行。
首先，如圖3A所示，在玻璃基板301上，藉由諸如濺射法形成一厚度在100nm左右的由氧化硅所成的底膜302。
其次，藉由等離子CVD法，在底膜302上形成一厚度約25～100nm的例如50nm的本征(I型)非晶硅膜(a-Si膜)303。
其次，在整塊基板上涂布一例如醋酸鎳或硝酸鎳等鎳鹽的水溶液304，然后藉由旋涂器使其均勻干燥。此時，水溶液中的鎳濃度設定為10ppm。接著，將其置于氫還原環(huán)境或非活性環(huán)境下，在520～580℃的加熱溫度下，進行數(shù)小時至數(shù)十小時的退火，例如在550℃下4小時，使其結晶化。此時，析出表面上的鎳離子將成為核心，且在加熱15分鐘后，結晶核的產生結束。此時(加熱15分鐘后)的晶核產生密度為1～2×106個/cm2，且各個結晶核間的相鄰距離為8～12μm。在其之后的熱處理中，不會產生新結晶核，而僅以熱處理后的15分鐘內所產生的晶核，進行結晶生長。結果，所得到的結晶粒徑為8～12μm，且此時的結晶粒徑的差距在±20％以內。
其次，藉由激光照射，來助長結晶硅膜303的結晶性。此時，所使用的激光為XeCl激元激光(波長308nm、脈寬40nsec)，且激射光的照射條件為照射時將基板加熱至200～450℃，例如400℃，且以200～400mJ/cm2，例如300mJ/cm2的能量密度進行照射。
其次，如圖3B所示，留下一稍后要成為TFT的有源區(qū)域(器件區(qū)域)303n、303p的結晶硅膜，將其以外的區(qū)域蝕刻除去，而進行TFT間的分離。
其次，如圖3C所示，形成一覆蓋該結晶硅膜303n與303p且厚度100nm的氧化硅膜，來作為一柵極絕緣膜305。在本實施例中，是以TEOS為原料，并與氧氣一同在基板溫度為350℃下，以RF等離子CVD法對其加以分解、沉積而作為柵極絕緣膜305的成膜方法。
其次，藉由濺射法，形成一厚度在400～800nm的鋁膜(含有0.1～2％的硅)，例如500nm，并將該鋁膜圖案化，而形成柵極電極306、307。
其次，藉由離子摻雜法，以該柵極電極306、307為掩模，將雜質(磷與硼)注入有源區(qū)域303n、303p中。其中以PH3和B2H6作為摻雜氣體，且在PH3的例中，將加速電壓設定為60～90kV，例如80kV，而在B2H6中則將加速電壓設定為40～80kV，例如65kV，另外將將摻入量設定在1×1015～8×1015cm-2，例如磷時為2×1015cm-2，而硼時則為5×1015cm-2。藉由該制程，由柵極電極306、307遮住的未受雜質注入的區(qū)域稍后將成為TFT的溝道區(qū)域308、309。此時的溝道長度L若設計成為10μm的話，在溝道區(qū)域內的橫切溝道方向的晶界數(shù)在所有TFT的80％中都為1個，而在其它TFT中則為0個或2個。據(jù)此，所有TFT中的在溝道區(qū)域內的橫切溝道方向的晶界數(shù)差距將在1個以內。又，在進行摻雜之際，是藉由以光刻膠來覆蓋住不要摻雜的區(qū)域，而對各元素選擇性地進行摻雜。結果，形成N型雜質區(qū)域310和311、P型雜質區(qū)域312和313，且如圖3D所示，可以形成N溝道型TFT(NTFT)和P溝道型TFT(PTFT)。
其次，藉由激光的照射進行退火，對離子注入的雜質進行活性化。此時，所使用的激光為XeCl激元激光(波長308nm、脈寬40nsec)，且激光的照射條件為以250mJ/cm2的能量密度對每一掃描地方以激光的二個脈沖進行照射。
其次，如圖3D所示，藉由等離子CVD法形成一厚600nm的氧化硅膜來作為層間絕緣膜311。并在其上形成一接觸孔，而藉由金屬材料，例如氮化鈦膜與鋁膜所成的多層膜，形成TFT的電極配線315、316、317。
最后，在1個大氣壓的氫氣體中，以350℃、進行30分鐘的退火，而使TFT完成。
在根據(jù)上述實施例制作而成的CMOS結構電路中，顯示出一非常好的特性，亦即，各別TFT的場效應遷移率就NTFT而言高達100～130cm2/Vs、而就PTFT而言高達80～100cm2/Vs，而臨界電壓在NTFT中為1.5～2V，在PTFT中為-2～-3V。另，在基板內的所有TFT的場效應遷移率差距就NTFT而言為±15％以內、就PTFT而言為±10％以內。
另，在本實施例中，雖是利用一種激元激光(或脈沖激光)照射所達成的加熱法，來作為一助長結晶硅膜的結晶性的手段，然以其它激光(例如連續(xù)振蕩的氬(Ar)激光等)亦可進行同樣的處理。又，取代激光，而利用一些使用紅外線光、閃光燈而在短時間內使其上升至1000～1200℃(硅監(jiān)控器的溫度)并加熱樣本的所謂RTA(快熱退火)(亦稱作RTP(快熱處理))等與所謂激光同等強度的強光亦可。
又，在前述實施例1-3中，導入鎳的方法雖是采用一“藉由在非晶硅膜表面涂布鎳鹽水溶液，或是沉積一鎳薄膜(由于極薄，因而要將其視為膜來觀察相當困難)，來進行鎳的微量添加，然后再藉由熱處理，進行結晶生長”的方法；然而，采用一“在該非晶硅膜成膜前，在底膜表面上進行微量的添加”的方法亦可。亦即，該結晶生長既可由非晶硅膜的上表面?zhèn)冗M行，亦可由下表面?zhèn)冗M行。此外，鎳的添加方法采用離子摻雜法以外，采用一將鎳離子選擇性地注入非晶硅膜中的方法亦可，在此情況下，將具有一可以控制鎳元素濃度的特征。此外，不使用沉積鎳薄膜的做法，另利用鎳電極而藉由等離子處理進行鎳的微量添加亦可。又，該用以助長結晶化的雜質金屬元素除了鎳以外，使用鈷、鈀、白金、銅、銀、金、銦、錫、磷、砷、銻等亦可獲得同樣的效果。
另外，在上述實施例1-3中，雖是使結晶核開始產生至結晶核停止產生時的時間(15分鐘)為止，然本發(fā)明并不限于此，在15分鐘之前即使其停止，然后于防止結晶核產生的狀態(tài)下使其結晶生長亦可。
此外，在上述實施例1-3中，由于使結晶核的產生至該結晶核停止產生時間(15分鐘)為止，因而是使其在一與結晶核產生時的溫度相同的溫度下結晶生長，然而使其結晶生長的溫度不同亦可。
實施例4以下，就本發(fā)明的實施例4例作說明。在本實施例中，是一在不使用前述實施例1-3所說明的觸媒元素的情況下，在基板上制作本發(fā)明的半導體薄膜的例子。
首先，藉由低壓CVD法，在基板上形成一厚80～300nm，例如150nm的本征(I型)非晶硅膜(a-Si膜)。此時的成膜條件為以Si2H6氣體作為材料氣體、將基板溫度設定在450℃、將成膜速度設定在3nm/min。
其次，藉由在非活性氣體環(huán)境下，在600℃下進行退火；此時，以上述條件形成的a-Si膜經過4小時左右的潛伏期后，開始產生結晶核。因此，藉由自熱處理開始4小時后，將加熱溫度自600℃降溫至550℃～580℃，并持續(xù)進行該熱處理，在此之下新結晶核的產生將受到抑制，且將以600℃時所產生的結晶核為中心開始結晶生長。至于到晶核產生為止的潛伏期長短則依a-Si膜的成膜方法以及成膜條件而定，本實施例的半導體薄膜的晶核產生率是依該供晶核產生用的退火時間而定。
在如上所述的制程中，雖然必須進行600℃的熱處理，且在那時所產生的結晶核之間的鄰接距離未齊平成等間隔，然而如此制作而成的結晶硅膜將成為一其結晶核僅會在某一時期集中進行的膜。因此，藉由利用一以上述實施例制成而成的結晶硅膜，來形成半導體器件的話，將可以實現(xiàn)TFT均一性優(yōu)良的半導體器件。
實施例5以下，就本案的實施例5作說明。在本實施例中，和實施例4一樣，為一在不使用觸媒元素下，在基板上制作本發(fā)明的半導體薄膜的例子。
首先，藉由低壓CVD法，在基板上形成一厚30～100nm，例如50nm的本征(I型)非晶硅膜(a-Si膜)。此時的成膜溫度設定在480℃以下。
其次，藉由離子注入法，將硅離子(Si+)導入aSi膜中。此時的摻入量設定在1×1012～1×1014原子/cm2之間，例如1×1013原子/cm2。
其次，以非活性氣體環(huán)境，在580～600℃之下進行退火。此時，所被導入的Si+變成結晶核，且結晶生長以所產生的結晶核為中心進行；惟，由于Si+不具有一助長結晶生長的觸媒的效果，因而僅作用于晶核的產生，至于稍后的晶核生長則沒有影響。因此，在此方法中，在580℃以下的溫度下，要短時間(4小時左右)進行結晶生長乃是不可能，然而，象這樣作成的結晶硅膜的結晶核的產生會集中于某一時期進行，且那時所產生的結晶核之間的相鄰距離約略齊平于等間隔。因此，藉由利用一以上述實施例制作而成的結晶硅膜來形成半導體器件的話，將可以實現(xiàn)TFT均一性優(yōu)良的半導體器件。
以上，雖然就一根據(jù)本發(fā)明的實施例5具體作說明，然而本發(fā)明并不限定于上述實施例，根據(jù)本發(fā)明的技術性思想而成的各種變形都有可能。
又，本發(fā)明的應用除了液晶顯示用的有源矩陣型基板以外，諸如緊接觸(close-contact)型圖象感測器、驅動器單片式熱感應頭、以有機的電致發(fā)光(EL)等作為發(fā)光元件制成的驅動器單片光寫入器件或顯示器件、三維IC等半導體器件。藉由使用本發(fā)明，可實現(xiàn)這些器件的高速響應、高解析度化等高性能特性。又，本發(fā)明并不限于應用在上述實施例中所說明的MOS薄膜晶體管，也可以全面地廣泛應用于一些以利用結晶性半導體作為器件材料制成的雙極型晶體管、或是靜電感應型晶體管等的半導體器件中。
藉由使用本發(fā)明，將可以實現(xiàn)一在整塊大面積基板上具有均一且良好結晶性的半導體薄膜。進一步，利用該半導體薄膜，亦可以以簡單的制造程序來獲得一在整塊基板上都具有特性均一且穩(wěn)定特性好的高性能半導體元件的半導體器件。尤其是，在液晶顯示裝置中，通過在同一基板上構設有源矩陣部分與周邊驅動電路部分，可以同時可以滿足有源矩陣基板所要求的象素切換用TFT的特性均一的性能、以及該構成周邊驅動電路部的TFT所要求的高性能。因而能以低成本、小型化來制造高性能的組件。
權利要求
1.一種結晶硅膜，其特征在于，這種結晶硅膜，是藉由在以熱處理使非晶硅膜結晶化之際，使結晶核于會產生結晶核之時期的一部或全部內產生，然后，于防止結晶核產生之狀態(tài)下，使其結晶生長而得。
2.如權利要求1所述的結晶硅膜，其特征在于，它是由導入一供助長結晶化的觸媒元素于該非晶硅膜上。
3.如權利要求1所述的結晶硅膜，其特征在于使該等結晶核在各相鄰結晶核之間有一基本上不變的距離之下產生。
4.如權利要求1所述的結晶硅膜，其特征在于，各結晶粒徑的大小差距在±20％以內。
5.如權利要求1所述的結晶硅膜，其特征在于使該非晶硅膜結晶化的加熱溫度設定在580℃或以下。
6.一種半導體器件，其系利用一具有結晶硅膜，包括一具有絕緣表面的基板，和一有源區(qū)域，該有源區(qū)域由權利要求1所述結晶硅膜所構成的。
7.一種半導體器件，包含多個薄膜晶體管，其中的溝道區(qū)域在基板的絕緣表面上用結晶硅膜形成，其特征在于各個薄膜晶體管間的在該溝道區(qū)域內橫切溝道方向的晶界個數(shù)差距在±20％以內。
8.一種半導體器件，包含多個薄膜晶體管，其中的溝道區(qū)域在基板的絕緣表面上用結晶硅膜形成，其特征在于各個薄膜電晶體間的在該溝道區(qū)域內橫切溝道方向的晶界個數(shù)差距在1個以內。
9.一種半導體器件，包括多個薄膜晶體管，其中的溝道區(qū)域在基板的絕緣表面上用結晶硅形成，其特征在于在形成于該基板上的所有薄膜晶體管中，有70％以上的薄膜晶體管的在該溝道區(qū)域內橫切溝道方向的晶界個數(shù)相同。
10.一種半導體器件的制造方法，包含下列步驟在基板上形成一導入有供助長結晶化的觸媒元素的非晶硅膜；以及，一對該非晶硅膜進行加熱，并使其在會產生結晶核的時期的一部分或整個時期中，產生結晶核，然后，于防止結晶核產生的狀態(tài)下，使其結晶生長。
11.如權利要求10所述的半導體器件的制造方法，其特征在于，其還包含一將強光照射至一利用前述結晶生長而得的結晶硅膜上，以助長該結晶硅膜的結晶性。
12.如權利要求11所述的半導體器件的制造方法，其特征在于，該強光為激光。
13.如權利要求10所述的半導體器件的制造方法，其特征在于，其中以Ni、Co、Pd、Pt、Cu、Ag、Au、In、Sn、P、As、Sb、Al等其中的一種或多種元素作為觸媒元素。
14.如權利要求11所述的半導體器件的制造方法，其特征在于，在防止結晶核產生的裝態(tài)下使其結晶生長的制程還包含一比產生該結晶核的溫度還低的溫度進行熱處理的制程。
全文摘要
本發(fā)明的結晶硅膜系于在基板上形成一受導入有供助長結晶化之觸媒元素的非晶硅膜之后，使其在一因熱處理而會產生結晶核之時期的一部分或整個時期當中，產生結晶核，然后，在于防止產生結晶核之狀態(tài)下，進行結晶生長。結果，可以獲得一結晶粒之尺寸具有均一性的良質硅膜。
文檔編號H01L21/20GK1119790SQ9510642
公開日1996年4月3日 申請日期1995年6月7日 優(yōu)先權日1994年7月6日
發(fā)明者牧田直樹, 船井尚 申請人:夏普公司