本發(fā)明涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的制備方法以及半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)：

1、半導(dǎo)體器件中通常采用多晶硅材料作為柵極。柵極電阻是影響半導(dǎo)體器件開關(guān)速度的重要因素，多晶硅的電阻相對較高，逐漸難以滿足器件對于開關(guān)速度的需求。在傳統(tǒng)的半導(dǎo)體器件的生產(chǎn)工藝中，在多晶硅材料表面進一步沉積金屬并熱處理形成金屬硅化物能夠降低柵極電阻。然而在形成金屬硅化物的過程中，金屬也會一并沉積于源漏區(qū)的硅材料表面并同步形成金屬硅化物，這導(dǎo)致源漏區(qū)中的金屬硅化物的厚度與柵極中的金屬硅化物的厚度基本相同。而源漏區(qū)上的金屬硅化物的厚度比較受限，這也限制了柵極中的金屬硅化物的厚度的進一步增加。

技術(shù)實現(xiàn)思路

1、基于此，有必要針對上述背景技術(shù)中的問題，提供一種半導(dǎo)體結(jié)構(gòu)的制備方法，該制備方法能夠使得柵極的金屬硅化物的厚度不受源漏區(qū)的金屬硅化物的厚度限制。

2、根據(jù)本公開的一些實施例，提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法，其包括如下步驟：

3、提供基底，所述基底包括有源區(qū)以及設(shè)置于所述有源區(qū)上的柵極前體層，所述有源區(qū)包括分別位于所述柵極前體層兩側(cè)的兩個源漏區(qū)，所述柵極前體層和所述源漏區(qū)中均具有硅材料；

4、在所述基底上依次形成第一金屬層和第一掩模層，所述第一金屬層和所述第一掩模層覆蓋所述柵極前體層和所述源漏區(qū)；

5、選擇性去除位于所述柵極前體層的頂面以及側(cè)壁上的所述第一掩模層和所述第一金屬層，保留位于所述源漏區(qū)上的所述第一掩模層和所述第一金屬層；

6、在所述基底上形成第二金屬層；

7、使剩余的所述第一金屬層和所述源漏區(qū)中的硅材料反應(yīng)以形成第一金屬硅化物層，使所述第二金屬層與所述柵極前體層中的硅材料反應(yīng)以形成第二金屬硅化物層。

8、在本公開的一些實施例中，選擇性去除所述第一掩模層和所述第一金屬層的步驟包括：

9、采用第一等離子體刻蝕所述第一掩模層和所述第一金屬層，并控制所述第一等離子體的刻蝕方向相對于所述基底的法線方向傾斜。

10、在本公開的一些實施例中，在采用第一等離子體刻蝕所述第一掩模層和所述第一金屬層的過程中，控制所述第一等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角為30°~45°。

11、在本公開的一些實施例中，在選擇性去除所述第一掩模層和所述第一金屬層之后以及形成所述第二金屬層之前，還包括如下步驟：

12、在所述基底上形成第二掩模層，所述第二掩模層覆蓋所述柵極前體層和所述第一掩模層；

13、選擇性去除位于所述柵極前體層的頂面上的所述第二掩模層，保留至少部分位于所述柵極前體層的側(cè)壁上的所述第二掩模層。

14、在本公開的一些實施例中，選擇性去除所述第二掩模層的步驟包括：

15、采用第二等離子體刻蝕所述第二掩模層，并控制所述第二等離子體的刻蝕方向相對于所述基底的法線方向傾斜，所述第二等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角大于所述第一等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角。

16、在本公開的一些實施例中，在采用第二等離子體刻蝕所述第二掩模層的過程中，控制所述第二等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角為60°~75°。

17、在本公開的一些實施例中，所述基底還包括位于所述有源區(qū)和所述柵極前體層之間的柵介質(zhì)層，在形成所述第二金屬硅化物層的步驟中，形成的所述第二金屬硅化物層直接接觸于所述柵介質(zhì)層；和/或，所述基底還包括柵極側(cè)墻，所述柵極側(cè)墻設(shè)置于所述柵極前體層的側(cè)壁上。

18、在本公開的一些實施例中，所述第二金屬硅化物層的厚度大于所述第一金屬硅化物層的厚度；和/或，

19、所述第二金屬層的厚度大于所述第一金屬層的厚度。

20、在本公開的一些實施例中，形成所述第一金屬硅化物層和所述第二金屬硅化物層的步驟包括：依次對所述基底、所述第一金屬層和所述第二金屬層進行第一熱處理和第二熱處理，在所述第一熱處理的過程中，熱處理溫度為250℃~400℃，熱處理時間為30s~60s，在所述第二熱處理的過程中，熱處理溫度為450℃~600℃，熱處理時間為10s~60s。

21、進一步地，本公開還提供了一種半導(dǎo)體結(jié)構(gòu)，其包括有源區(qū)、柵介質(zhì)層和柵極，所述柵介質(zhì)層設(shè)置于所述有源區(qū)和所述柵極之間，所述有源區(qū)包括分別位于所述柵極兩側(cè)的兩個源漏區(qū)，所述源漏區(qū)中設(shè)置有第一金屬硅化物層，所述柵極中設(shè)置有第二金屬硅化物層；

22、所述第一金屬硅化物層的厚度低于所述第二金屬硅化物層的厚度，且所述第二金屬硅化物層直接接觸于所述柵介質(zhì)層。

23、在本公開至少一實施例的半導(dǎo)體結(jié)構(gòu)的制備方法中，先形成第一金屬層和第一掩模層，再選擇性去除部分第一掩模層和第一金屬層，而后形成第二金屬層。其中第一金屬層位于源漏區(qū)表面上，第二金屬層位于柵極前體層表面上，并且第一金屬層和第二金屬層分別制備，因此源漏區(qū)和柵極前體層表面形成的金屬的種類和/或厚度可以不相同。這使得后續(xù)形成的第一金屬硅化物層和第二金屬硅化物層的厚度也隨之產(chǎn)生區(qū)別，即該制備方法能夠?qū)崿F(xiàn)第一金屬硅化物層和第二金屬硅化物層的厚度具有較大區(qū)別。因此，該制備方法能夠避免傳統(tǒng)技術(shù)中存在的柵極金屬硅化物厚度的限制。

24、上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細說明如后。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，包括如下步驟：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，選擇性去除所述第一掩模層和所述第一金屬層的步驟包括：

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，在采用第一等離子體刻蝕所述第一掩模層和所述第一金屬層的過程中，控制所述第一等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角為30°~45°。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，在選擇性去除所述第一掩模層和所述第一金屬層之后以及形成所述第二金屬層之前，還包括如下步驟：

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，選擇性去除所述第二掩模層的步驟包括：

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，在采用第二等離子體刻蝕所述第二掩模層的過程中，控制所述第二等離子體的刻蝕方向與所述基底的法線方向之間所成的銳角為60°~75°。

7.根據(jù)權(quán)利要求1~6任意一項所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述基底還包括位于所述有源區(qū)和所述柵極前體層之間的柵介質(zhì)層，在形成所述第二金屬硅化物層的步驟中，形成的所述第二金屬硅化物層直接接觸于所述柵介質(zhì)層；和/或，

8.根據(jù)權(quán)利要求1~6任意一項所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，所述第二金屬硅化物層的厚度大于所述第一金屬硅化物層的厚度；和/或，

9.根據(jù)權(quán)利要求1~6任意一項所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其特征在于，形成所述第一金屬硅化物層和所述第二金屬硅化物層的步驟包括：依次對所述基底、所述第一金屬層和所述第二金屬層進行第一熱處理和第二熱處理，在所述第一熱處理的過程中，熱處理溫度為250℃~400℃，熱處理時間為30s~60s，在所述第二熱處理的過程中，熱處理溫度為450℃~600℃，熱處理時間為10s~60s。

10.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括有源區(qū)、柵介質(zhì)層和柵極，所述柵介質(zhì)層設(shè)置于所述有源區(qū)和所述柵極之間，所述有源區(qū)包括分別位于所述柵極兩側(cè)的兩個源漏區(qū)，所述源漏區(qū)中設(shè)置有第一金屬硅化物層，所述柵極中設(shè)置有第二金屬硅化物層；

技術(shù)總結(jié)
本公開提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法以及半導(dǎo)體結(jié)構(gòu)。該制備方法包括如下步驟：提供基底；在基底上依次形成第一金屬層和第一掩模層，第一金屬層和第一掩模層覆蓋柵極前體層和源漏區(qū)；選擇性去除位于柵極前體層的頂面以及側(cè)壁上的第一掩模層和第一金屬層，保留位于源漏區(qū)上的第一掩模層和第一金屬層；在基底上形成第二金屬層；使剩余的第一金屬層和源漏區(qū)中的硅材料反應(yīng)以形成第一金屬硅化物層，使第二金屬層與柵極前體層中的硅材料反應(yīng)以形成第二金屬硅化物層。該制備方法能夠使得柵極的金屬硅化物的厚度不受源漏區(qū)的金屬硅化物的厚度限制。

技術(shù)研發(fā)人員：陳興
受保護的技術(shù)使用者：合肥晶合集成電路股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19