本公開(kāi)涉及圖像傳感器中的外延結(jié)構(gòu)。

背景技術(shù)：

1、圖像傳感器被用于感應(yīng)傳入的可見(jiàn)或不可見(jiàn)光輻射，例如可見(jiàn)光和紅外光?；パa(bǔ)金屬氧化物半導(dǎo)體(cmos)圖像傳感器(cis)和電荷耦合器件(ccd)傳感器被用于各種應(yīng)用(例如，相機(jī)、手機(jī)、平板電腦和護(hù)目鏡)中。這些圖像傳感器利用像素結(jié)構(gòu)的陣列，該陣列吸收(例如，感應(yīng))傳入的輻射并將其轉(zhuǎn)換為電信號(hào)。圖像傳感器的一個(gè)示例是經(jīng)背面照射的(back-side?illuminated，bsi)圖像傳感器，它檢測(cè)來(lái)自bsi圖像傳感器的襯底“背面”的輻射。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)本公開(kāi)的一個(gè)實(shí)施例，提供了一種半導(dǎo)體器件，包括：襯底；像素區(qū)域，具有像素結(jié)構(gòu)，其中，所述像素結(jié)構(gòu)包括：外延結(jié)構(gòu)，包括：嵌入部分，具有階梯結(jié)構(gòu)，所述嵌入部分設(shè)置在所述襯底中，以及突出部分，延伸至所述襯底的頂部表面的上方；以及封蓋層，設(shè)置在所述突出部分上；隔離區(qū)域，具有隔離結(jié)構(gòu)，所述隔離區(qū)域與所述像素區(qū)域相鄰；以及接觸焊盤(pán)區(qū)域，具有焊盤(pán)結(jié)構(gòu)，所述接觸焊盤(pán)區(qū)域與所述隔離區(qū)域相鄰。

2、根據(jù)本公開(kāi)的一個(gè)實(shí)施例，提供了一種半導(dǎo)體器件，包括：襯底；像素結(jié)構(gòu)，包括：外延結(jié)構(gòu)，設(shè)置在所述襯底中，其中，所述外延結(jié)構(gòu)包括具有第一寬度的底部表面和具有大于所述第一寬度的第二寬度的頂部表面；以及封蓋層，設(shè)置在所述外延結(jié)構(gòu)上，包括帶隙，所述帶隙不同于所述外延結(jié)構(gòu)的材料的帶隙；以及隔離結(jié)構(gòu)，包括與所述像素結(jié)構(gòu)相鄰的摻雜區(qū)域。

3、根據(jù)本公開(kāi)的一個(gè)實(shí)施例，提供了一種形成半導(dǎo)體器件的方法，包括：在襯底中形成具有階梯橫截面輪廓的溝槽；在所述溝槽中形成外延結(jié)構(gòu)；在所述外延結(jié)構(gòu)上形成封蓋層；在所述外延結(jié)構(gòu)和所述封蓋層中形成摻雜區(qū)域；在所述摻雜區(qū)域上形成硅化物層；在所述硅化物層上形成蝕刻停止層；以及通過(guò)所述蝕刻停止層在所述硅化物層上形成導(dǎo)電插塞。

技術(shù)特征：

1.一種半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括具有階梯輪廓的側(cè)壁。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括：

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括：

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括：

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括：

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述嵌入部分包括：

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述突出部分包括：

9.一種半導(dǎo)體器件，包括：

10.一種形成半導(dǎo)體器件的方法，包括：

技術(shù)總結(jié)
本公開(kāi)涉及圖像傳感器中的外延結(jié)構(gòu)。公開(kāi)了一種具有圖像傳感器的半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括：襯底、具有像素結(jié)構(gòu)的像素區(qū)域、與像素區(qū)域相鄰的具有隔離結(jié)構(gòu)的隔離區(qū)域、以及與隔離區(qū)域相鄰的具有焊盤(pán)結(jié)構(gòu)的接觸焊盤(pán)區(qū)域。像素結(jié)構(gòu)包括外延結(jié)構(gòu)，外延結(jié)構(gòu)包括設(shè)置在襯底中的具有階梯結(jié)構(gòu)的嵌入部分和延伸至襯底的頂部表面的上方的突出部分。像素結(jié)構(gòu)還包括設(shè)置在突出部分上的封蓋層。

技術(shù)研發(fā)人員：廖詩(shī)瑀
受保護(hù)的技術(shù)使用者：臺(tái)灣積體電路制造股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26