本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板及其制備方法、顯示面板。

背景技術(shù)：

薄膜場(chǎng)效應(yīng)晶體管(thinfilmtransistor。簡(jiǎn)稱(chēng)tft)顯示技術(shù)已經(jīng)成為主流顯示技術(shù)，且該技術(shù)已經(jīng)日趨成熟，因此如何降低tft顯示器件的成本，以提升競(jìng)爭(zhēng)力，具有重要意義。

目前，tft顯示面板的陣列基板上，除在顯示區(qū)形成包括tft、透明電極等顯示結(jié)構(gòu)、在非顯示區(qū)形成金屬布線之外，在非顯示區(qū)的芯片布置區(qū)，還需通過(guò)綁定工藝，綁定芯片。其中，綁定到陣列基板上的芯片都是已經(jīng)封裝好的芯片。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供一種陣列基板及其制備方法、顯示面板，可降低顯示面板的成本。

為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：

第一方面，提供一種陣列基板，包括：固定于襯底上的裸芯片，所述裸芯片包括引腳；依次設(shè)置于所述裸芯片遠(yuǎn)離所述襯底一側(cè)的緩沖層和第一金屬層；所述第一金屬層包括與所述裸芯片的引腳一一對(duì)應(yīng)的外引腳，所述外引腳與其對(duì)應(yīng)的所述裸芯片的引腳通過(guò)所述緩沖層上的過(guò)孔電連接；其中，所述外引腳的尺寸大于所述裸芯片的引腳的尺寸，且所述外引腳之間相互絕緣；設(shè)置于所述第一金屬層遠(yuǎn)離所述襯底一側(cè)的薄膜晶體管、與所述薄膜晶體管的柵極同層的第一信號(hào)線和第一連接線、與所述薄膜晶體管的源極、漏極同層的第二信號(hào)線和第二連接線；所述第一連接線的一端與所述第一信號(hào)線電連接，另一端與所述外引腳電連接；所述第二連接線的一端與所述第二信號(hào)線電連接，另一端與所述外引腳電連接；其中，所述第一連接線與所述第二連接線相互絕緣；設(shè)置于所述薄膜晶體管遠(yuǎn)離所述襯底一側(cè)且覆蓋所述襯底的第一鈍化層。

優(yōu)選的，所述襯底包括凹槽；所述裸芯片固定于所述凹槽內(nèi)。

進(jìn)一步優(yōu)選的，一個(gè)所述凹槽內(nèi)固定一個(gè)所述裸芯片，且所述凹槽的尺寸與所述裸芯片的尺寸一致。

優(yōu)選的，固定于所述凹槽中的所述裸芯片的表面與所述襯底的表面平齊。

優(yōu)選的，所述第一金屬層還包括遮光圖案；所述薄膜晶體管為多晶硅薄膜晶體管，所述遮光圖案在所述襯底上的正投影覆蓋所述多晶硅薄膜晶體管的有源層在所述襯底上的正投影。

基于上述，優(yōu)選的，所述陣列基板還包括依次設(shè)置于所述第一鈍化層遠(yuǎn)離所述襯底一側(cè)的平坦層和第一透明電極；所述第一透明電極與所述漏極電連接。

第二方面，提供一種顯示面板，包括第一方面的陣列基板。

第三方面，提供一種陣列基板的制備方法，包括：將裸芯片固定于襯底上，所述裸芯片包括引腳；在固定有所述裸芯片的所述襯底上依次形成緩沖層和第一金屬層；所述第一金屬層包括與所述裸芯片的引腳一一對(duì)應(yīng)的外引腳，所述外引腳與其對(duì)應(yīng)的所述裸芯片的引腳通過(guò)所述緩沖層上的過(guò)孔電連接；其中，所述外引腳的尺寸大于所述裸芯片的引腳的尺寸，且所述外引腳之間相互絕緣；在形成有所述第一金屬層的所述襯底上形成薄膜晶體管、與所述薄膜晶體管的柵極同層的第一信號(hào)線和第一連接線、與所述薄膜晶體管的源極、漏極同層的第二信號(hào)線和第二連接線；所述第一連接線的一端與所述第一信號(hào)線電連接，另一端與所述外引腳電連接；所述第二連接線的一端與所述第二信號(hào)線電連接，另一端與所述外引腳電連接；其中，所述第一連接線與所述第二連接線相互絕緣；在形成有所述薄膜晶體管的襯底上形成第一鈍化層，所述第一鈍化層覆蓋所述襯底。

優(yōu)選的，將裸芯片固定于襯底上，包括：在襯底上形成凹槽，并在凹槽內(nèi)形成粘結(jié)層；將所述裸芯片放入所述凹槽，并通過(guò)所述凹槽內(nèi)的所述粘結(jié)層固定。

進(jìn)一步優(yōu)選的，一個(gè)所述凹槽內(nèi)固定一個(gè)所述裸芯片，且所述凹槽的尺寸與所述裸芯片的尺寸一致。

優(yōu)選的，固定于所述凹槽中的所述裸芯片的表面與所述襯底的表面平齊。

基于上述，優(yōu)選的，所述第一金屬層還包括遮光圖案；所述薄膜晶體管為多晶硅薄膜晶體管，所述遮光圖案在所述襯底上的正投影覆蓋所述多晶硅薄膜晶體管的有源層在所述襯底上的正投影。

在此基礎(chǔ)上，所述制備方法具體包括：在襯底上形成凹槽，并在所述凹槽底部形成粘結(jié)層，將裸芯片放置于所述凹槽中通過(guò)所述粘結(jié)層固定；依次形成緩沖層和第一金屬層；所述第一金屬層包括外引腳和遮光圖案，所述外引腳與其對(duì)應(yīng)的所述裸芯片的引腳通過(guò)所述緩沖層上的過(guò)孔電連接；其中，所述外引腳的尺寸大于所述裸芯片的引腳的尺寸，且所述外引腳之間相互絕緣；依次形成多晶硅有源層、柵絕緣層、包括柵極、第一信號(hào)線和第一連接線的柵金屬層；所述多晶硅有源層形成于所述遮光圖案的上方，所述第一連接線的一端與所述第一信號(hào)線電連接，另一端通過(guò)所述柵絕緣層上的過(guò)孔與所述外引腳電連接；依次形成層間絕緣層、包括源極、漏極、第二信號(hào)線和第二連接線的源漏金屬層、以及第一鈍化層；所述第二連接線的一端與所述第二信號(hào)線電連接，另一端通過(guò)所述層間絕緣層和所述柵絕緣層上的過(guò)孔與所述外引腳電連接；其中，所述第一連接線與所述第二連接線相互絕緣。

優(yōu)選的，所述制備方法還包括：在所述第一鈍化層上依次形成平坦層和第一透明電極。

本發(fā)明的實(shí)施例提供一種陣列基板及其制備方法、顯示面板，通過(guò)先將裸芯片固定于襯底上，之后形成緩沖層和第一金屬層，可使緩沖層相當(dāng)于裸芯片封裝的介質(zhì)層，而第一金屬層的外引腳實(shí)現(xiàn)對(duì)裸芯片引腳的放大，在此基礎(chǔ)上，在形成薄膜晶體管的過(guò)程中，可使與柵極同層的第一信號(hào)線、與源極和漏極同層的第二信號(hào)線實(shí)現(xiàn)與裸芯片的電連接，而無(wú)需進(jìn)行綁定工藝，之后通過(guò)形成第一鈍化層，實(shí)現(xiàn)對(duì)裸芯片的保護(hù)?；诖?，本發(fā)明實(shí)施例可在形成薄膜晶體管、第一鈍化層的過(guò)程中，同步完成對(duì)裸芯片的封裝，因而可減低芯片成本，從而降低陣列基板所應(yīng)用的顯示裝置的成本。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明提供的一種陣列基板的結(jié)構(gòu)示意圖一；

圖2為本發(fā)明提供的一種襯底上顯示區(qū)、非顯示區(qū)、芯片布置區(qū)的區(qū)域示意圖；

圖3為本發(fā)明提供的一種陣列基板的結(jié)構(gòu)示意圖二；

圖4為本發(fā)明提供的一種陣列基板的結(jié)構(gòu)示意圖三；

圖5為本發(fā)明提供的一種陣列基板的結(jié)構(gòu)示意圖四；

圖6為本發(fā)明提供的一種陣列基板的結(jié)構(gòu)示意圖五；

圖7為本發(fā)明提供的一種陣列基板的制備方法的流程示意圖；

圖8a-圖8i為本發(fā)明提供的制備一種陣列基板的過(guò)程示意圖。

附圖標(biāo)記：

01-顯示區(qū)；02-非顯示區(qū)；03-芯片布置區(qū)；10-襯底；101-凹槽；20-裸芯片；30-緩沖層；401-外引腳；402-遮光圖案；50-薄膜晶體管；501-柵極；502-柵絕緣層；503-有源層；504-源極；505-漏極；601-第一連接線；602-第二連接線；70-第一鈍化層；80-粘結(jié)層；90-層間絕緣層；100-平坦層；110-第一透明電極；120-第二透明電極；130-第二鈍化層。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例提供一種陣列基板，如圖1所示，包括：固定于襯底10上的裸芯片20，裸芯片20包括引腳；依次設(shè)置于裸芯片20遠(yuǎn)離襯底10一側(cè)的緩沖層30和第一金屬層；第一金屬層包括與裸芯片20的引腳一一對(duì)應(yīng)的外引腳401，外引腳401與其對(duì)應(yīng)的裸芯片20的引腳通過(guò)緩沖層30上的過(guò)孔電連接；其中，外引腳401的尺寸大于裸芯片20的引腳的尺寸，且外引腳401之間相互絕緣；設(shè)置于第一金屬層遠(yuǎn)離襯底一側(cè)的薄膜晶體管50、與薄膜晶體管50的柵極501同層的第一信號(hào)線(圖中未標(biāo)識(shí)出)和第一連接線601、與薄膜晶體管50的源極504、漏極505同層的第二信號(hào)線(圖中未標(biāo)識(shí)出)和第二連接線602；第一連接線601的一端與第一信號(hào)線電連接，另一端與外引腳401電連接；第二連接線602的一端與第二信號(hào)線電連接，另一端與外引腳401電連接；其中，第一連接線601與第二連接線602相互絕緣；設(shè)置于薄膜晶體管50遠(yuǎn)離襯底10一側(cè)且覆蓋襯底10的第一鈍化層70。

需要說(shuō)明的是，第一，本領(lǐng)域技術(shù)人員應(yīng)該知道，如圖2所示，陣列基板包括顯示區(qū)01和非顯示區(qū)02，薄膜晶體管50等顯示元件設(shè)置在顯示區(qū)01，裸芯片20設(shè)置于非顯示區(qū)02的芯片布置區(qū)03，當(dāng)然在非顯示區(qū)02的其他區(qū)域還設(shè)置有一些布線。

第二，裸芯片20可通過(guò)粘結(jié)層80固定于襯底10上。裸芯片20為未封裝之前的芯片。

其中，設(shè)置于陣列基板上的裸芯片20不限于一個(gè)，可以是兩個(gè)及以上，例如可以是用于驅(qū)動(dòng)的裸芯片20、時(shí)序控制的裸芯片20等。

第三，裸芯片20的引腳位于裸芯片20的表面。由于裸芯片20的引腳在納米量級(jí)，因此，通過(guò)設(shè)置與裸芯片20的每個(gè)引腳一一對(duì)應(yīng)的外引腳401，并使外引腳401與其對(duì)應(yīng)的裸芯片20的引腳電連接，可實(shí)現(xiàn)裸芯片20引腳的放大，以便后續(xù)實(shí)現(xiàn)與其他金屬線的精度對(duì)接。

其中，對(duì)于外引腳401的尺寸可根據(jù)實(shí)際情況進(jìn)行設(shè)定，以能實(shí)現(xiàn)與第一連接線601和第二連接線602的電連接即可。

第四，通過(guò)第一連接線601，可使裸芯片20向與柵極501同層的第一信號(hào)線提供信號(hào)；通過(guò)第二連接線602，可使裸芯片20向與源極504和漏極505同層的第二信號(hào)線提供信號(hào)。

其中，本領(lǐng)域技術(shù)人員應(yīng)該明白，第一連接線601和第二連接線602應(yīng)與不同的外引腳401電連接。當(dāng)然，第一信號(hào)線之間、第二信號(hào)線之間、第一信號(hào)線和第二信號(hào)線之間都是相互絕緣的。

第五，不對(duì)薄膜晶體管50的類(lèi)型進(jìn)行限定，可以是任意結(jié)構(gòu)類(lèi)型的薄膜晶體管50。

本發(fā)明實(shí)施例提供一種陣列基板，通過(guò)先將裸芯片20固定于襯底10上，之后形成緩沖層30和第一金屬層，可使緩沖層30相當(dāng)于裸芯片20封裝的介質(zhì)層，而第一金屬層的外引腳401實(shí)現(xiàn)對(duì)裸芯片20引腳的放大，在此基礎(chǔ)上，在形成薄膜晶體管50的過(guò)程中，可使與柵極501同層的第一信號(hào)線、與源極504和漏極505同層的第二信號(hào)線實(shí)現(xiàn)與裸芯片20的電連接，而無(wú)需進(jìn)行綁定工藝，之后通過(guò)形成第一鈍化層70，實(shí)現(xiàn)對(duì)裸芯片20的保護(hù)。基于此，本發(fā)明實(shí)施例可在形成薄膜晶體管50、第一鈍化層70的過(guò)程中，同步完成對(duì)裸芯片20的封裝，因而可減低芯片成本，從而降低陣列基板所應(yīng)用的顯示裝置的成本。

優(yōu)選的，如圖3所示，襯底10包括凹槽；裸芯片20固定于凹槽內(nèi)。

通過(guò)將裸芯片20設(shè)置于襯底10的凹槽中，可使設(shè)置有裸芯片20的襯底10表面相對(duì)較為平坦，因而可降低后續(xù)工藝的難度，提高良率。

進(jìn)一步的，一個(gè)凹槽內(nèi)固定一個(gè)裸芯片20，且凹槽的尺寸與裸芯片20的尺寸一致。這樣，可避免凹槽與裸芯片20之間存在間隙，而導(dǎo)致襯底10的表面出現(xiàn)較高的段差。

優(yōu)選的，如圖3所示，固定于凹槽中的裸芯片20的表面與襯底10的表面平齊。

即：粘結(jié)層80與裸芯片20的高度和等于凹槽的高度。

通過(guò)使固定于凹槽中的裸芯片20的表面與襯底10的表面平齊，可保證設(shè)置有裸芯片20的襯底10表面的平坦性，可進(jìn)一步降低后續(xù)工藝的難度，提高良率。

優(yōu)選的，如圖4所示，第一金屬層還包括遮光圖案402；薄膜晶體管50為多晶硅薄膜晶體管，遮光圖案402在襯底10上的正投影覆蓋多晶硅薄膜晶體管的有源層503在襯底10上的正投影。

當(dāng)薄膜晶體管50為多晶硅薄膜晶體管時(shí)，通過(guò)在襯底10與有源層503之間設(shè)置遮光圖案402，可避免多晶硅材料的有源層503被光照射而影響多晶硅薄膜晶體管的性能。在此基礎(chǔ)上，通過(guò)使遮光圖案402和外引腳401同層設(shè)置，即遮光圖案402和外引腳401通過(guò)同一次構(gòu)圖工藝形成，可使對(duì)裸芯片20的封裝不會(huì)導(dǎo)致構(gòu)圖工藝次數(shù)的增加。

基于上述，優(yōu)選的，如圖5和圖6所示，陣列基板還包括依次設(shè)置于第一鈍化層70遠(yuǎn)離襯底10一側(cè)的平坦層100和第一透明電極110；第一透明電極110與漏極505電連接。

其中，平坦層100的材料可以為樹(shù)脂材料，平坦層100可進(jìn)一步起到保護(hù)裸芯片20的作用。

第一透明電極110可以為像素電極，或者陽(yáng)極。

當(dāng)?shù)谝煌该麟姌O110為像素電極時(shí)，可選的，如圖6所示，陣列基板還可以包括第二透明電極120，即公共電極。第一透明電極110和第二透明電極120之間通過(guò)第二鈍化層130隔離。

當(dāng)?shù)谝煌该麟姌O110為陽(yáng)極時(shí)，陣列基板還應(yīng)包括依次設(shè)置于陽(yáng)極上方的有機(jī)材料功能層和陰極。

本發(fā)明實(shí)施例還提供一種顯示面板，包括上述的陣列基板。

其中，顯示面板可以是液晶顯示面板，也可以是有機(jī)電致發(fā)光二極管顯示面板。

所述顯示面板具有與陣列基板相同的效果，具體在此不再贅述。

本發(fā)明實(shí)施例還提供一種陣列基板的制備方法，如圖1所示，包括：將裸芯20片固定于襯底10上，裸芯片20包括引腳；在固定有裸芯片20的襯底10上依次形成緩沖層30和第一金屬層；第一金屬層包括與裸芯片20的引腳一一對(duì)應(yīng)的外引腳401，外引腳401與其對(duì)應(yīng)的裸芯片20的引腳通過(guò)緩沖層30上的過(guò)孔電連接；其中，外引腳401的尺寸大于裸芯片20的引腳的尺寸，且外引腳401之間相互絕緣；在形成有第一金屬層的襯底10上形成薄膜晶體管50、與薄膜晶體管50的柵極501同層的第一信號(hào)線(圖中未標(biāo)識(shí)出)和第一連接線601、與薄膜晶體管的源極504、漏極505同層的第二信號(hào)線(圖中未標(biāo)識(shí)出)和第二連接線602；第一連接線601的一端與第一信號(hào)線電連接，另一端與外引腳401電連接；第二連接線602的一端與第二信號(hào)線電連接，另一端與外引腳401電連接；其中，第一連接線601與第二連接線602相互絕緣；在形成有薄膜晶體管50的襯底10上形成第一鈍化層70，第一鈍化層70覆蓋襯底10。

本發(fā)明實(shí)施例提供一種陣列基板的制備方法，通過(guò)先將裸芯片20固定于襯底10上，之后形成緩沖層30和第一金屬層，可使緩沖層30相當(dāng)于裸芯片20封裝的介質(zhì)層，而第一金屬層的外引腳401實(shí)現(xiàn)對(duì)裸芯片20引腳的放大，在此基礎(chǔ)上，在形成薄膜晶體管50的過(guò)程中，可使與柵極501通過(guò)同一次構(gòu)圖工藝形成的第一信號(hào)線、與源極504和漏極505通過(guò)同一次構(gòu)圖工藝形成的第二信號(hào)線實(shí)現(xiàn)與裸芯片20的電連接，而無(wú)需進(jìn)行綁定工藝，之后通過(guò)形成第一鈍化層70，實(shí)現(xiàn)對(duì)裸芯片20的保護(hù)?；诖?，本發(fā)明實(shí)施例可在形成薄膜晶體管50、第一鈍化層70的過(guò)程中，同步完成對(duì)裸芯片20的封裝，因而可減低芯片成本，從而降低陣列基板所應(yīng)用的顯示裝置的成本。

優(yōu)選的，如圖3所示，將裸芯片20固定于襯底10上，包括：在襯底10上形成凹槽，并在凹槽內(nèi)形成粘結(jié)層80；將裸芯片20放入凹槽，并通過(guò)凹槽內(nèi)的粘結(jié)層80固定。

其中，可通過(guò)光刻、鉆孔、化學(xué)腐蝕等方法在襯底10上形成凹槽。

粘結(jié)層80的材料可以為粘結(jié)劑，可通過(guò)涂覆工藝涂覆在凹槽的底部。

需要說(shuō)明的是，在放置裸芯片20時(shí)，應(yīng)使裸芯片20的引腳朝上，以保證外引腳401能通過(guò)緩沖層30上的過(guò)孔與裸芯片20的引腳電連接。

通過(guò)將裸芯片20放置于襯底10的凹槽中，可使設(shè)置有裸芯片20的襯底10表面相對(duì)較為平坦，因而可降低后續(xù)工藝的難度，提高良率。

進(jìn)一步的，一個(gè)凹槽內(nèi)固定一個(gè)裸芯片20，且凹槽的尺寸與裸芯片20的尺寸一致。這樣，可避免凹槽與裸芯片20之間存在間隙，而導(dǎo)致襯底10的表面出現(xiàn)較高的段差。

優(yōu)選的，如圖3所示，固定于凹槽中的裸芯片20的表面與襯底10的表面平齊。

即：粘結(jié)層80與裸芯片20的高度和等于凹槽的高度。

通過(guò)使固定于凹槽中的裸芯片20的表面與襯底10的表面平齊，可保證設(shè)置有裸芯片20的襯底10表面的平坦性，可進(jìn)一步降低后續(xù)工藝的難度，提高良率。

優(yōu)選的，如圖4所示，第一金屬層還包括遮光圖案402；薄膜晶體管50為多晶硅薄膜晶體管，遮光圖案402在襯底10上的正投影覆蓋多晶硅薄膜晶體管的有源層503在襯底10上的正投影。

當(dāng)薄膜晶體管50為多晶硅薄膜晶體管時(shí)，通過(guò)在襯底10與有源層503之間形成遮光圖案402，可避免多晶硅材料的有源層503被光照射而影響多晶硅薄膜晶體管的性能。在此基礎(chǔ)上，通過(guò)使遮光圖案402和外引腳401同層，即遮光圖案402和外引腳401通過(guò)同一次構(gòu)圖工藝形成，可使對(duì)裸芯片20的封裝不會(huì)導(dǎo)致構(gòu)圖工藝次數(shù)的增加。

下面提供一具體實(shí)施例以詳細(xì)說(shuō)明一種陣列基板的制備方法，如圖7所示，該陣列基板的制備方法包括如下步驟：

s10、如圖8a和圖8b所示，在襯底10上形成凹槽101，并在凹槽101底部形成粘結(jié)層80，將裸芯片20放置于凹槽101中通過(guò)粘結(jié)層80固定。

其中，參照?qǐng)D2所示，裸芯片20設(shè)置于非顯示區(qū)02的芯片布置區(qū)03。

s11、如圖8c和8d所示，依次形成緩沖層30和第一金屬層；第一金屬層包括外引腳401和遮光圖案402，外引腳401與其對(duì)應(yīng)的裸芯片20的引腳通過(guò)緩沖層30上的過(guò)孔電連接；其中，外引腳401的尺寸大于裸芯片20的引腳的尺寸，且外引腳401之間相互絕緣。

即：先通過(guò)一次構(gòu)圖工藝形成緩沖層30，緩沖層30包括露出裸芯片20引腳的過(guò)孔。之后，通過(guò)一次構(gòu)圖工藝形成第一金屬層。其中，一次構(gòu)圖工藝包括成膜、光刻、刻蝕的工藝。

其中，緩沖層30的材料包括氧化硅(siox)、氮化硅(sinx)中的至少一種。

第一金屬層的材料包括鉬(mo)、鋁釹、鉬鋁合金等。

s12、如圖8e、8f和8g所示，依次形成多晶硅有源層503、柵絕緣層502、包括柵極501、第一信號(hào)線(圖中未標(biāo)識(shí)出)和第一連接線601的柵金屬層；多晶硅有源層503形成于遮光圖案402的上方；第一連接線601的一端與第一信號(hào)線電連接，另一端通過(guò)柵絕緣層502上的過(guò)孔與外引腳401電連接。

即：先通過(guò)一次構(gòu)圖工藝形成多晶硅有源層503；之后通過(guò)一次構(gòu)圖工藝形成柵絕緣層502，柵絕緣層502包括露出部分外引腳401的過(guò)孔；然后，通過(guò)一次構(gòu)圖工藝形成柵金屬層。

其中，形成多晶硅有源層503，具體可以采用如下方法：采用等離子增強(qiáng)化學(xué)氣相沉積法(plasmaenhancedchemicalvapordeposition，簡(jiǎn)稱(chēng)pecvd)在襯底10上沉積一層非晶硅薄膜，采用高溫烤箱對(duì)非晶硅薄膜進(jìn)行脫氫工藝處理，以防止在晶化過(guò)程中出現(xiàn)氫爆現(xiàn)象以及降低晶化后薄膜內(nèi)部的缺陷態(tài)密度作用。脫氫工藝完成后，進(jìn)行低溫多晶硅(lowtemperaturepoly-silicon，ltps)工藝過(guò)程，采用激光退火工藝(ela)、金屬誘導(dǎo)結(jié)晶工藝(mic)、固相結(jié)晶工藝(spc)等結(jié)晶化手段對(duì)非晶硅薄膜進(jìn)行結(jié)晶化處理，在襯底10上形成多晶硅薄膜。之后，進(jìn)行光刻、刻蝕形成多晶硅有源層503。

當(dāng)然，也可以先對(duì)非晶硅薄膜進(jìn)行光刻、刻蝕形成非晶硅層，之后，對(duì)非晶硅層進(jìn)行l(wèi)tps工藝，形成多晶硅有源層503。

本領(lǐng)域技術(shù)人員應(yīng)該知道，多晶硅有源層503和遮光圖案402位于襯底10的顯示區(qū)01。

柵絕緣層502的材料包括siox、sinx中的至少一種。

柵金屬層的材料包括mo、鋁鉬合金等。

s13、如圖8h和8i所示，依次形成層間絕緣層90、包括源極504、漏極505、第二信號(hào)線(圖中未標(biāo)識(shí)出)和第二連接線602的源漏金屬層；第二連接線602的一端與第二信號(hào)線電連接，另一端通過(guò)層間絕緣層90和柵絕緣層502上的過(guò)孔與外引腳401電連接；其中，第一連接線601與第二連接線602相互絕緣。

即，先通過(guò)一次構(gòu)圖工藝形成層間絕緣層90，為露出部分外引腳401以及多晶硅有源層503，在刻蝕形成層間絕緣層90時(shí)，還對(duì)柵絕緣層502進(jìn)行刻蝕，以在層間絕緣層90和柵絕緣層502上同時(shí)形成露出部分外引腳401、用于使源極504和漏極505與多晶硅有源層503接觸的過(guò)孔；之后通過(guò)一次構(gòu)圖工藝形成源漏金屬層。

其中，層間絕緣層90的材料包括siox、sinx中的至少一種。

源漏金屬層的材料包括鉬(mo)、鋁鉬合金等。

s14、如圖4所示，形成第一鈍化層70。

其中，第一鈍化層70的材料包括siox、sinx中的至少一種。

在s10-s14的基礎(chǔ)上，如圖5和圖6所示，在第一鈍化層70上依次形成平坦層100和第一透明電極110。

其中，平坦層100的材料可以為樹(shù)脂材料，平坦層100可進(jìn)一步起到保護(hù)裸芯片20的作用。平坦層100可采用旋涂工藝制備形成，以上形成平坦層100后的基板平坦性更好。

第一透明電極110可以為像素電極，或者陽(yáng)極。

當(dāng)?shù)谝煌该麟姌O110為像素電極時(shí)，可選的，如圖6所示，所述制備方法還包括形成第二透明電極120，即公共電極。第一透明電極110和第二透明電極120之間通過(guò)第二鈍化層130隔離。

當(dāng)?shù)谝煌该麟姌O110為陽(yáng)極時(shí)，所述制備方法還包括依次在陽(yáng)極上方形成有機(jī)材料功能層和陰極。

以上所述，僅為本發(fā)明的具體實(shí)施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。