相關(guān)申請的交叉引用

通過引用將2016年2月24日提交的日本專利申請no.2016-032688的公開(包括說明書、附圖和摘要)的全部內(nèi)容并入本文中。

本發(fā)明涉及半導(dǎo)體裝置以及用于制造該半導(dǎo)體裝置的方法，并且本發(fā)明能夠適合地用于例如包括非易失性存儲器的半導(dǎo)體裝置。

背景技術(shù)：

作為電可寫且可擦除的非易失性存儲器，eeprom(電可擦除可編程只讀存儲器)已被廣泛使用。這些當(dāng)前廣泛使用的由閃存存儲器代表的儲存裝置包括misfet的柵極電極之下由氧化物膜圍繞的捕獲絕緣膜或?qū)щ姼烹姌O，并且使浮柵或捕獲絕緣膜中的電荷累積狀態(tài)成為作為晶體管的閾值讀出的存儲器信息。該捕獲絕緣膜意指能夠累積電荷的絕緣膜，并且可以引用氮化硅膜等作為示例。通過將電荷注入到這樣的電荷累積區(qū)/從這樣的電荷累積區(qū)釋放電荷，改變misfet的閾值并將misfet作為儲存元件操作。作為這種閃存存儲器，存在使用monos(金屬-氧化物-氮化物-氧化物-半導(dǎo)體)膜的分裂柵極型單元。在這樣的存儲器中，通過使用氮化硅膜作為電荷累積區(qū)，與導(dǎo)電浮柵膜相比，存在以下優(yōu)勢：因為離散地累積電荷而在數(shù)據(jù)保持的可靠性方面有卓越的優(yōu)點，因為在數(shù)據(jù)保持的可靠性方面的卓越而有使得氮化硅膜上方和下方的氧化物膜是薄膜的能力以及降低寫/擦除操作的電壓的能力，等等。

另外，分裂柵極型存儲器單元包括通過第一柵極絕緣膜形成在半導(dǎo)體襯底上方的控制柵極電極(選擇性柵極電極)，以及通過包括電荷累積區(qū)的第二柵極絕緣膜形成在半導(dǎo)體襯底上方的存儲器柵極電極。進一步的，分裂柵極型存儲器單元包括形成在半導(dǎo)體襯底的表面上方以將控制柵極電極和存儲器柵極電極夾在中間的一對半導(dǎo)體區(qū)(源區(qū)和漏區(qū))，并且第二柵極絕緣膜具有稱作ono膜的結(jié)構(gòu)，其中ono膜是氧化硅膜、氮化硅膜和氧化硅膜的層疊結(jié)構(gòu)。

另外，在日本未經(jīng)審查的專利申請公布2006-41354中，公開了分裂柵極型存儲器單元，在該分裂柵極型存儲器單元中，突起形狀的有源區(qū)形成在半導(dǎo)體襯底的表面上方，選擇性柵極(控制柵極電極)和存儲器柵極(存儲器柵極電極)被安置為跨過突起形狀的有源區(qū)。進一步的，選擇性柵極500通過柵極絕緣膜900形成在有源區(qū)上方，并且存儲器柵極550通過由ono膜形成的柵極絕緣膜950形成在有源區(qū)上方。ono膜具有熱氧化硅膜、由cvd方法形成的氮化硅膜以及由cvd方法或issg方法形成的氧化硅膜的層疊結(jié)構(gòu)，并且具有電荷保持功能。

技術(shù)實現(xiàn)要素：

本申請的發(fā)明人已經(jīng)研究了具有與日本未經(jīng)審查的專利申請公布2006-41354的結(jié)構(gòu)類似的結(jié)構(gòu)的鰭型非易失性存儲器單元，并且該存儲器單元包括安置為跨過突起形狀的有源區(qū)(稱作“鰭”和“突起部”)的控制柵極電極和存儲器柵極電極，其中突起形狀的有源區(qū)形成在半導(dǎo)體襯底的表面上方。從半導(dǎo)體襯底的表面突出的鰭的外圍覆蓋有形成在半導(dǎo)體襯底的表面上方的元件分離膜，并且鰭從元件分離膜突出。鰭是長方體的突出部分，具有在半導(dǎo)體襯底的主表面的第二方向(下文所述的y方向)上的寬度，在與第二方向垂直的第一方向(下文所述的x方向)上延伸，并且具有主表面(上表面)和側(cè)表面?？刂茤艠O電極在第一方向上延伸，通過第一柵極絕緣膜沿著鰭的主表面和側(cè)表面形成，并且在鰭周圍的元件分離膜上方延伸。另外，存儲器柵極電極被安置為在第一方向上與控制柵極電極相鄰，并且在第二方向上延伸。存儲器柵極電極通過第二柵極絕緣膜沿著鰭的主表面和側(cè)表面形成，并且在鰭周圍的元件分離膜上方延伸。進一步的，第二柵極絕緣膜由上文所述的ono膜形成，并且層狀結(jié)構(gòu)(氮化硅膜及其上層的氧化硅膜)的第二柵極絕緣膜內(nèi)的部分的層也施加在元件分離膜和存儲器柵極電極之間。另外，在鰭內(nèi)形成一對半導(dǎo)體區(qū)(源區(qū)和漏區(qū))以將控制柵極電極和存儲器柵極電極夾在其間。換言之，也可以說，非易失性存儲器單元由串聯(lián)耦接的控制晶體管和存儲器晶體管形成。

根據(jù)本申請的發(fā)明人的研究，已發(fā)現(xiàn)在存儲器晶體管中，存在由于不能確保與鰭的高度匹配的導(dǎo)通電流，所以不能得到所期望的讀特性和寫特性這樣的問題。例如，當(dāng)使得形成控制晶體管和存儲器晶體管的鰭的初始高度為40nm時，在控制晶體管中，因為第一柵極絕緣膜的膜厚度是例如大約2nm，所以對控制晶體管的導(dǎo)通電流有貢獻(xiàn)的鰭的高度是大約38nm，并且一般等于鰭的初始高度。另一方面，在存儲器晶體管的情況下，因為作為第二柵極絕緣膜的ono膜的總膜厚度為大約20nm，所以對存儲器晶體管的導(dǎo)通電流有貢獻(xiàn)的鰭的高度是大約20nm，該高度變成了鰭的初始高度的大約1/2。例如，在控制晶體管中，通過由熱氧化方法來形成第一柵極絕緣膜，鰭的高度減小。在存儲器晶體管中，首先，因為第二柵極絕緣膜的一部分通過鰭的表面的熱氧化形成，所以鰭的高度減小。并且，因為氮化硅膜和其上方的氧化硅膜施加在如上所述的元件分離膜和存儲器柵極電極之間，所以存儲器柵極電極和鰭重疊的范圍減小。因此，在存儲器晶體管中，相對于初始高度，對導(dǎo)通電流有貢獻(xiàn)的鰭的高度顯著地減小。也就是說，在存儲器晶體管中，不能確保充足的與鰭的初始高度匹配的導(dǎo)通電流，并且讀特性和寫特性惡化。

換言之，期望在包括鰭型非易失性存儲器的半導(dǎo)體裝置中的特性的進一步改善。

其它問題和新特征將從附圖和本說明書的描述中被闡明。

根據(jù)實施例，半導(dǎo)體裝置包括包含第一主表面的半導(dǎo)體襯底、形成在第一主表面上方的元件分離膜以及作為半導(dǎo)體襯底的一部分的突起部，該突起部從元件分離膜突出并在平面視圖中的第一方向上延伸。半導(dǎo)體裝置進一步包括控制柵極電極和存儲器柵極電極，其中控制柵極電極通過第一絕緣膜沿著突起部的表面在與第一方向垂直的第二方向上延伸并且與元件分離膜的第二主表面重疊，存儲器柵極電極通過第二絕緣膜沿著突起部的表面在第二方向上延伸并且與元件分離膜的第三主表面重疊，其中相對于第一主表面，第三主表面低于第二主表面。

根據(jù)實施例，能夠改善半導(dǎo)體裝置的性能。

附圖說明

圖1是作為實施例的半導(dǎo)體裝置的基本部分的平面視圖。

圖2是作為實施例的半導(dǎo)體裝置的基本部分的截面視圖。

圖3是在作為實施例的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖4是在圖3之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖5是在圖4之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖6是在圖5之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖7是在圖6之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖8是在圖7的相同步驟中的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖9是在圖8之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖10是在圖9之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖11是在圖10之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖12是在圖11之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖13是在圖11之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖14是在圖13之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖15是在圖14之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖16是在圖15之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

圖17是在圖16之后的半導(dǎo)體裝置的制造步驟期間的基本部分的截面視圖。

具體實施方式

在以下的實施例中，盡管當(dāng)為了方便的緣故而需要時將把描述分成多個部分或?qū)嵤├?，但這些部分或?qū)嵤├皇潜舜瞬幌嚓P(guān)的，并且除了特別明確說明的情況，一個與另一個的部分或全部具有修改、細(xì)節(jié)、補充說明等的關(guān)系。進一步的，在以下實施例中，當(dāng)提到元件等的量(包括個數(shù)、數(shù)值、數(shù)量和范圍等)時，元件等的量不限于所提到的特定的量，而是可以等于或大于以及等于或小于所提到的特定的量，除了特別明確指定的情況、原理上明顯限于特定的量的情況等等以外。并且，在以下實施例中，無須說明，其構(gòu)成元件(還包括基本步驟等)不一定是不可或缺的，除了特別明確指定的情況、原理上被認(rèn)為是明顯不可或缺的情況等等以外。以類似的方式，在以下實施例中，當(dāng)提到構(gòu)成元件等的形狀、位置關(guān)系等時，它們要包含與構(gòu)成元件等的形狀等基本近似或類似的形狀等，除了特別明確指定的情況、原理上明顯被認(rèn)為不是這種情況的情況等等以外。對于上述數(shù)值和范圍，這個事實也類似。

以下，將基于附圖詳細(xì)說明實施例。并且，在用于說明實施例的所有附圖中，將為具有相同功能的構(gòu)件給定相同的附圖標(biāo)記，并且將省略對具有相同功能的構(gòu)件的重復(fù)說明。進一步，在以下實施例中，除特別需要時，原則上將不會重復(fù)對相同或相似部分的說明。

并且，在實施例中所使用的附圖中，還存在為了便于理解附圖，即使在截面視圖中也省略剖面線的情況。進一步，還存在為了便于理解附圖，即使在平面視圖中也給定剖面線的情況。

(實施例)

<半導(dǎo)體裝置的裝置結(jié)構(gòu)>

圖1是本實施例中的半導(dǎo)體裝置的基本部分的平面視圖。如圖1中所示，在存儲器單元部a中，多個存儲器單元被安置為矩陣形狀并形成存儲器單元陣列。圖2是本實施例中的半導(dǎo)體裝置的基本部分的截面視圖。在圖2中，示出了存儲器單元部a的三幅截面視圖，存儲器單元部a1是沿著圖1的a1-a1’的截面視圖，存儲器單元部a2是沿著圖1的a2-a2’的截面視圖，以及存儲器單元部a3是沿著圖1的a3-a3’的截面視圖。換言之，存儲器單元部a1是沿著鰭fa的延伸方向的截面視圖，存儲器單元部a2是沿著控制柵極電極cg的延伸方向的截面視圖，以及存儲器單元部a3是沿著存儲器柵極電極mg的延伸方向的截面視圖。

如圖1中所示，在存儲器單元部a中，在x方向上延伸的多個鰭fa以相等的間隔安置在y方向上。例如，鰭fa是選擇性地從半導(dǎo)體襯底1的主表面(表面、上表面)1a突出的長方體的突出部(突起部)，并且鰭fa的下端部分被覆蓋半導(dǎo)體襯底1的主表面1a的元件分離膜stm圍繞。鰭fa是半導(dǎo)體襯底1的一部分，并且是半導(dǎo)體襯底1的有源區(qū)。因此，在平面視圖中，相鄰的鰭fa之間的間隙填充有元件分離膜stm，并且鰭fa的外圍被元件分離膜stm圍繞。鰭fa是用于形成存儲器單元mc的有源區(qū)。盡管未例示出，但鰭fa終止在存儲器單元陣列的端部處。換言之，鰭fa在x方向上有兩個端部。

在多個鰭fa上方，安置了在y方向(與x方向垂直的方向)上延伸的多個控制柵極電極cg和多個存儲器柵極電極mg。為了將控制柵極電極cg和存儲器柵極電極mg夾在中間，在控制柵極電極cg側(cè)形成漏區(qū)md并在存儲器柵極電極mg側(cè)形成源區(qū)ms。漏區(qū)md和源區(qū)ms是形成在鰭fa內(nèi)的n型半導(dǎo)體區(qū)。漏區(qū)md形成在x方向上彼此相鄰的兩個控制柵極電極cg之間，并且源區(qū)ms形成在x方向上彼此相鄰的兩個存儲器柵極電極mg之間。存儲器單元mc包括控制柵極電極cg、存儲器柵極電極mg、漏區(qū)md和源區(qū)ms。存儲器單元mc包括控制晶體管ct和存儲器晶體管mt，其中控制晶體管ct包括控制柵極電極cg，存儲器晶體管mt與控制晶體管ct耦接并且包括存儲器柵極電極mg。存儲器單元mc是分裂柵極型單元(分裂柵極型存儲器單元)。

在x方向上彼此相鄰的兩個存儲器單元mc中，漏區(qū)md或源區(qū)ms被共享。共享漏區(qū)md的兩個存儲器單元mc關(guān)于漏區(qū)md在x方向上彼此鏡像對稱，而共享源區(qū)ms的兩個存儲器單元mc關(guān)于源區(qū)ms在x方向上彼此鏡像對稱。

在每個鰭fa中，在x方向上形成多個存儲器單元mc，在x方向上排列的多個存儲器單元mc的漏區(qū)md通過形成在接觸孔cnt內(nèi)的插塞電極pg與源線sl耦接，其中源線sl由在x方向上延伸的金屬導(dǎo)線mw形成。另外，在y方向上排列的多個存儲器單元mc的源區(qū)ms與位線bl耦接，其中位線bl由在y方向上延伸的金屬導(dǎo)線mw形成。優(yōu)選的是將與位線bl不同的層的金屬導(dǎo)線用于源線sl。

鰭fa是例如長方體的突出部，該長方體在與半導(dǎo)體襯底1的主表面1a垂直的方向上從主表面1a突出。鰭fa具有長側(cè)方向上的可選的長度、短側(cè)方向上的可選的寬度以及高度方向上的可選的高度。鰭fa不一定是長方體，而包括通過削圓在短側(cè)方向上的截面視圖中的矩形的拐角部分所得的形狀。并且，在平面視圖中鰭fa延伸所沿著的方向是長側(cè)方向，并且與長側(cè)方向垂直的方向是短側(cè)方向。簡言之，長度大于寬度。只要鰭fa是具有長度、寬度和高度的突出部，鰭fa的形狀就不是問題。在寬度方向上，鰭fa具有相對的側(cè)表面和與相對的側(cè)表面耦接的主表面(上表面)。例如，還包括平面視圖中彎曲的圖案。

接著，將使用圖2說明存儲器單元mc的結(jié)構(gòu)。

在半導(dǎo)體襯底1的存儲器單元部a中形成鰭fa，其中鰭fa是半導(dǎo)體襯底1的突出部。鰭fa的下部部分被形成在半導(dǎo)體襯底1的主表面1a上方的元件分離膜stm圍繞。換言之，如圖1中所示，鰭fa被元件分離膜stm分離。在鰭fa的下部部分中，形成作為p型半導(dǎo)體區(qū)的p型阱pw1。換言之，鰭fa形成在p型阱pw1內(nèi)。多個鰭fa形成在p型阱pw1內(nèi)，盡管并未例示出它們。

控制柵極電極cg通過柵極絕緣膜git形成在鰭fa的主表面faa和側(cè)表面fas上方，并且存儲器柵極電極mg通過柵極絕緣膜gim形成于在鰭fa的長側(cè)方向上與控制柵極電極cg相鄰的區(qū)中?？刂茤艠O電極cg和存儲器柵極電極mg通過柵極絕緣膜gim彼此電分離?？蓪⒉煌跂艠O絕緣膜gim的絕緣膜施加在控制柵極電極cg和存儲器柵極電極mg之間用于電分離。

此處，柵極絕緣膜git是通過對鰭fa的主表面faa和側(cè)表面fas熱氧化形成的熱氧化膜(氧化硅膜)，并且其膜厚度是2nm，其中鰭fa是由硅形成的半導(dǎo)體襯底1的突出部。并且，柵極絕緣膜gim包括絕緣膜if1、形成在絕緣膜if1上方的絕緣膜if2和形成在絕緣膜if2上方的絕緣膜if3，其中絕緣膜if1由通過對鰭fa的主表面faa和側(cè)表面fas熱氧化形成的并且具有4nm膜厚度的熱氧化膜(氧化硅膜)形成，其中鰭fa是由硅形成的半導(dǎo)體襯底1的突出部。絕緣膜if2由作為電荷累積層(電荷累積部、電荷累積區(qū))的氮化硅膜形成，并且絕緣膜if3由覆蓋氮化硅膜的表面的氧氮化硅膜形成。氮化硅膜具有7nm的膜厚度，并且氧氮化硅膜具有9nm的膜厚度。換言之，柵極絕緣膜gim具有氧化硅膜、氮化硅膜和氧氮化硅膜的層疊結(jié)構(gòu)，并且柵極絕緣膜gim的膜厚度變成20nm，這比控制柵極電極cg下方的柵極絕緣膜git更厚。柵極絕緣膜gim可以是氧化硅膜、氮化硅膜、氧氮化硅膜和它們的層疊結(jié)構(gòu)。并且，作為柵極絕緣膜gim，可以使用結(jié)合了硅的氧化物膜(siox)、氮化硅膜(sin)、鋁的氧化物膜(alox)、鉿的氧化物膜(hfox)以及氧氮化硅膜(sion)的層疊膜。例如，柵極絕緣膜gim可以具有從半導(dǎo)體襯底1側(cè)起的siox/sion/hfox/alox、alox/sion/hfox/alox或sion/siox/hfox/alox等等的層疊結(jié)構(gòu)。

如存儲器單元部a2中所示，在鰭fa的短側(cè)方向上，控制柵極電極cg通過柵極絕緣膜git沿著鰭fa的主表面faa和相對的側(cè)表面fas延伸，并且在圍繞鰭fa的下部部分(將鰭fa的下部部分夾在中間)的元件分離膜stm的上方延伸。以類似的方式，如存儲器單元部a3中所示，在鰭fa的短側(cè)方向上，存儲器柵極電極mg通過柵極絕緣膜gim沿著鰭fa的主表面faa和相對的側(cè)表面fas延伸，并且在圍繞鰭fa(將鰭fa夾在中間)的元件分離膜stm的上方延伸。在存儲器柵極電極mg的延伸方向上，在元件分離膜stm和存儲器柵極電極mg之間，插入絕緣膜if2和絕緣膜if3。

盡管硅化物層sc形成在存儲器柵極電極mg的主表面上方，但是控制柵極電極cg的主表面覆蓋有絕緣膜9，沒有形成硅化物層。并且，將源區(qū)ms和漏區(qū)md布置在控制柵極電極cg和存儲器柵極電極mg的外側(cè)以便將控制柵極電極cg和存儲器柵極電極mg夾在中間。源區(qū)ms包括n^-型半導(dǎo)體區(qū)ex1和n⁺型半導(dǎo)體區(qū)sd1，并且漏區(qū)md包括n^-型半導(dǎo)體區(qū)ex2和n⁺型半導(dǎo)體區(qū)sd2。在短側(cè)方向和高度方向上，源區(qū)ms和漏區(qū)md形成在從元件分離膜stm暴露的鰭fa的整個區(qū)的上方。在源區(qū)ms和漏區(qū)md的n⁺型半導(dǎo)體區(qū)sd1和sd2的表面上方，也形成了硅化物層sc。

在控制柵極電極cg和存儲器柵極電極mg的側(cè)壁上方，形成側(cè)壁間隔件(側(cè)壁、側(cè)壁絕緣膜)sw和層間絕緣膜il1，并且在層間絕緣膜il1上方形成層間絕緣膜il2以覆蓋控制柵極電極cg、存儲器柵極電極mg、源區(qū)ms和漏區(qū)md。金屬布線mw形成在層間絕緣膜il2上方，并且金屬布線mw通過布置在接觸孔cnt內(nèi)的插塞電極pg與源區(qū)ms和漏區(qū)md的硅化物層sc耦接，其中接觸孔cnt形成在層間絕緣膜il2和il1中。

存儲器單元mc包括控制柵極電極cg、存儲器柵極電極mg、漏區(qū)md和源區(qū)ms。并且，長側(cè)方向的漏區(qū)md和源區(qū)ms之間的距離與存儲器單元mc的溝道長度相等，并且控制柵極電極cg或存儲器柵極電極mg與鰭fa的主表面faa和側(cè)表面fas相對(重疊)的區(qū)在短側(cè)方向上與存儲器單元mc的溝道寬度相等。進一步，因為存儲器單元mc包括控制晶體管ct和存儲器晶體管mt，所以鰭fa的主表面faa上方的控制柵極電極cg的長度與控制晶體管ct的柵極長度相等，并且控制柵極電極cg與鰭fa的主表面faa和側(cè)表面fas相對(重疊)的區(qū)在短側(cè)方向上與控制晶體管ct的溝道寬度相等。另外，鰭fa的主表面faa上方的存儲器柵極電極mg的長度與存儲器晶體管mt的柵極長度相等，并且存儲器柵極電極mg與鰭fa的主表面faa和側(cè)表面fas相對(重疊)的區(qū)在短側(cè)方向上與存儲器晶體管mt的溝道寬度相等。

在本實施例中，存儲器單元部a3的元件分離膜stm的主表面stmm低于存儲器單元部a2的元件分離膜stm的主表面stmc。因此，即使在元件分離膜stm與存儲器柵極電極mg之間插入絕緣膜if2、if3，也能夠使對存儲器晶體管mt的導(dǎo)通電流有貢獻(xiàn)的鰭的高度接近對控制晶體管ct的導(dǎo)通電流有貢獻(xiàn)的鰭的高度。因此，能夠增加存儲器晶體管mt的導(dǎo)通電流，并且能夠改善讀特性和寫特性。此處，主表面stmm低于主表面stmc的事實意指，相對于半導(dǎo)體襯底1的主表面1a，與存儲器柵極電極mg重疊的區(qū)(部分)的元件分離膜stm的膜厚度比與控制柵極電極cg重疊的區(qū)(部分)的膜厚度薄。

進一步的，優(yōu)選的是使得存儲器單元部a3的元件分離膜stm的主表面stmm比存儲器單元部a2的元件分離膜stm的主表面stmc低距離x，并且使得該距離x等于或大于柵極絕緣膜gim的膜厚度d。可以使得對存儲器晶體管mt的導(dǎo)通電流有貢獻(xiàn)的鰭的高度等于或大于對控制晶體管ct的導(dǎo)通電流有貢獻(xiàn)的鰭的高度。由此，能夠增大存儲器晶體管mt的導(dǎo)通電流，并且能夠改善讀特性和寫特性。此處，對導(dǎo)通電流有貢獻(xiàn)的鰭的高度意指存儲器柵極電極mg或控制柵極電極cg與鰭fa的側(cè)壁fas重疊的范圍。此處，優(yōu)選的是，使得元件分離膜stm的主表面stmc和stmm例如是元件分離膜stm與鰭fa彼此接觸的部分。進一步的，柵極絕緣膜gim的膜厚度d意指絕緣膜if1、if2和if3的總膜厚度，并且優(yōu)選的是，使得絕緣膜if1是鰭fa的主表面faa或側(cè)表面fas上方的膜厚度，以及使得絕緣膜if2和if3是鰭fa的主表面faa上方或元件分離膜stm上方的膜厚度。

另外，因為存儲器單元部a3的元件分離膜stm的主表面stmm比存儲器單元部a2的元件分離膜stm的主表面stmc低，所以存儲器單元部a3的鰭高度hm比存儲器單元部a2的鰭高度hc高(大)。進一步的，存儲器單元部a3的鰭高度hm與存儲器單元部a2的鰭高度hc的差變得等于或大于柵極絕緣膜gim的膜厚度d。此處，鰭高度hm是從存儲器單元部a3的元件分離膜stm的主表面stmm到鰭fa的主表面faa的距離，而鰭高度hc是從存儲器單元部a2的元件分離膜stm的主表面stmc到鰭fa的主表面faa的距離。

另外，因為存儲器單元部a3的元件分離膜stm的主表面stmm比存儲器單元部a2的元件分離膜stm的主表面stmc低，所以存儲器柵極電極mg下方的半導(dǎo)體襯底1的主表面1a上方的元件分離膜stm的膜厚度比控制柵極電極cg下方的半導(dǎo)體襯底1的主表面1a上方的元件分離膜stm的膜厚度薄。

進一步的，在圖3-圖17中省略圖2中示出的p型阱pw1和pw2。

<半導(dǎo)體裝置的制造步驟>

圖3-圖17是在本實施例的半導(dǎo)體裝置的形成步驟期間的基本部分的截面視圖或平面視圖。

首先，將說明存儲器單元部a的鰭fa的制造步驟。

圖3是說明用來確定用于形成鰭fa的區(qū)的掩模膜4的形成步驟(步驟s1)的附圖。

在半導(dǎo)體襯底1上方，堆疊絕緣膜2和3。半導(dǎo)體襯底1例如由具有大約1-10ωcm的特定電阻的p型單晶硅等等形成。絕緣膜2由氧化硅膜形成并且其膜厚度為大約2-10nm。絕緣膜3由氧氮化硅膜形成并且其膜厚度為大約20-100nm。接著，在絕緣膜3上方堆疊非晶硅膜并且之后將非晶硅膜圖案化成期望的形狀，由此形成由非晶硅膜形成的掩模膜4。使得掩模膜4的膜厚度為20-200nm。因為在掩模膜4的兩個端部處都形成鰭fa或fb，所以可以通過掩模膜4的寬度來確定相鄰的鰭fa的間隔。

圖4是說明用于形成鰭fa的硬掩模膜5的形成步驟(步驟s2)的附圖。

在將具有10-40nm膜厚度的氧化硅膜堆疊在半導(dǎo)體襯底1上方以覆蓋掩模膜4的上表面和側(cè)表面之后，對氧化硅膜進行各向異性干法刻蝕，由此在掩模膜4的側(cè)壁上方形成硬掩模膜5。硬掩模膜5的寬度變成10-40nm。在形成硬掩模膜5之后，去除掩模膜4。

圖5是用于說明鰭fa的形成步驟(步驟s3)的附圖。

使用硬掩模膜5作為掩模對絕緣膜3和2以及半導(dǎo)體襯底1進行各向異性干法刻蝕，形成在平面視圖中具有與硬掩模膜5的形狀相等的形狀的絕緣膜3和2以及鰭fa。并且，通過將從硬掩模膜5暴露的區(qū)的半導(dǎo)體襯底1切下100-250nm，可以形成具有從半導(dǎo)體襯底1的主表面1a起100-250nm高度的鰭fa。當(dāng)然，存儲器單元部a的鰭fa的寬度wa與邏輯部b的鰭fb的寬度wb相等。此處，鰭fa的寬度是上述控制柵極電極cg跨越的方向上的長度。在形成鰭fa之后，去除硬掩模膜5。

接著，將說明元件分離膜stm的形成步驟(步驟s4)。

在半導(dǎo)體襯底1上方，堆疊由氧化硅膜等形成的絕緣膜以使鰭fa以及絕緣膜2和3完全地嵌入，對該絕緣膜進行cmp(化學(xué)機械拋光)處理，并暴露絕緣膜3的主表面。由此，如圖6中所示，在半導(dǎo)體襯底1的主表面1a上方形成具有平坦的主表面6a的絕緣膜6。在形成絕緣膜6之后，去除絕緣膜3和2。也可以只去除絕緣膜3。

接著，如圖7中所示，對絕緣膜6進行刻蝕處理，使絕緣膜6的主表面6a在高度方向上縮進(降低)，并暴露鰭fa的側(cè)表面的一部分和主表面。由此，元件分離膜stm形成在存儲器單元部a的鰭fa的下部部分中。存儲器單元部a的鰭fa的高度ha是從元件分離膜stm的主表面(上表面、表面)stma到鰭fa的主表面faa的距離。由此，完成元件分離膜stm的形成步驟(步驟s4)。

接著，將在圖8-圖17中說明存儲器單元mc的制造。在圖8-圖17中，將與圖2類似地示出存儲器單元部a1、a2和a3。

如圖8中所示，在存儲器單元部a1、a2和a3中，設(shè)置鰭fa。在存儲器單元部a2和a3中，鰭fa的初始寬度wa和鰭fa的初始高度ha大約相等地為40nm。并且，在圖7中所示的元件分離膜stm的形成步驟(步驟4)之后并在以下所述的步驟5之前，執(zhí)行圖2中所示的p型阱pw1的形成步驟。

圖9示出了絕緣膜7、導(dǎo)體膜8和絕緣膜9的形成步驟(步驟s5)。首先，在鰭fa的主表面faa和側(cè)表面fas上方形成絕緣膜7。對于絕緣膜7，對鰭fa的主表面faa和側(cè)表面fas熱氧化，形成大約2nm的氧化硅膜。接著，在絕緣膜7上方堆疊膜厚度等于或大于鰭fa的高度的導(dǎo)體膜8，對導(dǎo)體膜8進行cmp處理，并由此形成具有平坦的主表面的導(dǎo)體膜8。然后，在導(dǎo)體膜8的主表面上方堆疊絕緣膜9。導(dǎo)體膜8由多晶硅膜(硅膜)形成，并且絕緣膜9由氮化硅膜形成。并且，在導(dǎo)體膜8的cmp步驟中，重要的是導(dǎo)體膜8留在鰭fa的主表面上方。

圖10示出了控制柵極電極cg的形成步驟(步驟s6)。在絕緣膜9上方，選擇性地形成由抗蝕劑膜pr1形成的掩模膜?？刮g劑膜pr1具有覆蓋控制柵極電極cg的形成區(qū)并且暴露存儲器單元部a中除了控制柵極電極cg的形成區(qū)外的區(qū)的圖案。對絕緣膜9和導(dǎo)體膜8進行干法刻蝕處理，去除從抗蝕劑膜pr1暴露的區(qū)的絕緣膜9和導(dǎo)體膜8，由此形成控制柵極電極cg。在干法刻蝕處理或之后的清潔步驟中加工絕緣膜7，由此在控制柵極電極cg下方形成柵極絕緣膜git。并且，在存儲器單元部a3中，去除絕緣膜9、導(dǎo)體膜8和絕緣膜7，并暴露鰭fa的主表面faa和側(cè)表面fas。進一步的，在將絕緣膜9圖案化之后或在將絕緣膜9和導(dǎo)體膜8圖案化之后，去除抗蝕劑膜pr1。

圖11和圖12示出了元件分離膜stm的縮進步驟(步驟s7)。如圖11和圖12中所示，被相鄰的控制柵極電極cg夾在中間的區(qū)覆蓋有由抗蝕劑膜pr2形成的掩模膜。然而，計劃要形成存儲器柵極電極mg的被相鄰的控制柵極電極cg夾在中間的上述區(qū)從抗蝕劑膜pr2暴露。并且，使用抗蝕劑膜pr2作為刻蝕掩模來刻蝕從抗蝕劑膜pr2暴露的元件分離膜stm，并將從抗蝕劑膜pr2暴露的元件分離膜stm的主表面stma向半導(dǎo)體襯底1的向內(nèi)的方向縮進(降低)。在圖12中，對通過刻蝕而縮進的區(qū)給出了剖面線。換言之，在相鄰的鰭fa之間并且在相鄰的控制柵極電極cg之間的從抗蝕劑膜pr2暴露的區(qū)的元件分離膜stm被縮進。對于該刻蝕，優(yōu)選的是例如使用通過氫氟酸(hf)或緩沖氫氟酸(bhf)的濕法刻蝕，并能夠減少鰭fa的頭部部分的刮擦(scraping)。并且，在濕法刻蝕中，優(yōu)選的是使用barc膜和抗蝕劑膜的層疊膜作為掩模膜。因為barc膜和基底(bedding)的元件分離膜stm的粘合性能高，所以能夠防止由掩模膜的剝落或濕法刻蝕溶液的滲出所導(dǎo)致的刻蝕失效。進一步的，可以將使用氟基氣體的干法刻蝕用于刻蝕。此處，重要的是縮進形成存儲器柵極電極mg的部分的stm的表面。并且，適當(dāng)?shù)氖?，使得元件分離膜stm的縮進量等于或大于柵極絕緣膜gim的總膜厚度。

圖13示出了絕緣膜10、11和13的形成步驟(步驟s8)。首先，在從控制柵極電極cg暴露的鰭fa的主表面faa和側(cè)表面fas上方，順序地形成絕緣膜10、11和13。絕緣膜10是通過對鰭fa的主表面faa和側(cè)表面fas熱氧化而形成的氧化硅膜，并且其膜厚度為4nm，該膜厚度比柵極絕緣膜git的膜厚度厚。接著，由通過cvd方法形成的氮化硅膜形成絕緣膜11，并且使其膜厚度為7nm。此處，柵極絕緣膜git和控制柵極電極cg的側(cè)表面覆蓋有絕緣膜11。接著，在絕緣膜11上方，通過cvd方法或熱氧化形成絕緣膜13。由例如所形成的氮化硅膜形成絕緣膜13，并且使其膜厚度為9nm。并且，當(dāng)通過對由氮化硅膜形成的絕緣膜11的表面氧化來形成絕緣膜13時，還考慮絕緣膜13的膜厚度的一部分，因此需要將絕緣膜11堆疊為例如大約16nm。

圖14示出了存儲器柵極電極mg的形成步驟(步驟s9)的一部分的步驟。在絕緣膜13上方，堆疊例如由多晶硅膜(硅膜)形成的導(dǎo)體膜14。對于導(dǎo)體膜14，堆疊了膜厚度等于或大于控制柵極電極cg和絕緣膜9的層疊體的高度以及存儲器單元部a3的鰭fa的高度的導(dǎo)體膜14。接著，通過對導(dǎo)體膜14進行各向異性干法刻蝕，存儲器柵極電極mg和間隔件sp通過絕緣膜10、11和13形成在絕緣膜9和控制柵極電極cg的側(cè)表面上方。進一步的，盡管間隔件sp具有與存儲器柵極電極mg的結(jié)構(gòu)類似的結(jié)構(gòu)，但是因為在后述步驟中去除了該間隔件sp，所以給出了與存儲器柵極電極mg不同的名字。

圖15示出了用于去除間隔件sp并形成柵極絕緣膜gim的步驟(步驟s10)。首先，使用覆蓋存儲器柵極電極mg并暴露間隔件sp的抗蝕劑膜(未例示出)并通過例如濕法刻蝕處理，來去除圖14中所示的間隔件sp。接著，通過例如濕法刻蝕處理去除從存儲器柵極電極mg暴露的區(qū)的絕緣膜13、11和10，使得絕緣膜13、11和10選擇性地留在存儲器柵極電極mg下方(即，在存儲器柵極電極mg和鰭fa之間)，并形成包括絕緣膜if3、if2和if1的柵極絕緣膜gim。如圖15中所示，柵極絕緣膜gim沿著鰭fa的主表面faa和側(cè)表面fas形成。進一步的，還在元件分離膜stm和存儲器柵極電極mg之間形成柵極絕緣膜gim之外的絕緣膜11和13。此外，柵極絕緣膜gim也不僅在鰭fa的主表面faa與存儲器柵極電極mg之間形成，而且在控制柵極電極cg和存儲器柵極電極mg之間形成。

圖16示出了n^-型半導(dǎo)體區(qū)(雜質(zhì)擴散層)ex1、ex2的形成步驟(步驟s11)。通過由離子注入方法將諸如砷(as)或磷(p)的n型雜質(zhì)例如引入進鰭fa中，在鰭fa內(nèi)形成n^-型半導(dǎo)體區(qū)ex1和ex2。以相對于控制柵極電極cg和存儲器柵極電極mg自對準(zhǔn)的方式形成n^-型半導(dǎo)體區(qū)ex1和ex2。換言之，因為將n型雜質(zhì)注入進從控制柵極電極cg和存儲器柵極電極mg暴露的鰭fa的主表面和側(cè)表面，所以在控制柵極電極cg和存儲器柵極電極mg的兩側(cè)都形成n^-型半導(dǎo)體區(qū)ex1和ex2以將控制柵極電極cg和存儲器柵極電極mg夾在中間。因為雜質(zhì)在離子注入之后的熱處理中擴散，所以n^-型半導(dǎo)體區(qū)ex1部分地與存儲器柵極電極mg重疊，并且n^-型半導(dǎo)體區(qū)ex2部分地與控制柵極電極cg重疊。

圖17示出了側(cè)壁間隔件(側(cè)壁、側(cè)壁絕緣膜)sw、n⁺型半導(dǎo)體區(qū)(雜質(zhì)擴散層)sd1和sd2以及硅化物層sc的形成步驟(步驟s12)。在將由例如氧化硅膜、氮化硅膜或它們的層疊膜形成的絕緣膜堆疊在半導(dǎo)體襯底1的上方以覆蓋鰭fa的主表面faa之后，對絕緣膜進行各向異性干法刻蝕。由此，在存儲器單元區(qū)a1中，在絕緣膜9和控制柵極電極cg的側(cè)壁上方以及在存儲器柵極電極mg的側(cè)壁上方形成側(cè)壁間隔件sw。通過上述的各向異性干法刻蝕，在存儲器單元部a2和a3中，去除用于形成側(cè)壁間隔件sw的絕緣膜，并暴露絕緣膜9或者存儲器柵極電極mg。

接著，使用控制柵極電極cg、存儲器柵極電極mg和側(cè)壁間隔件sw作為掩模(用于防止離子注入的掩模)，通過由離子注入方法將諸如砷(as)或磷(p)的n型雜質(zhì)例如引入進鰭fa中，形成n⁺型半導(dǎo)體區(qū)sd1和sd2。

由此，由n^-型半導(dǎo)體區(qū)ex1和雜質(zhì)濃度高于n^-型半導(dǎo)體區(qū)ex1的雜質(zhì)濃度的n⁺型半導(dǎo)體區(qū)sd1形成用作存儲器單元mc的源區(qū)ms的n型半導(dǎo)體區(qū)，并且由n^-型半導(dǎo)體區(qū)ex2和雜質(zhì)濃度高于n^-型半導(dǎo)體區(qū)ex2的雜質(zhì)濃度的n⁺型半導(dǎo)體區(qū)sd2形成用作存儲器單元mc的漏區(qū)md的n型半導(dǎo)體區(qū)。

接著，在存儲器柵極電極mg、源區(qū)ms和漏區(qū)md的表面上方形成硅化物層sc。優(yōu)選的是，硅化物層sc由硅化鈷層(當(dāng)金屬膜是鈷膜時)、硅化鎳層(當(dāng)金屬膜是鎳膜時)或者添加有鉑的硅化鎳層(當(dāng)金屬膜是鎳鉑合金膜時)形成。

將參照圖2說明之后的步驟。

接著，將說明層間絕緣膜il1和il2、插塞電極pg和金屬布線mw的形成步驟。首先，在半導(dǎo)體襯底1上方形成(堆疊)層間絕緣膜il1。層間絕緣膜il1包括氧化硅膜的單體膜或者氮化硅膜和氧化硅膜的層疊膜等，其中層疊膜中的氧化硅膜形成在氮化硅膜上方以便比氮化硅膜更厚，并且層間絕緣膜il1可以通過例如cmp方法等來形成。接著，使用cmp方法等來拋光(拋光處理)層間絕緣膜il1的上表面，并且如圖2中所示的暴露控制柵極電極cg和存儲器柵極電極mg的各自的上表面。換言之，在這個拋光步驟中，暴露控制柵極電極cg上方的絕緣膜9和存儲器柵極電極mg上方的硅化物層sc。

接著，在層間絕緣膜il1上方形成層間絕緣膜il2。對于層間絕緣膜il2，可以采用主要由例如氧化硅形成的基于氧化硅的絕緣膜。在形成層間絕緣膜il2之后，可以通過由cmp方法來拋光層間絕緣膜il2的上表面來改善層間絕緣膜il2的上表面的平坦度。

接著，在層間絕緣膜il1和il2中形成接觸孔(開口、通孔)cnt。從接觸孔cnt暴露形成在存儲器單元mc的源區(qū)ms和漏區(qū)md的表面上方的硅化物層sc。

接著，在接觸孔cnt內(nèi)，形成由鎢(w)等形成的具有導(dǎo)電性的插塞電極pg作為用于耦接的導(dǎo)電部件。插塞電極pg具有阻擋導(dǎo)體膜(例如鈦膜、氮化鈦膜或者它們的層疊膜)和位于阻擋導(dǎo)體膜上方的主導(dǎo)體膜(鎢膜)的層疊結(jié)構(gòu)。插塞電極pg與存儲器單元mc的源區(qū)ms和漏區(qū)md耦接。

接著，在層間絕緣膜il2上方形成金屬布線mw。金屬布線mw具有阻擋導(dǎo)體膜(例如氮化鈦膜、鉭膜或者氮化鉭膜等)和形成在阻擋導(dǎo)體膜上方的主導(dǎo)體膜(銅膜)的層疊結(jié)構(gòu)。在圖2中，為了簡化附圖，將金屬布線mw示出為集成了阻擋導(dǎo)體膜和主導(dǎo)體膜。進一步的，同樣的情況也應(yīng)用于插塞電極pg。

通過以上所述的步驟，完成了本實施例的半導(dǎo)體裝置。

根據(jù)上述制造方法，存在如下步驟：在形成存儲器晶體管mt的柵極絕緣膜gim之前，縮進形成存儲器柵極電極mg的部分(區(qū))的元件分離膜stm的表面。因此，在形成柵極絕緣膜gim和存儲器柵極電極mg之后，可以使得對存儲器晶體管mt的導(dǎo)通電流有貢獻(xiàn)的鰭的高度接近對控制晶體管ct的導(dǎo)通電流有貢獻(xiàn)的鰭的高度。

另外，通過使得縮進量等于或大于柵極絕緣膜gim的總膜厚度，可以使得對存儲器晶體管mt的導(dǎo)通電流有貢獻(xiàn)的鰭的高度等于或大于對控制晶體管ct的導(dǎo)通電流有貢獻(xiàn)的鰭的高度。

盡管以上已基于實施例具體地說明了由本發(fā)明人所實現(xiàn)的發(fā)明，但是無需說明，本發(fā)明不限于上述實施例，并且在不偏離本發(fā)明的目的的范圍內(nèi)可能有各種改變。