技術(shù)領(lǐng)域

示例性實施方式涉及一種半導體裝置，更具體地，涉及一種包括場效應晶體管的半導體裝置。

背景技術(shù)：

由于半導體裝置的小尺寸、多功能特性和低制造成本，半導體裝置被廣泛用于電子工業(yè)中。半導體裝置可以被分類為存儲邏輯數(shù)據(jù)的半導體存儲器裝置、處理邏輯數(shù)據(jù)的半導體邏輯裝置以及具有半導體存儲器裝置的功能和半導體邏輯裝置的功能二者的混合半導體裝置中的任意一種。隨著電子工業(yè)的發(fā)展，已經(jīng)越來越需要具有優(yōu)異特性的半導體裝置。例如，已經(jīng)越來越需要高可靠的、高速的和/或多功能的半導體裝置。為了滿足這些需求，半導體裝置已經(jīng)高度集成并且半導體裝置的結(jié)構(gòu)已經(jīng)變得越來越復雜。

技術(shù)實現(xiàn)要素：

在這里描述主題的示例性實施方式可以提供一種半導體裝置，所述半導體裝置包括具有提高的電特性的場效應晶體管。

在一方面，半導體裝置可以包括：具有側(cè)壁的有源圖案，被位于基底上的器件隔離圖案限定，并具有從器件隔離圖案的頂表面突出的上部；襯里絕緣層，位于有源圖案的側(cè)壁上；柵極結(jié)構(gòu)，位于有源圖案上；以及源/漏區(qū)，位于柵極結(jié)構(gòu)的兩側(cè)處。襯里絕緣層可以包括第一襯里絕緣層和具有比第一襯里絕緣層的頂表面高的頂表面的第二襯里絕緣層。每一個源/漏區(qū)可以包括由第二襯里絕緣層限定并覆蓋第一襯里絕緣層的頂表面的第一部分和從第二襯里絕緣層向上突出的第二部分。

在另一方面，半導體裝置可以包括：具有側(cè)壁的有源圖案，被位于基底上的器件隔離圖案限定，并具有從器件隔離圖案的頂表面突出的上部；襯里絕緣層，在有源圖案與器件隔離圖案之間延伸；柵極結(jié)構(gòu)，位于有源圖案上；以及源/漏區(qū)，位于柵極結(jié)構(gòu)的兩側(cè)處。襯里絕緣層的至少一部分可以從器件隔離圖案的頂表面突出以限定每一個源/漏區(qū)的下部。

在又一方面，半導體裝置可以包括：有源圖案，從基底突出；柵極結(jié)構(gòu)，與有源圖案交叉；以及源/漏區(qū)，在柵極結(jié)構(gòu)的兩側(cè)處。有源圖案可以包括與柵極結(jié)構(gòu)疊置的第一部分和與源/漏區(qū)疊置的第二部分。有源圖案的第二部分的頂表面可以比有源圖案的第一部分的頂表面低。有源圖案的第二部分可以分別地插入源/漏區(qū)的下部中。

在一方面，包括具有側(cè)壁的有源圖案的半導體裝置被基底上的器件隔離圖案限定。有源圖案具有從器件隔離圖案的頂表面突出的上部和接觸基底的下部。該裝置還包括：襯里絕緣層，位于有源圖案的側(cè)壁上；柵極結(jié)構(gòu)，與有源圖案交叉；以及源/漏區(qū)，位于柵極結(jié)構(gòu)的兩側(cè)處。源/漏區(qū)的下部的水平生長寬度受襯里絕緣層約束，源/漏區(qū)的上部的水平生長寬度和豎直生長長度在襯里絕緣層的最高部上方不受約束。

附圖說明

考慮到附圖和下面的詳細描述，示例性實施方式將變得更加明顯。

圖1是示出根據(jù)一些示例性實施方式的半導體裝置的平面圖。

圖2A是沿圖1的線A-A’和線B-B’截取的剖視圖，圖2B和圖2C是分別沿圖1的線C-C’和線D-D’截取的剖視圖。

圖3A、圖3B和圖3C是圖2C的一部分的放大圖。

圖4是示出根據(jù)一些示例性實施方式的半導體裝置的平面圖。

圖5是沿圖4的線E-E’截取的剖視圖。

圖6、圖9和圖14是示出根據(jù)一些示例性實施方式的制造半導體裝置的方法的平面圖。

圖7A是沿圖6的線A-A’和線B-B’截取的剖視圖，圖7B是沿圖6的線C-C’截取的剖視圖。

圖8A是沿圖6的線A-A’和線B-B’截取的剖視圖，圖8B是沿圖6的線C-C’截取的剖視圖。

圖10A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖10B和圖10C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。

圖11A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖11B和圖11C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。

圖12A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖12B和圖12C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。

圖13A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖13B和圖13C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。

圖15A是沿圖14的線A-A’和線B-B’截取的剖視圖，圖15B和圖15C是分別沿圖14的線C-C’和線D-D’截取的剖視圖。

具體實施方式

圖1是示出根據(jù)一些示例性實施方式的半導體裝置的平面圖。圖2A是沿圖1的線A-A’和線B-B’截取的剖視圖，圖2B和圖2C是分別沿圖1的線C-C’和線D-D’截取的剖視圖。圖3A、圖3B和圖3C是圖2C的一部分的放大圖。

如圖1、圖2A、圖2B和圖2C中所示，可以提供包括第一區(qū)R1的基底100?；?00可以是半導體基底。例如，基底100可以是硅基底、鍺基底或絕緣體上硅(SOI)基底。第一區(qū)R1可以對應于在其上形成有用于存儲數(shù)據(jù)的多個存儲單元的存儲單元區(qū)的部分。在一些示例性實施方式中，構(gòu)成多個6T靜態(tài)隨機存取存儲器(SRAM)單元的存儲單元晶體管可以設(shè)置在第一區(qū)R1上。每個6T SRAM單元可以具有6個晶體管。然而，示例性實施方式不限于此。

第一區(qū)R1可以包括第一NMOSFET區(qū)NR1和第一PMOSFET區(qū)PR1。第一NMOSFET區(qū)NR1可以對應于在其上設(shè)置有N型MOS晶體管的有源區(qū)，第一PMOSFET區(qū)PR1可以對應于在其上設(shè)置有P型MOS晶體管的有源區(qū)。可以提供多個第一NMOSFET區(qū)NR1并可以提供多個第一PMOSFET區(qū)PR1。第一NMOSFET區(qū)NR1和第一PMOSFET區(qū)PR1可以沿第一方向D1布置。在一些示例性實施方式中，NMOSFET區(qū)NR1和PMOSFET區(qū)PR1可以沿第一方向D1交替地布置。

有源圖案AP1和AP2可以提供在第一區(qū)R1上。更詳細地，從基底100突出的第一有源圖案AP1可以設(shè)置在第一區(qū)R1的第一NMOSFET區(qū)NR1上。第一有源圖案AP1可以沿第一方向D1布置并可以具有在與第一方向D1交叉的第二方向D2上延伸的線形形狀。

從基底100突出的第二有源圖案AP2可以設(shè)置在第一區(qū)R1的第一PMOSFET區(qū)PR1上。第二有源圖案AP2可以沿第一方向D1布置并可以具有在第二方向D2上延伸的線形形狀。第一有源圖案AP1和第二有源圖案AP2中的每一個在第一方向D1上的寬度可以隨著距基底100的豎直高度的減小而增大。

有源圖案AP1和AP2可以在第一方向D1上以不同的距離彼此分開。在一些示例性實施方式中，第一NMOSFET區(qū)NR1上的第一有源圖案AP1之間的在第一方向D1上的距離可以定義為第一長度L1。第一PMOSFET區(qū)PR1上的第二有源圖案AP2之間的在第一方向D1上的距離可以定義為第二長度L2。同時，彼此相鄰的第一有源圖案AP1與第二有源圖案AP2之間的在第一方向D1上的距離可以限定為第三長度L3。第二長度L2可以比第一長度L1大，第三長度L3可以比第二長度L2大。第一長度至第三長度L1、L2和L3中的每一個可以對應于一個有源圖案的中心和與所述一個有源圖案相鄰的另一個有源圖案的中心之間的距離。

器件隔離圖案ST可以設(shè)置為填充第一有源圖案AP1之間的溝槽和第二有源圖案AP2之間的溝槽。換句話說，第一有源圖案AP1和第二有源圖案AP2可以通過器件隔離圖案ST來限定。第一有源圖案AP1和第二有源圖案AP2可以分別包括從器件隔離圖案ST突出并與稍后將描述的柵極結(jié)構(gòu)疊置的第一鰭型圖案AF1和第二鰭型圖案AF2。

器件隔離圖案ST可以在第一NMOSFET區(qū)NR1與第一PMOSFET區(qū)PR1之間以及相鄰的MOSFET區(qū)之間延伸。在一些示例性實施方式中，器件隔離圖案ST可以包括第一器件隔離圖案和第二器件隔離圖案。第二器件隔離圖案可以填充第一有源圖案AP1之間的溝槽和第二有源圖案AP2之間的溝槽，第一器件隔離圖案可以在第一NMOSFET區(qū)NR1與第一PMOSFET區(qū)PR1之間以及相鄰的MOSFET區(qū)之間延伸。第一器件隔離圖案和第二器件隔離圖案可以對應于作為一體的絕緣層的部分。第一器件隔離圖案可以比第二器件隔離圖案厚。在這種情況下，第一器件隔離圖案可以通過與形成第二器件隔離圖案的工藝不同的工藝來形成。在某些示例性實施方式中，第一器件隔離圖案可以與第二器件隔離圖案同時形成，并可以具有與第二器件隔離圖案基本上相同的厚度。第一器件隔離圖案和第二器件隔離圖案可以由高密度等離子體(HDP)氧化物層、正硅酸四乙酯(TEOS)層、等離子體增強正硅酸四乙酯(PE-TEOS)層、O3-正硅酸四乙酯(O3-TEOS)層、未摻雜的硅酸鹽玻璃(USG)層、磷硅酸鹽玻璃(PSG)層、硼硅酸鹽玻璃(BSG)層、硼磷硅酸鹽玻璃(BPSG)層、氟硅酸鹽玻璃(FSG)層、旋涂玻璃(SOG)層或它們的任意組合來形成。

襯里絕緣層可以提供在有源圖案AP1和AP2的側(cè)壁上。襯里絕緣層可以在器件隔離圖案ST與有源圖案AP1和AP2之間延伸。在一些實施例中，襯里絕緣層可以沿器件隔離圖案ST的側(cè)壁和底表面延伸。在某些示例性實施方式中，襯里絕緣層可以延伸至第二器件隔離圖案的底表面上，但是不延伸至第一器件隔離圖案的底表面上。

襯里絕緣層可以包括設(shè)置在有源圖案AP1、AP2的側(cè)壁上的第一襯里絕緣層201和設(shè)置在第一襯里絕緣層201上的第二襯里絕緣層206。例如，第一襯里絕緣層201可以包括氧化硅層。例如，第二襯里絕緣層206可以包括氮化硅層或氮氧化硅層。

柵極結(jié)構(gòu)可以提供在第一有源圖案AP1和第二有源圖案AP2上。柵極結(jié)構(gòu)可以在第一方向D1上延伸以與第一有源圖案AP1和第二有源圖案AP2交叉。每個柵極結(jié)構(gòu)可以包括：柵電極GE；界面層IL，位于柵電極GE與第一有源圖案AP1和第二有源圖案AP2之間；柵極絕緣圖案GI，提供在界面層IL與柵電極GE之間，并延伸至柵電極GE的側(cè)壁上；第一間隔件GS，設(shè)置在柵電極GE的側(cè)壁上；以及覆蓋圖案GP，設(shè)置在柵電極GE上。

柵電極GE可以覆蓋第一鰭型圖案AF1和第二鰭型圖案AF2的頂表面和側(cè)壁。柵電極GE可以在第二方向D2上彼此分開。柵極絕緣圖案GI可以從有源圖案AP1和AP2沿柵電極GE延伸以設(shè)置在柵電極GE與器件隔離圖案ST之間。

柵電極GE可以包括摻雜的半導體材料、導電金屬氮化物(例如，氮化鈦或氮化鉭)和金屬(例如，鋁或鎢)中的至少一種。例如，界面層IL可以包括氧化硅層。柵極絕緣圖案GI可以包括氧化硅層、氮氧化硅層和具有比氧化硅層的介電常數(shù)高的介電常數(shù)的高k介電層中的至少一種。例如，高k介電層可以包括氧化鉿層、硅酸鉿層、氧化鋯層或硅酸鋯層。覆蓋圖案GP可以包括氧化硅、氮化硅和氮氧化硅中的至少一種。第一間隔件GS可以包括氮氧化硅和氮碳氧化硅(SiOCN)中的至少一種。

源/漏區(qū)SD1和SD2可以提供在第一有源圖案AP1和第二有源圖案AP2上，并在每個柵電極GE的兩個相對側(cè)處。第一有源圖案AP1和第二有源圖案AP2中的每一個可以包括與柵電極GE疊置的第一部分和與源/漏區(qū)SD1、SD2疊置的第二部分。第二部分的頂表面可以比第一部分的頂表面低。詳細地，第一源/漏區(qū)SD1可以設(shè)置在第一有源圖案AP1的第二部分上。第二源/漏區(qū)SD2可以設(shè)置第二有源圖案AP2的第二部分上。在一些示例性實施方式中，第一NMOSFET區(qū)NR1上的第一源/漏區(qū)SD1可以具有N型導電性，第一PMOSFET區(qū)PR1上的第二源/漏區(qū)SD2可以具有P型導電性。

在第一源/漏區(qū)SD1之間的第一鰭型圖案AF1可以對應于NMOS場效應晶體管的溝道區(qū)，在第二源/漏區(qū)SD2之間的第二鰭型圖案AF2可以對應于PMOS場效應晶體管的溝道區(qū)。

第二間隔件CS可以提供在第二襯里絕緣層206的側(cè)壁上。第二間隔件CS可以與器件隔離圖案ST的頂表面接觸?？蛇x擇地，第二間隔件CS可以與器件隔離圖案ST分開。如圖2C中示出的，第二間隔件CS可以形成在源/漏區(qū)SD1和SD2的側(cè)壁上，但是可以不形成在鰭型圖案AF1和AF2上。例如，第二間隔件CS可以提供在被柵極結(jié)構(gòu)暴露的部分上。第二間隔件CS可以由與第一間隔件GS相同的材料形成。例如，第二間隔件CS可以包括氮氧化硅和氮碳氧化硅(SiOCN)中的至少一種。

圖3A、圖3B和圖3C是圖2C的一部分的放大圖。圖3A、圖3B和圖3C示出第一PMOSFET區(qū)PR1。然而，接下來的技術(shù)描述可以應用于第一NMOSFET區(qū)NR1。

參照圖1、圖2A、圖2B、圖2C、圖3A、圖3B和圖3C，將更詳細地描述襯里絕緣層、第二間隔件和源/漏區(qū)的形狀。

第一有源圖案AP1和第二有源圖案AP2的上部可以插入第一源/漏區(qū)SD1和第二源/漏區(qū)SD2的下部中。因此，第一源/漏區(qū)SD1和第二源/漏區(qū)SD2的下部可以延伸至第一有源圖案AP1和第二有源圖案AP2的上部的側(cè)壁上。第一有源圖案AP1和第二有源圖案AP2的上部可以具有圓形的表面。這可以是由稍后描述的蝕刻工藝引起的。例如，第一有源圖案AP1和第二有源圖案AP2的上部可以具有彎曲，其在遠離基底100的方向上是凸的。

在與柵極結(jié)構(gòu)疊置的區(qū)域中，第一襯里絕緣層201的頂表面可以設(shè)置在與第二襯里絕緣層206的頂表面基本相同的高度(或水平)處。相反，與源/漏區(qū)SD1和SD2相鄰的第一襯里絕緣層201和第二襯里絕緣層206的頂表面可以設(shè)置在彼此不同的高度(或水平)處。更具體地，與源/漏區(qū)SD1和SD2中的每一個相鄰的第二襯里絕緣層206的頂表面可以比與源/漏區(qū)SD1和SD2中的每一個相鄰的第一襯里絕緣層201的頂表面高。

第二襯里絕緣層206可以從器件隔離圖案ST的頂表面向上突出。在一些示例性實施方式中，如圖3A中示出的，第一襯里絕緣層201的頂表面TS2可以設(shè)置在與器件隔離圖案ST的頂表面TS1基本相同的水平處。在某些示例性實施方式中，如圖3B中示出的，第一襯里絕緣層201的頂表面TS2可以比器件隔離圖案ST的頂表面TS1低。在本說明書中，可以相對于基底100的頂表面定義特定表面的高度(或水平)。

在一些示例性實施方式中，如圖3A和圖3B中示出的，在與第一襯里絕緣層201和源/漏區(qū)SD1、SD2之間的界面相鄰的區(qū)域中，有源圖案AP1和AP2的側(cè)壁可以不具有臺階部?？蛇x擇地，如圖3C中示出的，在與第一襯里絕緣層201和每個源/漏區(qū)SD1、SD2之間的界面相鄰的區(qū)域中(即，在與第一襯里絕緣層201的頂表面TS2相鄰的區(qū)域中)，有源圖案AP1和AP2中的每一個可以具有臺階部SP。臺階部SP可以形成在稍后將描述的制造方法中的蝕刻第一襯里絕緣層201的上部的工藝期間?？蛇x擇地，如圖3A和圖3B中示出的，當在第一襯里絕緣層201的上部之前蝕刻有源圖案AP1和AP2的上部時，可以不形成臺階部SP。

源/漏區(qū)SD1和SD2中的每個可以包括第一部分SDA和第二部分SDB。第一部分SDA可以提供在被第二襯里絕緣層206所限定的凹陷區(qū)CL中并可以覆蓋第一襯里絕緣層201的頂表面。第二部分SDB可以從第二襯里絕緣層206向上突出。第二部分SDB在第一方向上的寬度可以比第一部分SDA在第一方向上的寬度大。在本說明書中，在一個方向上的寬度可以意味著在相應的方向上的最大寬度。第一部分SDA可以在第二襯里絕緣層206與有源圖案AP1和AP2中的每個之間延伸。換句話說，第一襯里絕緣層201和第一部分SDA可以分別提供在第二襯里絕緣層206與有源圖案AP1和AP2中的每個之間的區(qū)域的下部和上部中。

因此，第一源/漏區(qū)SD1和第二源/漏區(qū)SD2可以是分別使用設(shè)置在其下方的第一有源圖案AP1和第二有源圖案AP2作為種子而形成的外延圖案。在這種情況下，第一源/漏區(qū)SD1可以包括能夠?qū)⒗瓚兲峁┙o第一鰭型圖案AF1的材料，第二源/漏區(qū)SD2可以包括能夠?qū)簯兲峁┙o第二鰭型圖案AF2的材料。在一些示例性實施方式中，當基底100是硅基底時，第一源/漏區(qū)SD1可以包括具有比硅的晶格常數(shù)小的晶格常數(shù)的碳化硅(SiC)層或具有與基底100的晶格常數(shù)基本上相等的晶格常數(shù)的硅層。此外，第二源/漏區(qū)SD2可以包括具有比硅的晶格常數(shù)大的晶格常數(shù)的硅-鍺(SiGe)層。

如圖2C中所示，當從剖視圖觀察時，第一源/漏區(qū)SD1的形狀可以與第二源/漏區(qū)SD2的形狀不同。這可以是因為如上面描述的第一源/漏區(qū)SD1和第二源/漏區(qū)SD2使用彼此不同的材料來外延生長。詳細地，第一源/漏區(qū)SD1在第一方向D1上的最大寬度可以定義為第一寬度W1,第二源/漏區(qū)SD2在第一方向D1上的最大寬度可以定義為第二寬度W2。在此，第一寬度W1與第二寬度W2可以彼此不同。

同時，第一源/漏區(qū)SD1的最大寬度W1可以彼此不同。當?shù)谝辉?漏區(qū)SD1包括硅時，第一源/漏區(qū)SD1的外延生長可以不規(guī)則地執(zhí)行。因此，第一源/漏區(qū)SD1的形狀和尺寸可以根據(jù)第一源/漏區(qū)SD1的位置而變化。換句話說，分別設(shè)置在不同位置處的第一源/漏區(qū)SD1的形狀和尺寸可以彼此不同。此外，在圖2C中，第二寬度W2比第一寬度W1大。然而，示例性實施方式不限于此。在某些示例性實施方式中，第一寬度W1可以比第二寬度W2大。

蝕刻終止層125可以設(shè)置在基底100上。蝕刻終止層125可以覆蓋器件隔離圖案ST的頂表面。蝕刻終止層125可以覆蓋第一源/漏區(qū)SD1和第二源/漏區(qū)SD2并可以延伸至第一間隔件GS的側(cè)壁上。蝕刻終止層125可以包括相對于稍后將描述的第一層間絕緣層130具有蝕刻選擇性的材料。例如，蝕刻終止層125可以包括氮化硅層或氮氧化硅層。

第一層間絕緣層130可以設(shè)置在基底100上以填充柵電極GE之間的空間和源/漏區(qū)SD1、SD2之間的空間。第一層間絕緣層130的頂表面可以與覆蓋圖案GP的頂表面基本上共面。第二層間絕緣層150可以設(shè)置在第一層間絕緣層130上。第一層間絕緣層130和第二層間絕緣層150中的每一個可以包括氧化硅層。

源/漏接觸件CA可以設(shè)置在每個柵電極GE的兩側(cè)處。源/漏接觸件CA可以貫穿第二層間絕緣層150、第一層間絕緣層130和蝕刻終止層125以電連接到第一源/漏區(qū)SD1和第二源/漏區(qū)SD2。從平面圖觀察時，每個源/漏接觸件CA可以與至少一個第一有源圖案AP1或至少一個第二有源圖案AP2交叉。

每個源/漏接觸件CA可以包括第一導電圖案160和設(shè)置在第一導電圖案160上的第二導電圖案165。第一導電圖案160可以是阻擋導電圖案。例如，第一導電圖案160可以包括氮化鈦、氮化鎢和氮化鉭中的至少一種。第二導電圖案165可以是金屬圖案。例如，第二導電圖案165可以包括鎢、鈦和鉭中的至少一種。盡管附圖中未示出，但是金屬硅化物層可以設(shè)置在每個源/漏接觸件CA與第一源/漏區(qū)SD1和第二源/漏區(qū)SD2中的每一個之間。例如，金屬硅化物層可以包括硅化鈦、硅化鉭和硅化鎢中的至少一種。

根據(jù)此處描述主題的一些示例性實施方式，源/漏區(qū)SD1和SD2中的每一個可以包括被第二襯里絕緣層206限定的第一部分SDA和設(shè)置在第一部分SDA上并從第二襯里絕緣層206向上突出的第二部分SDB。如下面在下文的制造方法中所描述的，可以使用在其下方的有源圖案AP1和AP2作為種子來生長源/漏區(qū)SD1和SD2。在此，可以使用第二襯里絕緣層206作為模具來生長第一部分SDA。源/漏區(qū)可以需要特定的體積以防止源/漏電阻(Rsd)過分地增大。然而，源/漏區(qū)之間的距離可以隨著半導體裝置的集成密度的增大而減小。此外，由于外延工藝的特性，源/漏區(qū)可以同時在豎直方向和橫向方向上生長。因此，相鄰的源/漏區(qū)可能彼此接觸。

根據(jù)一些示例性實施方式，在形成第一部分SDA期間，第二襯里絕緣層206可以限制第一部分SDA的橫向生長(或水平生長)。由于第二襯里絕緣層206不在空間上限制第二部分SDB的生長，所以第二部分SDB可以同時在豎直方向和橫向方向上生長。換句話說，在源/漏區(qū)SD1和SD2的生長的初期中可以限制橫向生長，但是在源/漏區(qū)SD1和SD2的生長的后期中不會限制橫向生長。因此，源/漏區(qū)SD1和SD2可以具有需要的體積并可以解決源/漏區(qū)之間的非期望的接觸問題。

接下來，將描述第二區(qū)R2。第二區(qū)R2可以對應于在其上設(shè)置有構(gòu)成邏輯電路的邏輯晶體管的邏輯單元區(qū)的一部分。在一些示例性實施方式中，第二區(qū)R2可以是在其上形成有構(gòu)成處理器內(nèi)核的邏輯晶體管或輸入/輸出(I/O)端子的區(qū)域。然而，示例性實施方式不限于此。位于第二區(qū)R2上的層可以與第一區(qū)R1上的層一起形成。在下文中，出于解釋的方便和容易的目的，將省略或者簡潔地提及與第一區(qū)R1相同的技術(shù)特征的詳細描述。沿第二方向D2截取的第二區(qū)R2的剖面可以與圖2A中示出的第一區(qū)R1的剖面相似。

圖4是示出根據(jù)一些示例性實施方式的半導體裝置的第二區(qū)R2的平面圖。圖5是沿圖4的線E-E’截取的剖視圖。

如圖4和圖5中所示，第二區(qū)R2可以包括第二NMOSFET區(qū)NR2和第二PMOSFET區(qū)PR2。第二NMOSFET區(qū)NR2可以對應于在其上設(shè)置有N型MOS晶體管的有源區(qū)，第二PMOSFET區(qū)PR2可以對應于在其上設(shè)置有P型MOS晶體管的有源區(qū)?？梢蕴峁┒鄠€第二NMOSFET區(qū)NR2并可以提供多個第二PMOSFET區(qū)PR2。第二NMOSFET區(qū)NR2和第二PMOSFET區(qū)PR2可以在第一方向D1上布置。第二NMOSFET區(qū)NR2和第二PMOSFET區(qū)PR2可以通過第一器件隔離圖案ST1來彼此隔離。

有源圖案AP1和AP2可以提供在第二區(qū)R2上。詳細地，從基底100突出的第一有源圖案AP1可以設(shè)置在第二區(qū)R2的第二NMOSFET區(qū)NR2上，從基底100突出的第二有源圖案AP2可以設(shè)置在第二區(qū)R2的第二PMOSFET區(qū)PR2上。

在第二區(qū)R2上的第一有源圖案AP1和第二有源圖案AP2可以彼此分開，并可以以基本相等的距離布置。在一些實施例中，第二PMOSFET區(qū)PR2上的第二有源圖案AP2之間的在第一方向D1上的距離可以定義為第四長度L4，第二NMOSFET區(qū)NR2上的第一有源圖案AP1之間的在第一方向D1上的距離可以定義為第五長度L5。在這里，第四長度L4與第五長度L5可以彼此基本上相等。同時，第四長度L4可以比上述的第二長度L2小。

在第二區(qū)R2上，第二器件隔離圖案ST2可以填充位于第一有源圖案AP1之間的溝槽的至少一部分以及位于第二有源圖案AP2之間的溝槽的至少一部分。第二器件隔離圖案ST2和第一器件隔離圖案ST1可以對應于作為一體的絕緣層的一部分。柵極結(jié)構(gòu)可以提供在第二區(qū)R2的第一有源圖案AP1和第二有源圖案AP2上。柵極結(jié)構(gòu)可以在第一方向D1上延伸以與第二區(qū)R2的第一有源圖案AP1和第二有源圖案AP2交叉。源/漏區(qū)SD1和SD2可以在第二區(qū)R2的每個柵極結(jié)構(gòu)的柵電極GE的兩側(cè)處提供在第一有源圖案AP1和第二有源圖案AP2上。同時，上述的第一區(qū)R1上的第二源/漏區(qū)SD2可以在第一方向D1上彼此分開。然而，在第二區(qū)R2上的第二源/漏區(qū)SD2可以彼此合并以構(gòu)成作為一體的并沿第一方向D1延伸的一個源/漏區(qū)。這是因為在第二區(qū)R2上的第二有源圖案AP2之間的距離比在第一區(qū)R1上的第二有源圖案AP2之間的距離小(L4<L2)?？蛇x擇地，第二區(qū)R2的第二源/漏區(qū)SD2可以彼此分開。

根據(jù)一些示例性實施方式，在形成將被第二器件隔離圖案ST2填充的溝槽之后，并且在形成第一器件隔離圖案ST1之前，可以形成第一襯里絕緣層201和第二襯里絕緣層206。因此，如圖5中示出的，第一襯里絕緣層201和第二襯里絕緣層206可以提供在第二器件隔離圖案ST2下方，但是可以不提供在第一器件隔離圖案ST1下方?？蛇x擇地，第一襯里絕緣層201和第二襯里絕緣層206可以在第一器件隔離圖案ST1和第二器件隔離圖案ST2的形成之前形成，因此，如圖2B和圖2C中示出的，第一襯里絕緣層201和第二襯里絕緣層206可以提供在全部的第一器件隔離圖案ST1和第二器件隔離圖案ST2下方。

蝕刻終止層125可以設(shè)置在第二區(qū)R2上。第一層間絕緣層130可以設(shè)置在蝕刻終止層125上。蝕刻終止層125可以覆蓋器件隔離圖案ST的頂表面以及第一源/漏區(qū)SD1和第二源/漏區(qū)SD2。當?shù)诙?漏區(qū)SD2彼此合并時，蝕刻終止層125和第一層間絕緣層130可以不提供在彼此相鄰的第二源/漏區(qū)SD2之間的空間中。因此，氣隙AG可以形成在第二源/漏區(qū)SD2之間。相反，第一源/漏區(qū)SD1可以不彼此合并。在這種情況下，蝕刻終止層125和第一層間絕緣層130可以提供在彼此相鄰的第一源/漏區(qū)SD1之間的空間中。由于氣隙AG提供在第二源/漏區(qū)SD2之間，可以減小第二有源圖案AP2之間的寄生電容。在某些示例性實施方式中，第一源/漏區(qū)SD1可以彼此合并，因此氣隙可以形成在第一源/漏區(qū)SD1之間。

源/漏接觸件CA可以設(shè)置在每個柵電極GE的兩側(cè)處。源/漏接觸件CA可以貫穿第二層間絕緣層150、第一層間絕緣層130和蝕刻終止層125以電連接到第一源/漏區(qū)SD1和第二源/漏區(qū)SD2。

圖6、圖9和圖14是示出根據(jù)發(fā)明構(gòu)思的一些示例性實施方式的制造半導體裝置的方法的平面圖。圖7A是沿圖6的線A-A’和線B-B’截取的剖視圖，圖7B是沿圖6的線C-C’截取的剖視圖。圖8A是沿圖6的線A-A’和線B-B’截取的剖視圖，圖8B是沿圖6的線C-C’截取的剖視圖。圖10A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖10B和圖10C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。圖11A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖11B和圖11C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。圖12A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖12B和圖12C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。圖13A是沿圖9的線A-A’和線B-B’截取的剖視圖，圖13B和圖13C是分別沿圖9的線C-C’和線D-D’截取的剖視圖。圖15A是沿圖14的線A-A’和線B-B’截取的剖視圖，圖15B和圖15C分別是沿圖14的線C-C’和線D-D’截取的剖視圖。在下文的制造半導體裝置的方法中，將主要描述對第一區(qū)R1執(zhí)行的制造工藝。然而，將在下文描述的制造工藝可以同時對第一區(qū)R1和第二區(qū)R2執(zhí)行。然而，第二區(qū)R2的有源圖案之間的距離可以與第一區(qū)R1的有源圖案之間的距離不同。

如圖6、圖7A和圖7B中所示，可以提供包括第一區(qū)R1的基底100。例如，基底100可以是硅基底、鍺基底或絕緣體上硅(SOI)基底。第一區(qū)R1可以對應于在其上形成有用于存儲數(shù)據(jù)的多個存儲單元的存儲單元區(qū)的一部分。

第一區(qū)R1可以包括第一NMOSFET區(qū)NR1和第一PMOSFET區(qū)PR1。在本實施例中，第一NMOSFET區(qū)NR1可以定義為在其上設(shè)置有N型MOS晶體管的有源區(qū)，第一PMOSFET區(qū)PR1可以定義為在其上設(shè)置有P型MOS晶體管的有源區(qū)。第一NMOSFET區(qū)NR1和第一PMOSFET區(qū)PR1可以在第一方向D1上交替地布置。然而，示例性實施方式不限于此。

可以圖案化基底100以形成限定第一有源圖案AP1和第二有源圖案AP2的溝槽101。第一有源圖案AP1和第二有源圖案AP2可以布置在第一方向D1上，并可以具有沿與第一方向D1交叉的第二方向D2延伸的線形形狀。圖案化工藝可以包括多個蝕刻工藝。在一些實施例中，可以在形成稍后將描述的襯里絕緣層之后執(zhí)行多個蝕刻工藝中的一個。在這種情況下，與圖7B不同，可以去除設(shè)置在第一NMOSFET區(qū)NR1與第一PMOSFET區(qū)PR1之間的襯里絕緣層。

第一有源圖案AP1可以以第一有源圖案AP1之間的距離是第一長度L1的這樣的方式來形成，第二有源圖案AP2可以以第二有源圖案AP2之間的距離是第二長度L2的這樣的方式來形成。同時，彼此相鄰的第一有源圖案AP1與第二有源圖案AP2之間的距離可以是第三長度L3。在此，第二長度L2可以比第一長度L1大，第三長度L3可以比第二長度L2大。

可以在具有溝槽101的基底100上形成襯里絕緣層。襯里絕緣層可以包括第一襯里絕緣層201和第二襯里絕緣層206。襯里絕緣層可以共形地形成在具有溝槽101的基底100上。第一襯里絕緣層201可以與基底100接觸，第二襯里絕緣層206可以形成在第一襯里絕緣層201上。第二襯里絕緣層206可以由相對于第一襯里絕緣層201具有蝕刻選擇性的材料形成。例如，第一襯里絕緣層201可以包括氧化硅層。例如，第二襯里絕緣層206可以包括氮化硅層或氮氧化硅層。

如圖8A和圖8B中所示，可以在溝槽101中形成器件隔離圖案ST。器件隔離圖案ST可以以暴露第一有源圖案AP1和第二有源圖案AP2的上部的這樣的方式來形成。在一些實施例中，形成器件隔離圖案ST的工藝可以包括在具有溝槽101的基底100上形成絕緣層的工藝和使絕緣層凹陷直至暴露有源圖案AP1和AP2的上部的工藝。被器件隔離圖案ST暴露的第一有源圖案AP1和第二有源圖案AP2的上部可以分別定義為第一鰭型圖案AF1和第二鰭型圖案AF2。器件隔離圖案ST可以由高密度等離子體(HDP)氧化物層、正硅酸四乙酯(TEOS)層、等離子體增強正硅酸四乙酯(PE-TEOS)層、O3-正硅酸四乙酯(O3-TEOS)層、未摻雜的硅酸鹽玻璃(USG)層、磷硅酸鹽玻璃(PSG)層、硼硅酸鹽玻璃(BSG)層、硼磷硅酸鹽玻璃(BPSG)層、氟硅酸鹽玻璃(FSG)層、旋涂玻璃(SOG)層或它們的任意組合來形成。

可以在鰭型圖案AF1和AF2上形成覆蓋絕緣層211。在一些實施例中，覆蓋絕緣層211可以形成在鰭型圖案AF1、AF2的頂表面和側(cè)壁上，但是可以不延伸至器件隔離圖案ST上。例如，覆蓋絕緣層211可以是通過熱氧化工藝形成的氧化硅層。在某些實施例中，覆蓋絕緣層211可以延伸至器件隔離圖案ST上。在某些實施例中，可以省略形成覆蓋絕緣層211的工藝。

如圖9、圖10A、圖10B和圖10C中所示，可以在基底100上形成犧牲柵極圖案110和在其上的柵極掩模圖案115。犧牲柵極圖案110可以與第一有源圖案AP1和第二有源圖案AP2交叉，并可以沿第一方向D1延伸。每個犧牲柵極圖案110可以覆蓋第一鰭型圖案AF1和第二鰭型圖案AF2的頂表面和側(cè)壁，并可以延伸至器件隔離圖案ST的頂表面上。

形成犧牲柵極圖案110和柵極掩模圖案115可以包括在基底100上順序地形成覆蓋鰭型圖案AF1和AF2的犧牲柵極層和柵極掩模層，并順序地使柵極掩模層和犧牲柵極層圖案化。犧牲柵極層可以包括多晶硅層。柵極掩模層可以包括氮化硅層或氮氧化硅層。在使柵極掩模層和犧牲柵極層圖案化的工藝中，還可以蝕刻覆蓋絕緣層211。在形成犧牲柵極圖案110的工藝期間，還可以去除被犧牲柵極圖案110暴露的覆蓋絕緣層211和器件隔離圖案ST的上部。因此，與將形成的源/漏區(qū)相鄰的器件隔離圖案ST的頂表面可以比與犧牲柵極圖案110疊置的器件隔離圖案ST的頂表面低。因此，可以部分地暴露第二襯里絕緣層206。

可以在其中形成有犧牲柵極圖案110的所得結(jié)構(gòu)上形成間隔件層120。例如，間隔件層120可以由氮氧化硅層和氮碳氧化硅(SiOCN)層中的至少一種來形成。間隔件層120可以通過諸如化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝的沉積工藝來形成。間隔件層120可以覆蓋被犧牲柵極圖案110暴露的第一鰭型圖案AF1和第二鰭型圖案AF2。間隔件層120可以延伸至第二襯里絕緣層206的暴露的側(cè)壁上。

如圖11A和圖11B中所示，可以各向異性地蝕刻間隔件層120以在每個犧牲柵極圖案110的兩個側(cè)壁上形成第一間隔件GS。此外，可以在被犧牲柵極圖案110暴露的第二襯里絕緣層206的側(cè)壁上形成第二間隔件CS。第二間隔件CS的底表面可以與器件隔離圖案ST的頂表面接觸。

可以去除鰭型圖案AF1和AF2的被犧牲柵極圖案110暴露的部分。在形成犧牲柵極圖案110的工藝和/或形成第二間隔件CS的工藝期間，可以去除鰭型圖案AF1和AF2的部分?？蛇x擇地，可以通過額外的蝕刻工藝去除鰭型圖案AF1和AF2的部分。在一些實施例中，去除鰭型圖案AF1和AF2的部分可以包括在基底100上形成掩模圖案和使用掩模圖案作為蝕刻掩模來執(zhí)行蝕刻工藝。蝕刻工藝可以包括干法蝕刻工藝和/或濕法蝕刻工藝。

在一些示例性實施方式中，如圖11C中示出的，由于鰭型圖案AF1和AF2的部分的去除，有源圖案AP1和AP2的頂表面可以設(shè)置在與第一襯里絕緣層201和第二襯里絕緣層206的頂表面基本相同的水平處?？蛇x擇地，由于鰭型圖案AF1和AF2的部分的去除，有源圖案AP1和AP2的頂表面可以設(shè)置在比第一襯里絕緣層201和第二襯里絕緣層206的頂表面高或低的水平處。

如圖12A和圖12B中所示，可以通過蝕刻工藝選擇性地去除被犧牲柵極圖案110暴露的有源圖案AP1和AP2的上部。此外，可以去除被犧牲柵極圖案110暴露的第一襯里絕緣層201的上部。第一襯里絕緣層201的上部的去除可以在有源圖案AP1和AP2的上部的去除之后執(zhí)行。然而，示例性實施方式不限于此。在用于去除有源圖案AP1和AP2的上部的蝕刻工藝之后，被犧牲柵極圖案110暴露的有源圖案AP1和AP2可以具有圓形頂表面，所述圓形頂表面具有彎曲，其在遠離基底100的方向上是凸的。然而，示例性實施方式不限于圖12C中示出的有源圖案AP1和AP2的形狀。在某些示例性實施方式中，有源圖案AP1和AP2的形狀可以根據(jù)蝕刻工藝的特性被各種各樣地修改。有源圖案AP1和AP2的頂表面可以比器件隔離圖案ST的頂表面高。

可以使用干法蝕刻工藝和/或濕法蝕刻工藝來執(zhí)行第一襯里絕緣層201的蝕刻工藝和有源圖案AP1和AP2的蝕刻工藝。第一襯里絕緣層201的蝕刻工藝和有源圖案AP1和AP2的蝕刻工藝可以使用能將第二襯里絕緣層206和第二間隔件CS的蝕刻最小化的工藝配方來執(zhí)行。因此，在蝕刻工藝之后，可以保留第二襯里絕緣層206的從器件隔離圖案ST的頂表面突出的部分和從器件隔離圖案ST的頂表面突出的第二間隔件CS的至少一部分。因此，凹陷區(qū)CL可以被有源圖案AP1和AP2的頂表面以及第二襯里絕緣層206的突出部分所限定。在一些實施例中，第一有源圖案AP1的蝕刻深度可以與第二有源圖案AP2的蝕刻深度基本相等，因此，如圖12C中示出的，第一有源圖案AP1的頂表面可以設(shè)置在與第二有源圖案AP2的頂表面基本相同的水平處。可選擇地，第一有源圖案AP1的蝕刻深度可以與第二有源圖案AP2的蝕刻深度不同。例如，第二有源圖案AP2的蝕刻深度可以比第一有源圖案AP1的蝕刻深度大。這可以是由第一有源圖案AP1的圖案密度與第二有源圖案AP2的圖案密度之間的差異(即，第一有源圖案AP1之間的距離與第二有源圖案AP2之間的距離之間的差異)而引起的。

如圖13A和圖13C中所示，可以在每個犧牲柵極圖案110的兩側(cè)處形成第一源/漏區(qū)SD1和第二源/漏區(qū)SD2。第一源/漏區(qū)SD1可以分別形成在第一有源圖案AP1的頂表面上，第二源/漏區(qū)SD2可以分別形成在第二有源圖案AP2的頂表面上。換句話說，第一源/漏區(qū)SD1可以通過使用第一有源圖案AP1作為種子的外延生長工藝來形成。第二源/漏區(qū)SD2可以通過使用第二有源圖案AP2作為種子的外延生長工藝來形成。

源/漏區(qū)SD1和SD2的下部可以形成在凹陷區(qū)CL內(nèi)部，源/漏區(qū)SD1和SD2的上部可以形成在凹陷區(qū)CL的外部。換句話說，在源/漏區(qū)SD1和SD2的下部的生長期間，第二襯里絕緣層206可以限制源/漏區(qū)SD1和SD2的下部的橫向生長(或水平生長)。相反，由于第二襯里絕緣層206不在空間上限制源/漏區(qū)SD1和SD2的上部的生長，所以源/漏區(qū)SD1和SD2的上部可以同時在豎直方向和橫向方向上生長。換句話說，在源/漏區(qū)SD1和SD2的生長初期中可以限制橫向生長，但是在源/漏區(qū)SD1和SD2的生長后期中不會限制橫向生長。因此，源/漏區(qū)SD1和SD2可以具有需要的體積并能解決在源/漏區(qū)之間的非期望的接觸問題。

通過調(diào)整第一襯里絕緣層201和有源圖案AP1、AP2的蝕刻量可以改變形成在凹陷區(qū)CL中的源/漏區(qū)SD1和SD2的下部的量。換句話說，考慮到在相應的晶體管中需要的源/漏電阻和有源圖案之間的距離，可以調(diào)整形成在凹陷區(qū)CL中的源/漏區(qū)SD1和SD2的下部的量。

第一源/漏區(qū)SD1可以形成為引起設(shè)置在其間的第一鰭型圖案AF1中的拉應變。例如，當基底100是硅基底時，第一源/漏區(qū)SD1可以由硅(Si)或碳化硅(SiC)形成。在外延生長工藝期間或之后，第一源/漏區(qū)SD1可以摻雜N型摻雜劑。

同時，第二源/漏區(qū)SD2可以形成為引起設(shè)置在其間的第二鰭型圖案AF2中的壓應變。例如，當基底100是硅基底時，第二源/漏區(qū)SD2可以由硅-鍺(SiGe)形成。在外延生長工藝期間或之后，第二源/漏區(qū)SD2可以摻雜P型摻雜劑。

由于使用彼此不同的材料生長第一源/漏區(qū)SD1和第二源/漏區(qū)SD2，第一源/漏區(qū)SD1和第二源/漏區(qū)SD2的形狀和尺寸可以彼此不同。例如，第一源/漏區(qū)SD1在第一方向D1上的最大寬度可以與第二源/漏區(qū)SD2在第一方向D1上的最大寬度不同。此外，第二源/漏區(qū)SD2可以比第一源/漏區(qū)SD1更均一地生長。因此，當從沿第一方向D1截取的剖視圖觀察時，第二源/漏區(qū)SD2可以具有錐形的上部。相反，第一源/漏區(qū)SD1可以具有相對平坦的頂表面。

第二源/漏區(qū)SD2可以在第一方向D1上彼此分開。相反，在第二源/漏區(qū)SD2的外延生長工藝期間，參照圖4和圖5描述的第二區(qū)R2上的第二源/漏區(qū)SD2可以彼此合并。因此，作為一體的源/漏區(qū)可以形成為在第一方向D1上延伸。

如圖14和圖15A至圖15C中所示，可以共形地形成蝕刻終止層125。蝕刻終止層125可以形成為覆蓋器件隔離圖案ST、第一源/漏區(qū)SD1、第二源/漏區(qū)SD2和第一間隔件GS。蝕刻終止層125可以由相對于稍后將描述的第一層間絕緣層130具有蝕刻選擇性的材料來形成。例如，蝕刻終止層125可以包括氮化硅層或氮氧化硅層。蝕刻終止層125可以通過CVD工藝或ALD工藝來形成。

可以在具有蝕刻終止層125的基底100上形成第一層間絕緣層130。例如，第一層間絕緣層130可以由氧化硅層形成。接下來，可以使第一層間絕緣層130平坦化直至暴露犧牲柵極圖案110的頂表面。平坦化工藝可以包括回蝕工藝和/或化學機械拋光(CMP)工藝。當使第一層間絕緣層130平坦化時，也可以去除在犧牲柵極圖案110上的蝕刻終止層125和柵極掩模圖案115的部分。

可以去除暴露的犧牲柵極圖案110以在第一間隔件GS之間形成間隙區(qū)，每個間隙區(qū)暴露對應于第一溝道區(qū)和第二溝道區(qū)的第一鰭型圖案AF1和第二鰭型圖案AF2?？梢酝ㄟ^執(zhí)行選擇性去除犧牲柵極圖案110的蝕刻工藝來形成間隙區(qū)。覆蓋絕緣層211可以與犧牲柵極圖案110同時去除或者可以與犧牲柵極圖案110分別地去除。

可以對通過間隙區(qū)暴露的第一鰭型圖案AF1和第二鰭型圖案AF2執(zhí)行使用等離子體的氧化工藝，從而從第一鰭型圖案AF1和第二鰭型圖案AF2生長界面層IL。換句話說，界面層IL可以是通過第一鰭型圖案AF1和第二鰭型圖案AF2的熱氧化和/或化學氧化來獲得的產(chǎn)物。氧化工藝可以使用氧(O₂)、臭氧(O₃)和水蒸氣(H₂O)中的至少一種的等離子體。例如，界面層IL中的每個可以包括氧化硅層。

接下來，可以形成柵極絕緣圖案GI和柵電極GE以順序地填充每個間隙區(qū)。在一些實施例中，柵極絕緣層可以形成為部分地填充間隙區(qū)。柵極絕緣層可以覆蓋第一鰭型圖案AF1和第二鰭型圖案AF2的頂表面和側(cè)壁。例如，柵極絕緣層可以由氧化硅層、氮氧化硅層和具有比氧化硅層的介電常數(shù)高的介電常數(shù)的高k介電層中的至少一種來形成?？梢栽跂艠O絕緣層上形成柵極導電層以完全地填充間隙區(qū)的剩余部分。例如，柵極導電層可以由摻雜的半導體材料、導電的金屬氮化物和金屬中的至少一種來形成?？梢允箹艠O導電層和柵極絕緣層順序地平坦化以在每個間隙區(qū)中形成柵極絕緣圖案GI和柵電極GE。

此后，可以使柵極絕緣圖案GI和柵電極GE凹陷，可以分別在凹陷的柵電極GE上形成覆蓋圖案GP。例如，覆蓋圖案GP可以由氧化硅、氮化硅和氮氧化硅中的至少一種來形成。

如圖1和圖2A至圖2C中所示，可以在第一層間絕緣層130上形成第二層間絕緣層150。例如，第二層間絕緣層150可以由氧化硅層形成。因此，可以在每個柵電極GE的兩側(cè)處形成源/漏接觸件CA。詳細地，接觸孔可以形成為貫穿第二層間絕緣層150、第一層間絕緣層130和蝕刻終止層125。接觸孔可以暴露第一源/漏區(qū)SD1和第二源/漏區(qū)SD2。當形成接觸孔時，可以部分地蝕刻第一源/漏區(qū)SD1和第二源/漏區(qū)SD2的上部。接下來，可以形成第一導電圖案160和第二導電圖案165以順序地填充每個接觸孔。第一導電圖案160可以是阻擋導電圖案，并可以由氮化鈦、氮化鎢和氮化鉭中的至少一種來形成，但不限于此。第二導電圖案165可以是金屬圖案，并可以由鎢、鈦和鉭中的至少一種來形成，但不限于此。

盡管附圖中未示出，但是可以在第二層間絕緣層150上形成互連件以分別連接到源/漏接觸件CA?；ミB件可以包括導電材料。

根據(jù)示例性實施方式，可以保持源/漏區(qū)的體積，并可以防止源/漏區(qū)之間的接觸。

盡管參照示例性實施方式已經(jīng)描述了發(fā)明構(gòu)思，但是對于本領(lǐng)域技術(shù)人員而言清楚的是，在不脫離發(fā)明構(gòu)思的精神和范圍的情況下，可以做出各種改變和修改。因此，應該理解的是，上面的示例性實施方式不是限制性的，而是說明性的。因此，發(fā)明構(gòu)思的范圍將通過權(quán)利要求書及其等同物的最大允許的解釋來確定，而不應該受前述的描述限制或局限。