本發(fā)明涉及層疊陶瓷電容器。

背景技術(shù)：

近年來，謀求大電容且小型的層疊陶瓷電容器。這樣的層疊陶瓷電容器例如具有層疊體，將印刷了內(nèi)部電極的內(nèi)層用電介質(zhì)層和內(nèi)部電極交替層疊，進(jìn)而在其上表面和下表面層疊外層用陶瓷層，形成為長方體狀。并且具有形成于該層疊體的兩端面的外部電極。在這樣的層疊陶瓷電容器中，為了防止在層疊體的側(cè)面內(nèi)部電極與外部電極連接，在側(cè)面上形成被稱作側(cè)留邊(side margin)部的電介質(zhì)層。

在專利文獻(xiàn)1中公開了具有所述那樣的側(cè)留邊部的層疊陶瓷電容器的制造方法。在專利文獻(xiàn)1所述的層疊陶瓷電容器的制造方法中，首先層疊在表面形成成為內(nèi)部電極的導(dǎo)電膜的陶瓷生片。接下來形成母層疊體，每當(dāng)將該母層疊體切斷，就進(jìn)行切斷，使得導(dǎo)電膜在未形成外部電極的側(cè)面露出。其結(jié)果，得到層疊體芯片。然后，對在切斷的層疊體芯片的兩側(cè)露出的內(nèi)部電極涂敷成為側(cè)留邊部的陶瓷漿料。由此，由于能跨層疊體芯片的全寬形成內(nèi)部電極，因此能提高靜電容的獲取效率并減少靜電容的偏差。

專利文獻(xiàn)

專利文獻(xiàn)1：JP特開昭61-248413號公報(bào)

但是，專利文獻(xiàn)1的層疊陶瓷電容器若以例如以更小的層疊陶瓷電容器的尺寸來得到更大的靜電容為目的，而減小側(cè)留邊部的厚度、即沿著層疊體的寬度方向的尺寸，則不能得到側(cè)留邊部的充分的強(qiáng)度。由此，專利文獻(xiàn)1的層疊陶瓷電容器存在不能得到充分的抗折強(qiáng)度的問題。進(jìn)而，在側(cè)留邊部容易出現(xiàn)龜裂或缺損，水分會從該龜裂或缺損侵入。由此，存在專利文獻(xiàn)1的層疊陶瓷電容器的絕緣性降低的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于，提供一種即使側(cè)留邊部的寬度方向的尺寸較小也能實(shí)現(xiàn)側(cè)留邊部的強(qiáng)度的提升、可靠性得到提升的層疊陶瓷電容器。

本發(fā)明所涉及的層疊陶瓷電容器具備：包含層疊的多個電介質(zhì)層和多個內(nèi)部電極的層疊體、和與內(nèi)部電極電連接的外部電極，所述層疊陶瓷電容器的特征在于，層疊體形成為長方體狀，包含在層疊方向上相對的第1主面以及第2主面、在與層疊方向正交的寬度方向上相對的第1側(cè)面以及第2側(cè)面、和在與層疊方向以及寬度方向正交的長度方向上相對的第1端面以及第2端面，多個內(nèi)部電極包含：在第1端面露出的第1內(nèi)部電極、和在第2端面露出使得隔著電介質(zhì)層與第1內(nèi)部電極對置的第2內(nèi)部電極，多個外部電極包含：形成為覆蓋第1端面且與第1內(nèi)部電極電連接的第1外部電極；和形成為覆蓋第2端面且與第2內(nèi)部電極連接的第2外部電極，若在從層疊方向觀察層疊體的截面中將不存在第1內(nèi)部電極和第2內(nèi)部電極的區(qū)域設(shè)為側(cè)留邊部，則側(cè)留邊部具有多個側(cè)留邊層，相比于最靠內(nèi)部電極側(cè)的側(cè)留邊層，內(nèi)部電極側(cè)的側(cè)留邊層以外的側(cè)留邊層的Si的含有量更多。

此外，在本發(fā)明所涉及的層疊陶瓷電容器中，優(yōu)選在層疊體中，第1側(cè)面以及第2側(cè)面中的第1內(nèi)部電極以及第2內(nèi)部電極的露出面比第1內(nèi)部電極以及第2內(nèi)部電極的中央部更多地包含Si。

進(jìn)而，在本發(fā)明所涉及的層疊陶瓷電容器中，優(yōu)選側(cè)留邊部的Si的mol數(shù)/Ti的mol數(shù)為1.0以上且7.0以下。

此外進(jìn)一步地，在本發(fā)明所涉及的層疊陶瓷電容器中，優(yōu)選側(cè)留邊部的沿著寬度方向的尺寸為5μm以上且40μm以下。

在本發(fā)明所涉及的層疊陶瓷電容器中，若從層疊方向觀察層疊體并將不存在第1內(nèi)部電極和第2內(nèi)部電極的區(qū)域設(shè)為側(cè)留邊部，則側(cè)留邊部具有多個側(cè)留邊層，相比于最靠內(nèi)部電極側(cè)的側(cè)留邊層，內(nèi)部電極側(cè)的側(cè)留邊層以外的側(cè)留邊層的Si的含有量更多，因此能提高側(cè)留邊部的強(qiáng)度。由此，能提升層疊陶瓷電容器的抗折強(qiáng)度。進(jìn)而，在側(cè)留邊部難以出現(xiàn)龜裂或缺損，能防止水分的浸入。由此，能確保層疊陶瓷電容器的絕緣性。其結(jié)果，能得到充分有可靠性的層疊陶瓷電容器。

發(fā)明效果

根據(jù)本發(fā)明，能夠提供一種即使側(cè)留邊部的寬度方向的尺寸較小也能實(shí)現(xiàn)側(cè)留邊部的強(qiáng)度的提升、可靠性得以提升的層疊陶瓷電容器。

本發(fā)明的上述目的、其他目的、特征以及優(yōu)點(diǎn)，通過參考附圖而進(jìn)行的以下的具體實(shí)施方式的說明而更加明確。

附圖說明

圖1是實(shí)施方式的層疊陶瓷電容器的外觀立體圖。

圖2是表示實(shí)施方式的層疊陶瓷電容器的圖1的A-A截面圖。

圖3是表示實(shí)施方式的層疊陶瓷電容器的圖1的B-B截面圖。

圖4是表示實(shí)施方式的層疊陶瓷電容器的圖3的C部放大圖。

圖5是表示通過WDX來拍攝實(shí)施方式的層疊陶瓷電容器所具備的側(cè)留邊部的Si的偏析部分的圖。

圖6是表示通過WDS來拍攝實(shí)施方式的層疊陶瓷電容器所具備的側(cè)留邊部表面附近的Mg的偏析部分的圖。

圖7是表示通過WDS來拍攝實(shí)施方式的層疊陶瓷電容器所具備的側(cè)留邊部表面附近的Ni的偏析部分的圖。

圖8是表示通過WDS來拍攝實(shí)施方式的層疊陶瓷電容器所具備的側(cè)留邊部表面附近的Si的偏析部分的圖。

圖9是用于說明本發(fā)明所涉及的層疊陶瓷電容器的制造方法的圖，圖9(a)是表示形成了導(dǎo)電膜的陶瓷生片的概略圖，圖9(b)是表示將形成了導(dǎo)電膜的陶瓷生片層疊的樣子的示意圖。

圖10是表示本發(fā)明所涉及的層疊陶瓷電容器的制造方法中得到的層疊體芯片的外觀的一個例子的立體圖。

圖11是表示側(cè)留邊部表面附近的孔隙面積率與側(cè)留邊部表面的維氏硬度的關(guān)系的圖。

符號說明

10 層疊陶瓷電容器

12 層疊體

13 第1端面

14 第2端面

15 第1側(cè)面

16 第2側(cè)面

17 第1主面

18 第2主面

20 內(nèi)層用陶瓷層

22 第1內(nèi)部電極

22a、24a 偏析部

22b 最靠近第1主面的第1內(nèi)部電極

24 第2內(nèi)部電極

24b 最靠近第2主面的第2內(nèi)部電極

26 內(nèi)層部

28、30 外層部

32、34 側(cè)留邊部

32a、34a 外側(cè)層

32b、34b 內(nèi)側(cè)層

40 第1外部電極

42 第2外部電極

40a、42a 基底電極層

40b、42b 下層鍍層

40c、42c 上層鍍層

46、48 外層用陶瓷層

50a、50b 陶瓷生片

52a、52b 導(dǎo)電膜

60 層疊體芯片

具體實(shí)施方式

1.層疊陶瓷電容器

參考圖1～4來說明本發(fā)明所涉及的層疊陶瓷電容器的一實(shí)施例。圖1是表示實(shí)施方式的層疊陶瓷電容器的外觀立體圖。圖2是表示實(shí)施方式的層疊陶瓷電容器的圖1的A-A截面圖。圖3是表示實(shí)施方式的層疊陶瓷電容器的圖1的B-B截面圖。圖4是表示實(shí)施方式的層疊陶瓷電容器的圖3的C部放大圖。

如圖1所示，本實(shí)施方式的層疊陶瓷電容器10概略地由層疊體12、和分別形成在層疊體12的兩端面的第1以及第2外部電極40、42構(gòu)成。

本發(fā)明所涉及的層疊陶瓷電容器10的大小若記載為“長度(L)方向的尺寸×寬度(W)方向的尺寸×層疊(T)方向的尺寸”，則通常假定為例如“1.6mm×0.8mm×0.8mm”、“1.0mm×0.5mm×0.5mm”、“0.6mm×0.3mm×0.3mm”、“0.4mm×0.2mm×0.2mm”、“0.2mm×0.1mm×0.1mm”這樣的大小。

如圖1所示，層疊體12形成為大致長方體狀。該層疊體12具有：沿著寬度(W)方向以及層疊(T)方向而延伸的第1端面13以及第2端面14、沿著長度(L)方向以及層疊(T)方向而延伸的第1側(cè)面15以及第2側(cè)面16、和沿著長度(L)方向以及寬度(W)方向而延伸的第1主面17以及第2主面18。第1端面13以及第2端面14相互對置，第1側(cè)面15以及第2側(cè)面16相互對置，并且第1主面17以及第2主面18相互對置。此外，第1側(cè)面15以及第2側(cè)面16與第1端面13以及第2端面14正交，第1主面17以及第2主面18與第1端面13以及第1側(cè)面15正交。另外，層疊體12只要具有大致長方體的形狀即可，優(yōu)選在角部以及棱部形成圓弧等。

如圖2所示，層疊體12在內(nèi)層用陶瓷層20彼此的界面配設(shè)第1內(nèi)部電極22，夾著內(nèi)層用陶瓷層20來配設(shè)第2內(nèi)部電極24，使其與第1內(nèi)部電極22對置。通過將這樣的內(nèi)層用陶瓷層20、第1內(nèi)部電極22以及第2內(nèi)部電極24的組合層疊多個，來構(gòu)成內(nèi)層部26。設(shè)置外層部28以及外層部30，使得從層疊(T)方向夾著該內(nèi)層部26。外層部28具有多個外層用陶瓷層46，外層部30具有多個外層部陶瓷層48。設(shè)置側(cè)留邊部32以及34，使得從寬度(W)方向夾著內(nèi)層部26以及外層部28、30。這些側(cè)留邊部32以及34由多個側(cè)留邊用陶瓷層構(gòu)成。換言之，內(nèi)層部26是沿著層疊(T)方向被最靠近第1主面17的第1內(nèi)部電極22b、和最靠近第2主面18的第2內(nèi)部電極24b夾著的區(qū)域。此外，側(cè)留邊部32、34是在從層疊(T)方向觀察層疊體12的截面中不存在第1內(nèi)部電極22以及第2內(nèi)部電極24的區(qū)域。

多個內(nèi)層用陶瓷層20分別形成為夾在第1內(nèi)部電極22與第2內(nèi)部電極24之間。內(nèi)層用陶瓷層20例如由以含有Ba、Ti的鈣鈦礦型化合物為主成分、具備鈣鈦礦結(jié)構(gòu)的電介質(zhì)陶瓷粒子構(gòu)成。此外，也可以在這些主成分中加入Si、Mg以及Ba當(dāng)中的至少一種，作為添加劑。添加劑存在于陶瓷粒子間。燒成后的內(nèi)層用陶瓷層20的厚度成為0.2μm以上且10μm以下。

在層疊體12中，構(gòu)成在上下配設(shè)的外層部28、30的外層用陶瓷層46、48由與內(nèi)層用陶瓷層20相同的電介質(zhì)陶瓷材料形成。另外，外層用陶瓷層46、48也可以由不同于內(nèi)層用陶瓷層20的材料形成。此外，在外層用陶瓷層46、48分別為多層結(jié)構(gòu)的情況下，優(yōu)選相比于位于最靠近第1以及第2內(nèi)部電極22b、24b一側(cè)的外層用陶瓷層46、48的Si的偏析部分，其他外層用陶瓷層46、48的偏析部分更多。由此，能提升來自層疊陶瓷電容器10的層疊(T)方向側(cè)的抗折強(qiáng)度。另外，燒成后的外層部28、30的厚度成為15μm以上且40μm以下。另外，外層用陶瓷層46、48也可以分別不是多層而是單層結(jié)構(gòu)。

第1內(nèi)部電極22和第2內(nèi)部電極24在層疊(T)方向上隔著內(nèi)層用陶瓷層20而對置。通過該第1內(nèi)部電極22和第2內(nèi)部電極24隔著內(nèi)層用陶瓷層20而對置的部分，產(chǎn)生靜電容。

內(nèi)層用陶瓷層20沿著寬度(W)方向以及長度(L)方向延伸，多個第1內(nèi)部電極22分別沿著內(nèi)層用陶瓷層20延伸為平板狀。多個第1內(nèi)部電極22分別在層疊體12的第1端面13被引出，與第1外部電極40電連接。此外，多個第2內(nèi)部電極24分別延伸為平板狀，使得隔著第1內(nèi)部電極22和內(nèi)層用陶瓷層20而對置。多個第2內(nèi)部電極24分別在層疊體12的第2端面14被引出，與第2外部電極42電連接。

第1以及第2內(nèi)部電極22、24各自的厚度例如為0.3μm以上且2.0μm以下。第1以及第2內(nèi)部電極22、24優(yōu)選包含Ni。另外，除了Ni以外，例如還能包含Cu、Ag、Pd、Ag-Pd合金、Au等金屬。另外，第1以及第2內(nèi)部電極22、24也可以包含與內(nèi)層用陶瓷層20相同的電介質(zhì)粒子。

如圖4所示，在第1以及第2內(nèi)部電極22、24的包含在最靠側(cè)留邊部32、34一側(cè)露出的面的部位，偏析Si。Si在從側(cè)留邊部向?qū)挾?W)方向的中央部在0.5μm以下的范圍內(nèi)，在內(nèi)部電極區(qū)域具有偏析區(qū)域，形成偏析部22a、24a。換言之，偏析部22a形成在第1內(nèi)部電極22的側(cè)留邊部32、34一側(cè)，偏析部24a形成在第2內(nèi)部電極的側(cè)留邊部32、34一側(cè)。通過該偏析部22a、24a，層疊陶瓷電容器10的抗折強(qiáng)度得到提升。

從層疊(T)方向作為截面來觀察層疊體12，若將不存在第1內(nèi)部電極22和第2內(nèi)部電極24的區(qū)域設(shè)為側(cè)留邊部32、34，則由于側(cè)留邊部32、34具有多個側(cè)留邊層，相比于最靠內(nèi)部電極22、24一側(cè)的側(cè)留邊層，這以外的側(cè)留邊層的Si的含有量更多，因此能提高側(cè)留邊部32、34的強(qiáng)度。由此，能提升層疊陶瓷電容器10的抗折強(qiáng)度。進(jìn)而，在側(cè)留邊部32、34難以出現(xiàn)龜裂或缺損，能防止水分的浸入。由此，能確保層疊陶瓷電容器10的絕緣性。其結(jié)果，能得到充分有可靠性的層疊陶瓷電容器10。

此外，在層疊體12為第1內(nèi)部電極22以及第2內(nèi)部電極24在側(cè)留邊部32、34側(cè)包含偏析部22a、24a、偏析部22a、24a包含Si的情況下，能進(jìn)一步提升層疊陶瓷電容器的抗折強(qiáng)度。側(cè)留邊部32、34分別是包含位于層疊體12的第1以及第2側(cè)面15、16側(cè)的外側(cè)層32a、34a、和位于第1以及第2內(nèi)部電極22、24側(cè)的內(nèi)側(cè)層32b、34b的多層結(jié)構(gòu)。另外，根據(jù)外側(cè)層32a、34a與內(nèi)側(cè)層32b、34b中的燒結(jié)性的差異，通過使用光學(xué)顯微鏡觀察而能容易地確認(rèn)側(cè)留邊部32、34是多層結(jié)構(gòu)。

燒成后的側(cè)留邊部32、34的寬度(W)方向的尺寸例如設(shè)為5μm以上且40μm以下。更優(yōu)選為20μm以下。此外，外側(cè)層32a、34a的寬度(W)方向的尺寸大于內(nèi)側(cè)層32b、34b的寬度(W)方向的尺寸。具體地，外側(cè)層32a、34a的寬度(W)方向的尺寸為5μm以上且20μm以下。內(nèi)側(cè)層32b、34b的寬度(W)方向的尺寸為0.1μm以上且20μm以下。

另外，本發(fā)明中的側(cè)留邊部32、34的寬度(W)方向的尺寸是指沿著層疊(T)方向在多個部位測定側(cè)留邊部32、34的尺寸、并根據(jù)測定結(jié)果算出的平均尺寸。測定方法如以下那樣。首先，使層疊陶瓷電容器10的包含寬度(W)方向和層疊(T)方向的面(以下稱作“WT截面”)露出。接下來，用光學(xué)顯微鏡拍攝WT截面的第1以及第2內(nèi)部電極22、24的寬度(W)方向的端部和側(cè)留邊部32、34當(dāng)中任意一方的側(cè)留邊部，將它們收納在同一視野內(nèi)。攝像部位分別在層疊(T)方向上拍攝上部、中央部以及下部這3個部位。然后，在中央部以及下部，從第1以及第2內(nèi)部電極22、24的寬度(W)方向的端部向第1以及第2側(cè)面15、16引與寬度(W)方向平行的多個線段，測定各個線段的長度。對如此測定的線段的長度算出上部、中央部以及下部各自的平均值。此外，通過將各個平均值進(jìn)一步平均化而得到側(cè)留邊部32、34的厚度尺寸。

側(cè)留邊部32、34例如由具備BaTiO₃等主成分所構(gòu)成的鈣鈦礦結(jié)構(gòu)的電介質(zhì)陶瓷材料構(gòu)成。在這些主成分中加入Si作為添加劑，在陶瓷粒子間存在這些添加劑所偏析的部分。通過存在Si的偏析部分，側(cè)留邊部32、34的抗折強(qiáng)度得到提升。添加Si，使得在外側(cè)層32a、34a，Si的mol數(shù)/Ti的mol數(shù)為3.0以上且7.0以下，在內(nèi)側(cè)層32b、34b，Si的mol數(shù)/Ti的mol數(shù)為1.0以上且4.0以下。特別是外側(cè)層32a、34a的Si的偏析部分存在得多于內(nèi)側(cè)層32b、34b的Si的偏析部分。

圖5是通過波長分散型X射線分析裝置(以后稱作WDX)來拍攝層疊陶瓷電容器10所具備的側(cè)留邊部的Si的偏析部分的圖。在層疊體12的長度(L)方向的大致中央使WT截面露出后，使用WDX進(jìn)行觀察，能由此確認(rèn)側(cè)留邊部32、34的Si的偏析部分。進(jìn)而，在第1以及第2內(nèi)部電極22、24的最靠側(cè)留邊部32、34一側(cè)，能確認(rèn)到形成Si的偏析部22a、24a。另外，不僅確認(rèn)Si，還確認(rèn)Mg的偏析。圖6～8是通過WDS來拍攝層疊陶瓷電容器10的相同部位(側(cè)留邊部表面附近)的圖，圖6是拍攝Mg的偏析部分的圖，圖7是拍攝Ni的偏析部分的圖，圖8是拍攝Si的偏析部分的圖。

內(nèi)層用陶瓷層20、外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b各自的陶瓷粒子間的作為添加劑的Ba的量是內(nèi)層用陶瓷層20<外側(cè)層32a、34a<內(nèi)側(cè)層32b、34b。

如此，內(nèi)層用陶瓷層20、外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b各自的陶瓷粒子間的Ba的含有量不同。另外，能通過TEM分析找出Ba的含有量的差異。

此外，進(jìn)行調(diào)和，使得內(nèi)層部26、側(cè)留邊部32、34的外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b中的Ba的含有量成為：相對于1mol的Ti的mol比取中間值，

外側(cè)層32a、34a中大于1.01并為1.020以下，

內(nèi)側(cè)層32b、34b中大于1.020并小于1.040，

內(nèi)層部26中大于0.99并小于1.01。

另外，確認(rèn)上述的mol比的方法如下。首先，從側(cè)留邊部32、34一側(cè)研磨層疊體12的側(cè)留邊部32、34中的外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b。接下來，將通過研磨得到的外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b的粉分別用酸溶解。然后，通過進(jìn)行ICP發(fā)光分光分析能確認(rèn)外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b分別是否為上述mol比。

在相對于外側(cè)層32a、34a的陶瓷粒子間的Ba的含有量而內(nèi)側(cè)層32b、34b的陶瓷粒子間的Ba的含有量超過100％、不足140％的范圍內(nèi)較多添加。

此外，形成側(cè)留邊部32、34，使得空隙部從內(nèi)部電極側(cè)向側(cè)面?zhèn)葴p少。也就是說，外側(cè)層32a、34a中的空隙部少于內(nèi)側(cè)層32b、34b中的空隙部。由此，由于抑制了水分從側(cè)留邊部32、34向?qū)盈B體12的內(nèi)側(cè)的侵入，因此能提升層疊陶瓷電容器10的耐濕性。進(jìn)而能確保層疊陶瓷電容器10的絕緣性。

(第1以及第2外部電極40、42)

第1外部電極40形成為覆蓋層疊體12的第1端面13，且與在層疊體12的第1端面13引出的第1內(nèi)部電極22電連接。此外，第2外部電極42形成為覆蓋層疊體12的第2端面14，且與在層疊體12的第2端面14引出的第2內(nèi)部電極24電連接。

如圖1以及圖2所示，第1外部電極40是包含基底電極層40a、形成在該基底電極層40a的表面的下層鍍層40b、以及形成在該下層鍍層40b的表面的上層鍍層40c的3層結(jié)構(gòu)。基底電極層40a被設(shè)置為覆蓋層疊體12的第1端面13的整體，并且被設(shè)置為從覆蓋該端面13的部分起覆蓋第1側(cè)面15以及第2側(cè)面16各自的一部分、和第1主面17以及第2主面18各自的一部分。

如圖1以及圖2所示，第2外部電極42是包含基底電極層42a、形成在該基底電極層42a的表面的下層鍍層42b、和形成在該下層鍍層42b的表面的上層鍍層42c的3層結(jié)構(gòu)?；纂姌O層42a被設(shè)置為覆蓋層疊體12的第2端面14的整體，并且被設(shè)置為從覆蓋該端面14的部分起覆蓋第1側(cè)面15以及第2側(cè)面16各自的一部分、和第1主面17以及第2主面18各自的一部分。

優(yōu)選基底電極層40a、42a包含通過燒固而形成的Cu。另外，除了Cu以外，還能包含例如Ni、Ag、Pd、Ag-Pd合金或Au等。此外，基底電極層40a、42a也可以是多層。另外，基底電極層40a、42a可以通過與第1內(nèi)部電極22以及第2內(nèi)部電極24同時(shí)燒成的所謂共燒而形成，還可以通過涂敷導(dǎo)電性膏并燒固的所謂后燒而形成。此外，基底電極層40a、42a可以通過直接鍍敷而形成，也可以通過使包含導(dǎo)電性粒子和熱硬化性樹脂的樹脂層硬化而形成。

下層鍍層40b、42b為了防止焊料浸析而優(yōu)選包含Ni。此外，上層鍍層40c、42c為了提高安裝性而優(yōu)選包含Sn。另外，下層鍍層40b、42b除了Ni以外，或者作為上層鍍層40c、42c，除了Sn以外，還能包含例如Cu、Ag、Pd、Ag-Pd合金或Au等。另外，也可以在基底電極層40a與下層鍍層40b之間、以及基底電極層42a與下層鍍層42b之間形成應(yīng)力緩和用的導(dǎo)電性樹脂層。此外，也可以通過在層疊體12進(jìn)行直接鍍敷，由此通過鍍敷來形成第1以及第2外部電極40、42。

另外，在作為外部電極40、42而進(jìn)行直接鍍敷的情況下，在作為第1以及第2內(nèi)部電極22、24而使用Ni的情況下，作為下層鍍層40b、42b而優(yōu)選與Ni接合性良好的Cu。進(jìn)而，上層鍍層40c、42c優(yōu)選是包含形成于下層鍍層40b、42b的表面的上層鍍層第1層、和形成于上層鍍層第1層的表面的上層鍍層第2層的2層結(jié)構(gòu)。上層鍍層第1層優(yōu)選包含具有防止焊料浸析的功能的Ni。上層鍍層第2層優(yōu)選包含焊料潤濕性良好的Sn或Au。

如圖3所示，本實(shí)施方式的層疊陶瓷電容器10的側(cè)留邊部32、34由多個層構(gòu)成。側(cè)留邊部32具有外側(cè)層32a以及內(nèi)側(cè)層32b。內(nèi)側(cè)層32b配置在第1以及第2內(nèi)部電極22、24與外側(cè)層32a之間。相比于配置在最靠第1以及第2內(nèi)部電極22、24側(cè)的內(nèi)側(cè)層32b，內(nèi)側(cè)層32b以外的側(cè)留邊層的外側(cè)層32a的Si的含有量更多。側(cè)留邊部34具有外側(cè)層34a以及內(nèi)側(cè)層34b。內(nèi)側(cè)層34b配置在第1以及第2內(nèi)部電極22、24與外側(cè)層之間。相比于配置在最靠第1以及第2內(nèi)部電極22、24側(cè)的內(nèi)側(cè)層34b，內(nèi)側(cè)層34b以外的側(cè)留邊層的外側(cè)層34a的Si的含有量更多。由此，由于能謀求側(cè)留邊部32、34的強(qiáng)度的提升，因此提升了層疊陶瓷電容器10的抗折強(qiáng)度。進(jìn)而，由于在側(cè)留邊部32、34難以出現(xiàn)龜裂或缺損，能防止水分的浸入，因此能確保層疊陶瓷電容器10的絕緣性。其結(jié)果，能提供可靠性得到提升的層疊陶瓷電容器10。此外，在外側(cè)層32a、34a與內(nèi)側(cè)層32b、34b之間存在界面，能由該界面緩和施加在層疊陶瓷電容器10的應(yīng)力。

此外，本實(shí)施方式的層疊陶瓷電容器10中，相比于其第1以及第2內(nèi)部電極22、24的中央部，在最靠側(cè)留邊部32、34側(cè)的表面包含更多Si。其結(jié)果，能進(jìn)一步提升側(cè)留邊部32、34的強(qiáng)度。

進(jìn)而，本實(shí)施方式的層疊陶瓷電容器10的側(cè)留邊部32、34的Si的含有量若以Si的mol數(shù)/Ti的mol數(shù)計(jì)算，則為1.0以上且7.0以下。在Si的mol數(shù)/Ti的mol數(shù)小于1.0的情況下，側(cè)留邊部32、34的燒結(jié)變得不充分，孔洞增加，不能期望充分抗折強(qiáng)度的提升。另一方面，在Si的mol數(shù)/Ti的mol數(shù)超過7.0的情況下，Si過剩地?cái)U(kuò)散到內(nèi)部電極，成為過燒結(jié)，絕緣電阻值等的可靠性降低。

進(jìn)一步地，在本實(shí)施方式的層疊陶瓷電容器10中，在層疊體12的寬度方向上，其側(cè)留邊部32、34的尺寸為5μm以上且40μm以下。若側(cè)留邊部32、34超過40μm，則變得不再能確保需要的電容。在小于5μm時(shí)，側(cè)留邊部32、34的燒結(jié)未充分進(jìn)展，得不到致密的側(cè)留邊部32、34。若側(cè)留邊部不致密，則來自外部的水分侵入變得容易。

2.層疊陶瓷電容器的制造方法

接下來，說明層疊陶瓷電容器的制造方法。圖9是用于說明本實(shí)施方式的層疊陶瓷電容器的制造方法的圖，圖9(a)是表示形成了導(dǎo)電膜的陶瓷生片的概略圖，圖9(b)是表示將形成了導(dǎo)電膜的陶瓷生片層疊的樣子的示意圖。圖10是表示在本實(shí)施方式的層疊陶瓷電容器的制造方法中得到的層疊體芯片的外觀的一個例子的立體圖。

(1)層疊體芯片的形成

首先，作為電介質(zhì)陶瓷材料，準(zhǔn)備包含Ba以及Ti的鈣鈦礦型化合物。在從電介質(zhì)陶瓷材料得到的電介質(zhì)粉末中，作為添加劑，以給定的比例混合Si、Mg以及Ba當(dāng)中的至少一種、和有機(jī)粘合劑、有機(jī)溶劑、可塑劑以及分散劑，由此制作陶瓷漿料。陶瓷漿料在多片的樹脂薄膜(未圖示)的表面成形陶瓷生片50a和50b。陶瓷生片50b與陶瓷生片50a交替層疊，陶瓷生片50a(50b)的成形例如使用模壓涂敷機(jī)、凹版涂敷機(jī)以及微凹版涂敷機(jī)等來進(jìn)行。

接下來，如圖9(a)所示，在陶瓷生片50a(50b)的表面條帶狀地在X方向上印刷內(nèi)部電極用導(dǎo)電性膏，進(jìn)行干燥。另外，以下將內(nèi)部電極用導(dǎo)電性膏條帶狀地延伸的方向作為X方向。此外，將導(dǎo)電膜52a、52b的寬度方向作為Y方向。如此形成成為第1內(nèi)部電極22(第2內(nèi)部電極24)的導(dǎo)電膜52a(52b)。印刷方法能使用絲網(wǎng)印刷、噴墨印刷、凹版印刷等各種方法。導(dǎo)電膜52a、52b的厚度例如設(shè)為1.5μm以下。

首先將成為外層部28的未形成導(dǎo)電膜的陶瓷生片重疊給定片數(shù)，接下來如圖9(b)所示，將印刷了導(dǎo)電膜52a、52b的多片陶瓷生片50a、50b在Y方向上錯開層疊，成為內(nèi)層部26。進(jìn)而，在內(nèi)層部26上重疊給定片數(shù)成為外層部30的未形成導(dǎo)電膜的陶瓷生片，得到母層疊體。

接下來，壓制得到的母層疊體。壓制母層疊體的方法能使用剛體壓制、靜水壓壓制等方法。

接下來將壓制過的母層疊體切割成芯片形狀，得到圖10所示的層疊體芯片60。切割母層疊體的方法能使用壓切、劃片、激光等各種方法。

如圖10所示，在通過以上的工序得到的層疊體芯片60的一方的端面，僅陶瓷生片50a的導(dǎo)電膜52a露出。此外，在另一方端面，僅陶瓷生片50b的導(dǎo)電膜52b露出。

此外，在層疊體芯片60的兩側(cè)面，陶瓷生片50a的導(dǎo)電膜52a以及陶瓷生片50b的導(dǎo)電膜52b分別露出。

(2)側(cè)留邊部的形成

接下來，說明制作成為側(cè)留邊部32、34的側(cè)留邊用陶瓷生片的次序。

首先，作為電介質(zhì)陶瓷材料，準(zhǔn)備包含Ba以及Ti的鈣鈦礦型化合物。在從該電介質(zhì)陶瓷材料得到的電介質(zhì)粉末中，作為添加劑而以給定的比例混合Si、Mg以及Ba當(dāng)中的至少一種、和粘合劑樹脂、有機(jī)溶劑、可塑劑以及分散劑，來制作陶瓷漿料。

在此，在成為側(cè)留邊部32的外側(cè)層32a(以及側(cè)留邊部34的外側(cè)層34a)的陶瓷漿料中添加Si。具體地，添加Si，使得Si的mol數(shù)/Ti的mol數(shù)成為1.0以上且7.0以下。另外，在成為側(cè)留邊部32的內(nèi)側(cè)層32b(以及側(cè)留邊部34的外側(cè)層34b)的陶瓷漿料中也添加Si。具體地，添加Si，使得Si的mol數(shù)/Ti的mol數(shù)成為1.0以上且4.0以下。

此外，在成為側(cè)留邊部32的外側(cè)層32a(以及側(cè)留邊部34的外側(cè)層34a)的陶瓷漿料中添加Ba。具體地，添加Ba，使得Ba的mol數(shù)/Ti的mol數(shù)成為0.00以上并小于0.02。此外，在成為側(cè)留邊部32的內(nèi)側(cè)層32b(以及側(cè)留邊部34的內(nèi)側(cè)層34b)的陶瓷漿料中也添加Ba。具體地，添加Ba，使得Ba的mol數(shù)/Ti的mol數(shù)成為0.02以上并小于0.04。

進(jìn)而，成為側(cè)留邊部32、34的外側(cè)層32a、34a的陶瓷漿料中所含的聚氯乙烯即PVC的量包含得多于成為側(cè)留邊部32、34的內(nèi)側(cè)層32b、34b的陶瓷漿料中所含的聚氯乙烯(PVC)的量。

進(jìn)一步地此外，為了防止對外側(cè)層用陶瓷生片的溶解，成為側(cè)留邊部32、34的內(nèi)側(cè)層32b、34b的陶瓷漿料中所含的溶劑選擇適宜最佳的溶劑。此外，該內(nèi)側(cè)層用陶瓷生片具有用于與層疊體芯片60粘結(jié)的作用。

然后，在樹脂薄膜的表面涂敷成為制作的外側(cè)層32a、34a的陶瓷漿料，進(jìn)行干燥，由此得到外側(cè)層用陶瓷生片。

接下來，在外側(cè)層用陶瓷生片的表面涂敷成為制作的內(nèi)側(cè)層32b、34b的陶瓷漿料，進(jìn)行干燥，從而形成內(nèi)側(cè)層用陶瓷生片。如以上那樣，得到具有2層結(jié)構(gòu)的側(cè)留邊用陶瓷生片。

在此，優(yōu)選內(nèi)側(cè)層用陶瓷生片的沿著寬度方向的尺寸小于外側(cè)層用陶瓷生片的沿著寬度方向的尺寸。具體地，例如關(guān)于燒成后的厚度，外側(cè)層用陶瓷生片形成為5μm以上且20μm以下，內(nèi)側(cè)層用陶瓷生片形成為0.1μm以上且20μm以下。

另外，在上述中，說明了2層結(jié)構(gòu)的側(cè)留邊用陶瓷生片通過在外側(cè)層用陶瓷生片的表面涂敷內(nèi)側(cè)層用陶瓷生片并進(jìn)行干燥而得到的情況。但并不限于該情況，也可以分別預(yù)先形成外側(cè)層用陶瓷生片和內(nèi)側(cè)層用陶瓷生片，之后將它們分別貼合，來得到2層結(jié)構(gòu)的側(cè)留邊用陶瓷生片。另外，側(cè)留邊用陶瓷生片并不限于2層，也可以是3層以上的多層。

接下來，從樹脂薄膜剝離側(cè)留邊用陶瓷生片。

接下來，使剝離的側(cè)留邊用陶瓷生片中的內(nèi)側(cè)層用陶瓷生片和層疊體芯片60的導(dǎo)電膜52a、52b所露出的側(cè)面對置，壓緊來進(jìn)行沖壓，由此形成成為側(cè)留邊部32的層。進(jìn)而，對層疊體芯片60的未形成成為側(cè)留邊部32的層的側(cè)面，也使層疊體芯片60的導(dǎo)電膜52a、52b所露出的側(cè)面和內(nèi)側(cè)層用陶瓷生片對置，壓緊來進(jìn)行沖壓，由此形成成為側(cè)留邊部34的層。這時(shí)，優(yōu)選在層疊體芯片60的側(cè)面預(yù)先涂敷成為粘結(jié)劑的有機(jī)溶劑。

接下來，形成了成為側(cè)留邊部32、34的層的層疊體芯片60在氮?dú)夥罩幸越o定的條件進(jìn)行了脫脂處理后，在氮-氫-水蒸氣混合氣氛中在給定的溫度下燒成，得到燒結(jié)的層疊體12。

接下來，在燒結(jié)的層疊體12的2個端面分別涂敷以Cu為主成分的外部電極膏并燒固，從而形成與第1內(nèi)部電極22連接的基底電極40a和與第2內(nèi)部電極連接的基底電極42a。進(jìn)而，基底電極層40a、42a的表面形成Ni鍍層所構(gòu)成的下層鍍層40b、42b，在下層鍍層40b、42b的表面形成Sn鍍層所構(gòu)成的上層鍍層40c、42c，形成第1以及第2外部電極40、42。

如以上那樣制造圖1所示的層疊陶瓷電容器10。

另外，側(cè)留邊部32、34的形成也可以通過在層疊體芯片60的導(dǎo)電膜52a、52b所露出的兩側(cè)面涂敷側(cè)留邊用的陶瓷漿料來形成。

也就是說，在層疊體芯片60的導(dǎo)電膜52a、52b所露出的兩側(cè)面分別涂敷成為內(nèi)側(cè)層32b、34b的陶瓷漿料，進(jìn)行干燥。進(jìn)而在內(nèi)側(cè)層32b、34b的表面涂敷成為外側(cè)層32a、34a的陶瓷漿料。

在該情況下，成為外側(cè)層32a、34a以及內(nèi)側(cè)層32b、34b的陶瓷漿料各自的厚度能通過改變各個陶瓷漿料中所含的樹脂的量來調(diào)整。

此外，在將層疊體芯片60的兩端面用樹脂等遮掩的基礎(chǔ)上，將該層疊體芯片60整個浸漬在成為內(nèi)側(cè)層32b、34b的陶瓷漿料內(nèi)并使之干燥，進(jìn)而浸漬在成為外側(cè)層32a、34a的陶瓷漿料內(nèi)，由此來形成側(cè)留邊部32、34。在該情況下，在外層部28、30上形成內(nèi)側(cè)層以及外側(cè)層，形成為3層結(jié)構(gòu)。

3.實(shí)驗(yàn)例

以下，說明為了確認(rèn)本發(fā)明的效果而由發(fā)明人們進(jìn)行的實(shí)驗(yàn)例。在實(shí)驗(yàn)例中，制造以下所示的實(shí)施例以及比較例的層疊陶瓷電容器的各樣本，通過用維氏硬度計(jì)測量層疊陶瓷電容器的側(cè)留邊部表面的硬度來予以評價(jià)。

(實(shí)施例)

首先在實(shí)施例中，用上述的方法制造圖1所示的層疊陶瓷電容器的樣本。在該情況下，將層疊陶瓷電容器的外形尺寸設(shè)為長度1.0mm、寬度0.5mm、高度0.5mm。在實(shí)施例中，準(zhǔn)備具備由內(nèi)側(cè)層和外側(cè)層構(gòu)成的2層結(jié)構(gòu)的側(cè)留邊部的層疊陶瓷電容器，其中，內(nèi)側(cè)層含有Si，相對于Ti而Si的mol數(shù)/Ti的mol數(shù)成為3.5，外側(cè)層含有Si相對于Ti而Si的mol數(shù)/Ti的mol數(shù)成為5。此外，側(cè)留邊部的厚度設(shè)為20μm。另外，關(guān)于實(shí)施例的側(cè)留邊部，將外側(cè)層的厚度設(shè)為16μm，將內(nèi)側(cè)層的厚度設(shè)為4μm。

(比較例)

在比較例中，不設(shè)內(nèi)側(cè)層以及外側(cè)層這2層所構(gòu)成的側(cè)留邊部，設(shè)為1層結(jié)構(gòu)的側(cè)留邊部，其含有Si，相對于Ti而Si的mol數(shù)/Ti的mol數(shù)成為3.5，在除此以外其他都與實(shí)施例相同的條件下制造層疊陶瓷電容器。

(評價(jià)方法)

將上述的實(shí)施例以及比較例的層疊陶瓷電容器的各樣本分別各準(zhǔn)備5個，用維氏硬度計(jì)測定層疊陶瓷電容器的兩側(cè)面的側(cè)留邊部表面的硬度。維氏硬度的測定條件設(shè)為測定砝碼：200gf、下死點(diǎn)保持時(shí)間：10s。此外，算出實(shí)施例以及比較例的層疊陶瓷電容器的各樣本的側(cè)留邊部表面附近的孔隙面積率。使包含側(cè)留邊部的面露出，通過SEM來拍攝該孔隙面積率。對拍攝的圖像實(shí)施圖像處理來測定孔隙的面積。算出用該孔隙的面積除以攝像的圖像中所拍到的層疊陶瓷電容器的面積的值，作為孔隙面積率。

圖11是表示側(cè)留邊部表面附近的孔隙面積率與側(cè)留邊部表面的維氏硬度的關(guān)系的圖。

實(shí)驗(yàn)的結(jié)果，如圖11所示，在實(shí)施例的層疊陶瓷電容器中，側(cè)留邊部表面附近的孔隙面積率為0.3％，側(cè)留邊部表面的維氏硬度為1470MPa以上且1680MPa以下。

另一方面，如圖11所示，在比較例的層疊陶瓷電容器中，側(cè)留邊部表面附近的孔隙面積率為1.9％，側(cè)留邊部表面的維氏硬度為1140MPa以上且1270MPa以下。

通過以上而得以明確，實(shí)施例的層疊陶瓷電容器的抗折強(qiáng)度比比較例的層疊陶瓷電容器的抗折強(qiáng)度更加提升。

另外，本發(fā)明并不限定于所述實(shí)施方式，能在其要旨的范圍內(nèi)進(jìn)行種種變形。