本發(fā)明實(shí)施例涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，尤其涉及一種溝槽型VDMOS制造方法。

背景技術(shù)：

溝槽型垂直雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管(簡(jiǎn)稱：溝槽型VDMOS)是通過源離子和體離子注入后形成縱向擴(kuò)散距離差形成溝道，并廣泛應(yīng)用于開關(guān)電源和同步整流領(lǐng)域。相比平面型VDMOS，溝槽型VDMOS由于消除了JFET區(qū)，所以其內(nèi)阻非常小。但是由于溝槽型VDMOS中溝槽底部的拐角處曲率半徑小，使溝槽型VDMOS的擊穿電壓較低。

現(xiàn)有技術(shù)中，為了提高溝槽型VDMOS的擊穿電壓，主要采取在金屬接觸孔的區(qū)域注入P型離子的方法。如圖1所示，在金屬接觸孔的區(qū)域注入P型離子后，P型離子注入?yún)^(qū)15分擔(dān)了部分第二溝槽6底部的場(chǎng)強(qiáng)，使第二溝槽6底部的場(chǎng)強(qiáng)減弱，進(jìn)而提高了擊穿電壓。其中，P型離子注入?yún)^(qū)15的底部越接近第二溝槽6底部，分擔(dān)的場(chǎng)強(qiáng)越多。最佳情況下，如圖2所示，P型離子注入?yún)^(qū)15的底部與第二溝槽6的底部在同一水平面時(shí)，第二溝槽6的底部的場(chǎng)強(qiáng)最弱，擊穿電壓達(dá)到最高。

但該種在金屬接觸孔的區(qū)域注入P型離子提高擊穿電壓的方法，在P型離子注入?yún)^(qū)15的底部推向第二溝槽6的底部的深度的同時(shí)，P型離子注入?yún)^(qū)15也在橫向擴(kuò)散，從而改變了溝道區(qū)的離子濃度，使VDMOS的閾值電壓發(fā)生變化，進(jìn)而使溝槽型VDMOS不能正常工作。

為了防止這種情況的發(fā)生，如圖3所示，將兩個(gè)第二溝槽6的間距拉大，但這使溝槽型VDMOS元胞密度降低，減弱了溝槽型VDMOS的驅(qū)動(dòng)能力。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種溝槽型VDMOS制造方法，有效提高了溝槽型VDMOS的擊穿電壓，同時(shí)使P型離子區(qū)不再橫向擴(kuò)散，保證了溝槽型VDMOS的閾值電壓不變，使沉積多晶硅層的溝槽之間的間距不變，進(jìn)而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動(dòng)能力。

本發(fā)明實(shí)施例提供一種溝槽型VDMOS制造方法，包括：

在N型外延層中的中間區(qū)域形成第一溝槽；

采用選擇性外延生長(zhǎng)工藝在第一溝槽中形成P型離子區(qū)；

在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；

在所述N型外延層的上表面及所述第二溝槽內(nèi)表面形成柵氧化層；

在所述第二溝槽中的柵氧化層上沉積多晶硅層；

形成所述溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。

進(jìn)一步地，如上所述的方法，所述在N型外延層中的中間區(qū)域形成第一溝槽具體包括：

在所述N型外延層上沉積硬掩膜層；

對(duì)所述硬掩膜層中的中間區(qū)域進(jìn)行光刻、刻蝕，形成第一溝槽窗口區(qū)；

對(duì)所述第一溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn)行刻蝕，在所述N型外延層中形成第一溝槽。

進(jìn)一步地，如上所述的方法，所述在所述N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽具體包括：

在所述N型外延層上沉積硬掩膜層；

對(duì)所述硬掩膜層中的所述P型離子區(qū)兩側(cè)的部分區(qū)域進(jìn)行光刻、刻蝕，形成第二溝槽窗口區(qū)；

對(duì)所述第二溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn)行刻蝕，在所述N型外延層中形成第二溝槽。

進(jìn)一步地，如上所述的方法，所述第一溝槽與所述第二溝槽的深度相同。

進(jìn)一步地，如上所述的方法，所述在所述N型外延層中形成第二溝槽后，還包括：

對(duì)所述第二溝槽的底角進(jìn)行圓滑處理；

去除所述硬掩膜層。

進(jìn)一步地，如上所述的方法，所述P型離子區(qū)中的P型外延的摻雜離子為硼離子，所述P型外延的摻雜濃度為1E19-1E20原子數(shù)/立方厘米。

進(jìn)一步地，如上所述的方法，所述在所述第二溝槽中的柵氧化層上沉積多晶硅層之后，還包括：

對(duì)所述多晶硅層進(jìn)行回刻處理，以使所述多晶硅層的上表面、所述P型離子區(qū)的上表面與所述N型外延層的上表面在同一平面上。

進(jìn)一步地，如上所述的方法，所述多晶硅層的厚度為6000-12000埃，所述柵氧化層的厚度為400-1000埃。

本發(fā)明實(shí)施例提供一種溝槽型VDMOS制造方法，通過在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長(zhǎng)工藝在第一溝槽中形成P型離子區(qū)；在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層；在第二溝槽中的柵氧化層上沉積多晶硅層；形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。有效提高了溝槽型VDMOS的擊穿電壓，同時(shí)使P型離子區(qū)不再橫向擴(kuò)散，保證了溝槽型VDMOS的閾值電壓不變，使沉積多晶硅層的溝槽之間的間距不變，進(jìn)而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動(dòng)能力。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)中溝槽型VDMOS的第一結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中溝槽型VDMOS的第二結(jié)構(gòu)示意圖；

圖3為現(xiàn)有技術(shù)中溝槽型VDMOS的第三結(jié)構(gòu)示意圖；

圖4為本發(fā)明溝槽型VDMOS制造方法實(shí)施例一的流程圖；

圖5為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層中的中間區(qū)域形成第一溝槽后的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中采用選擇性外延生長(zhǎng)工藝在第一溝槽中形成P型離子區(qū)后的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽后的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層后的結(jié)構(gòu)示意圖；

圖9為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在第二溝槽中的柵氧化層上沉積多晶硅層后的結(jié)構(gòu)示意圖；

圖10為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層的流程圖；

圖11為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在溝槽型VDMOS的N型外延層中形成體區(qū)后的結(jié)構(gòu)示意圖；

圖12為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在體區(qū)中第二溝槽的兩側(cè)區(qū)域形成源區(qū)后的結(jié)構(gòu)示意圖；

圖13為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在源區(qū)的上方的柵氧化層上沉積介電層并去除柵氧化層后的結(jié)構(gòu)示意圖；

圖14為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中沉積溝槽型VDMOS的金屬層后的結(jié)構(gòu)示意圖；

圖15為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第一流程圖；

圖16為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第二流程圖；

圖17為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中在N型外延層上沉積硬掩膜層后的結(jié)構(gòu)示意圖；

圖18為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中在對(duì)硬掩膜層中的中間區(qū)域進(jìn)行光刻、刻蝕，形成第一溝槽窗口區(qū)后的結(jié)構(gòu)示意圖；

圖19為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中對(duì)第一溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn)行刻蝕，在N型外延層中形成第一溝槽后的結(jié)構(gòu)示意圖；

圖20為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第三流程圖。

附圖標(biāo)記：

1-N型襯底 2-N型外延層 3-硬掩膜層

4-第一溝槽 5-P型外延 6-第二溝槽

7-柵氧化層 8-多晶硅層 9-體區(qū)

10-源區(qū) 11-介電層 12-正面金屬層

13-背面金屬層 14-第一溝槽窗口區(qū) 15-P型離子注入?yún)^(qū)

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

實(shí)施例一

圖4為本發(fā)明溝槽型VDMOS制造方法實(shí)施例一的流程圖，如圖4所示，本實(shí)施例提供的溝槽型VDMOS制造方法包括：

步驟101，在N型外延層2中的中間區(qū)域形成第一溝槽4。

本實(shí)施例中，N型外延層2生長(zhǎng)于N型襯底1上。其中，N型襯底1為重?fù)诫sN型襯底，N型外延層2為輕摻雜N型外延層。具體的N型襯底1的摻雜濃度以及N型外延層2的摻雜濃度與現(xiàn)有技術(shù)中的摻雜濃度相同，在此不再一一贅述。

本實(shí)施例中，圖5為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層中的中間區(qū)域形成第一溝槽后的結(jié)構(gòu)示意圖，如圖5所示，N型外延層2中的中間區(qū)域形成第一溝槽4，第一溝槽4為用于形成P型離子區(qū)的溝槽，第一溝槽4的截面形狀為矩形，該第一溝槽4的深度小于N型外延層2的厚度。

具體地，在N型外延層2中的中間區(qū)域形成第一溝槽4所采用的工藝可以為光刻、刻蝕工藝，也可以為其他工藝，本實(shí)施例對(duì)此不做限定。

步驟102，采用選擇性外延生長(zhǎng)工藝在第一溝槽4中形成P型離子區(qū)。

具體地，選擇性外外延生長(zhǎng)工藝(Selective Epitaxial silicon Growth Process，簡(jiǎn)稱SEG)為在N型外延層的限定區(qū)域內(nèi)進(jìn)行的外延生長(zhǎng)的工藝。本實(shí)施例中的限定區(qū)域?yàn)榈谝粶喜?，生長(zhǎng)的外延為P型外延5，在生長(zhǎng)P型外延5后，第一溝槽4和P型外延5構(gòu)成了P型離子區(qū)。

其中，P型外延5中的摻雜離子可以為硼離子。圖6為本發(fā)明實(shí)施例一 提供的溝槽型VDMOS制造方法中采用選擇性外延生長(zhǎng)工藝在第一溝槽中形成P型離子區(qū)后的結(jié)構(gòu)示意圖。

步驟103，在N型外延層2中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽6。

本實(shí)施例中，在N型外延層2中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽6時(shí)所采用的工藝可以為光刻、刻蝕工藝，也可以為其他工藝，本實(shí)施例對(duì)此不做限定。

本實(shí)施例中，第二溝槽6為用于沉淀多晶硅層的溝槽。其中，圖7為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽后的結(jié)構(gòu)示意圖，如圖7所示，第二溝槽6的截面形狀為矩形，第二溝槽6的深度小于N型外延層2的厚度。P型離子區(qū)分別與第二溝槽6之間具有間距。

步驟104，在N型外延層2的上表面及第二溝槽6內(nèi)表面形成柵氧化層7。

本實(shí)施例中，N型外延層2的上表面為除去第二溝槽6的N型外延層2的上表面。本實(shí)施例中的柵氧化層7的厚度可以為400-1000埃。其中，圖8為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層后的結(jié)構(gòu)示意圖。

步驟105，在第二溝槽6中的柵氧化層7上沉積多晶硅層8。

本實(shí)施例中，在第二溝槽6中的柵氧化層7上沉積的多晶硅層8的厚度為6000～12000埃。其中，圖9為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在第二溝槽中的柵氧化層上沉積多晶硅層后的結(jié)構(gòu)示意圖。

步驟106，形成溝槽型VDMOS的體區(qū)9，源區(qū)10，介電層11及金屬層。

其中，金屬層包括正面金屬層12和背面金屬層13。

本實(shí)施例中，步驟106具體可分為以下四個(gè)步驟執(zhí)行。

步驟106a，在溝槽型VDMOS的N型外延層2中形成體區(qū)9。

具體地，在形成溝槽型VDMOS的體區(qū)9時(shí)，采用P型離子注入工藝，形成體區(qū)9，其中注入的P型離子可以為硼離子，劑量可以為1.0E13-1.0E15個(gè)/平方厘米，能量可以為60-120KEV，然后進(jìn)行高溫驅(qū)入，溫度可以為900-1150度，驅(qū)入時(shí)間可以為40～100分鐘。

本實(shí)施例中，圖11為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中 在溝槽型VDMOS的N型外延層中形成體區(qū)后的結(jié)構(gòu)示意圖，如圖11所示，溝槽型VDMOS的體區(qū)9在N型外延層2中形成，體區(qū)9的厚度小于N型外延層2的厚度。

步驟106b，在體區(qū)9中第二溝槽6的兩側(cè)區(qū)域形成源區(qū)10。

本實(shí)施例中，通過光刻工藝定義出源區(qū)10的區(qū)域，并采用離子注入工藝，注入N型離子。其中注入的N型離子可以為砷或磷。注入的劑量可以為1.0E15-1.0E16個(gè)/平方厘米，能量可以為50-120KEV。然后進(jìn)行離子激活，離子激活的溫度可以為800～1000度，離子激活的時(shí)間可以為20-60分鐘。

本實(shí)施例中，圖12為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在體區(qū)中第二溝槽的兩側(cè)區(qū)域形成源區(qū)后的結(jié)構(gòu)示意圖。如圖12所示，源區(qū)10形成在體區(qū)9中第二溝槽6的兩側(cè)區(qū)域。

步驟106c，在源區(qū)10的上方的柵氧化層7上沉積介電層11。

本實(shí)施例中，介電層11可以為二氧化硅層或者摻雜硼和磷的二氧化硅層。

本實(shí)施例中，圖13為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中在源區(qū)的上方的柵氧化層上沉積介電層并去除柵氧化層后的結(jié)構(gòu)示意圖。如圖13所示，在源區(qū)10的上方的柵氧化層7上沉積介電層11后，進(jìn)行孔層光刻和刻蝕工藝，具體的孔層光刻和刻蝕工藝為現(xiàn)有技術(shù)，在此不再一一贅述。

步驟106d，沉積溝槽型VDMOS的金屬層。

本實(shí)施例中，金屬層包括：正面金屬層12和背面金屬層13。其中正面金屬層12可以為鋁硅銅合金，形成源極金屬層，厚度可以為2-4微米，背面金屬層13可以為鈦鎳銀復(fù)合層，形成漏極金屬層。其中，圖14為本發(fā)明實(shí)施例一提供的溝槽型VDMOS制造方法中沉積溝槽型VDMOS的金屬層后的結(jié)構(gòu)示意圖。

本實(shí)施例提供的溝槽型VDMOS制造方法，通過在N型外延層中的中間區(qū)域形成第一溝槽；采用選擇性外延生長(zhǎng)工藝在第一溝槽中形成P型離子區(qū)；在N型外延層中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽；在N型外延層的上表面及第二溝槽內(nèi)表面形成柵氧化層；在第二溝槽中的柵氧化層上沉積多晶硅層；形成溝槽型VDMOS的體區(qū)，源區(qū)，介電層及金屬層。有 效提高了溝槽型VDMOS的擊穿電壓，同時(shí)由于采用了選擇性生長(zhǎng)工藝生長(zhǎng)P型外延，使P型離子區(qū)不再橫向擴(kuò)散，保證了溝槽型VDMOS的閾值電壓不變，并且保持第一溝槽和第二溝槽之間的間距，使沉積多晶硅層的溝槽之間的間距不變，進(jìn)而維持了元胞密度，保證了溝槽型VDMOS的驅(qū)動(dòng)能力。

實(shí)施例二

圖15為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第一流程圖，如圖15所示，本實(shí)施例提供的溝槽型VDMOS制造方法包括：

步驟201，在N型外延層2中的中間區(qū)域形成第一溝槽4。

進(jìn)一步地，本實(shí)施例中步驟201可以分為以下三個(gè)步驟執(zhí)行，圖16為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第二流程圖，如圖6所示，步驟201包括：

步驟201a，在N型外延層2上沉積硬掩膜層3。

本實(shí)施例中，N型外延層2上沉積的硬掩膜層3可以為二氧化硅層。沉積的工藝可以為低壓化學(xué)氣相沉積。沉積的硬掩膜層的厚度可以為4000-7000埃。其中，圖17為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中在N型外延層上沉積硬掩膜層后的結(jié)構(gòu)示意圖。

步驟201b，對(duì)硬掩膜層3中的中間區(qū)域進(jìn)行光刻、刻蝕，形成第一溝槽窗口區(qū)14。

本實(shí)施例中，采用光刻、刻蝕工藝，刻蝕掉中間區(qū)域的硬掩膜層3，形成了第一溝槽窗口區(qū)14。其中第一溝槽為用于形成P型離子區(qū)的溝槽。第一溝槽窗口區(qū)14為用于進(jìn)行刻蝕后形成第一溝槽的窗口區(qū)。

可選地，本實(shí)施例中刻蝕工藝可采用干法刻蝕工藝。其中，圖18為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中在對(duì)硬掩膜層中的中間區(qū)域進(jìn)行光刻、刻蝕，形成第一溝槽窗口區(qū)后的結(jié)構(gòu)示意圖。

步驟201c，對(duì)第一溝槽窗口區(qū)14的下側(cè)區(qū)域進(jìn)行刻蝕，在N型外延層2中形成第一溝槽4。

本實(shí)施例中，可采用干法刻蝕工藝，對(duì)第一溝槽窗口區(qū)14下側(cè)區(qū)域進(jìn)行刻蝕，在N型外延層2中形成第一溝槽4，其中第一溝槽4的截面形狀為矩形，第一溝槽4的深度小于N型外延層2的厚度。其中，圖19為本發(fā)明實(shí)施例二提供的溝槽型VDMOS制造方法中對(duì)第一溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn) 行刻蝕，在N型外延層中形成第一溝槽后的結(jié)構(gòu)示意圖。如圖19所示，第一溝槽4位于第一溝槽窗口區(qū)14的正下方，第一溝槽4的側(cè)面與第一溝槽窗口區(qū)14的側(cè)面位于同一平面上。

步驟202，采用選擇性外延生長(zhǎng)工藝在第一溝槽4中形成P型離子區(qū)。

優(yōu)選地，本實(shí)施例中的P型離子區(qū)中的P型外延5的摻雜離子為硼離子，P型外延的摻雜濃度為1E19-1E20原子數(shù)/立方厘米。

本實(shí)施例中步驟202中的其他工藝和本發(fā)明溝槽型VDMOS制造方法實(shí)施例一中的步驟102中的相同，在此不再一一贅述。

在步驟202之后，采用現(xiàn)有技術(shù)中的工藝，去除硬掩膜層3。

步驟203，在N型外延層2中P型離子區(qū)兩側(cè)的部分區(qū)域分別形成第二溝槽6。

進(jìn)一步地，本實(shí)施例中的步驟203可以分為以下三個(gè)步驟執(zhí)行。圖20為本發(fā)明溝槽型VDMOS制造方法實(shí)施例二的第三流程圖，如圖20所示，步驟203包括：

步驟203a，在N型外延層2上沉積硬掩膜層3。

本實(shí)施例中，步驟203a與步驟202a的工藝相同，在此不再一一贅述。

步驟203b，對(duì)硬掩膜層3中的P型離子區(qū)兩側(cè)的部分區(qū)域進(jìn)行光刻、刻蝕，形成第二溝槽窗口區(qū)。

本實(shí)施例中，采用光刻、刻蝕工藝，刻蝕掉硬掩膜層3中位于P型離子區(qū)兩側(cè)的部分區(qū)域的硬掩膜層，形成了第二溝槽窗口區(qū)。其中第二溝槽為用于沉積多晶硅層的溝槽，第二溝槽窗口區(qū)為用于進(jìn)行刻蝕后形成的第二溝槽的窗口區(qū)。

可選地，本實(shí)施例中刻蝕工藝可采用干法刻蝕工藝。

本實(shí)施例中，第二溝槽6位于第二溝槽窗口區(qū)的正下方，第二溝槽6的側(cè)面與第二溝槽窗口區(qū)的側(cè)面位于同一平面上。

步驟203c，對(duì)第二溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn)行刻蝕，在N型外延層中2中形成第二溝槽6。

本實(shí)施例中，可采用干法刻蝕工藝，對(duì)第二溝槽窗口區(qū)的下側(cè)區(qū)域進(jìn)行刻蝕，在N型外延層中2中形成第二溝槽6。其中，第二溝槽6的截面形狀為矩形，第二溝槽6的深度小于N型外延層2的厚度。

優(yōu)選地，本實(shí)施例中，第一溝槽4與第二溝槽6的深度相同。

本實(shí)施例中，在形成P型離子區(qū)后，P型離子區(qū)可以分擔(dān)第二溝槽6底部的場(chǎng)強(qiáng)，從而提高擊穿電壓，第一溝槽4的底部越接近第二溝槽6的底部，分擔(dān)的場(chǎng)強(qiáng)越多，當(dāng)?shù)谝粶喜?與第二溝槽6的深度相同，即第一溝槽的底部與第二溝槽的底部位于同一水平面時(shí)，第二溝槽底部的場(chǎng)強(qiáng)最弱，擊穿電壓達(dá)到最高。

步驟204，對(duì)第二溝槽6的底角進(jìn)行圓滑處理。

本實(shí)施例中，由于第二溝槽6的底角為直角，曲率半徑小，致使擊穿電壓較低，所以對(duì)第二溝槽6的底角進(jìn)行圓滑處理后，使第二溝槽6的底角的曲率增大，進(jìn)一步提高了該溝槽型VDMOS的擊穿電壓。

本實(shí)施例中，在對(duì)第二溝槽6的底角進(jìn)行圓滑處理后，采用現(xiàn)有技術(shù)中的方法去除硬掩膜層3。

步驟205，在N型外延層2的上表面及第二溝槽6內(nèi)表面形成柵氧化層7。

步驟206，在第二溝槽6中的柵氧化層7上沉積多晶硅層8。

本實(shí)施例中，步驟205-步驟206與本發(fā)明溝槽型VDMOS制造方法實(shí)施例一中的步驟104-步驟105相同，在此不再一一贅述。

步驟207，對(duì)多晶硅層8進(jìn)行回刻處理。

本實(shí)施例中，對(duì)多晶硅層8進(jìn)行回刻處理后，使多晶硅層8的上表面、P型離子區(qū)的上表面與N型外延層2的上表面在同一平面上。

步驟208，形成溝槽型VDMOS的體區(qū)9，源區(qū)10，介電層11及金屬層。

本實(shí)施例中，步驟208與本發(fā)明溝槽型VDMOS制造方法實(shí)施例一中的步驟106相同，在此不再一一贅述。

本實(shí)施例中提供的溝槽型VDMOS制造方法，第一溝槽的深度與第二溝槽的深度相同，并且對(duì)第二溝槽的底角進(jìn)行圓滑處理，能進(jìn)一步提高溝槽型VDMOS的擊穿電壓。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。