host端供電的大功率usb2.0 延長(zhǎng)線的制作方法
【專利摘要】本實(shí)用新型公開了host端供電的大功率usb2.0延長(zhǎng)線，包括三塊hub電路板、一塊dev電路板以及四根屏蔽傳輸線，第一塊hub電路板的輸入端通過(guò)屏蔽傳輸線連接在計(jì)算機(jī)上，該屏蔽傳輸線的端部還連接在直流電源上，后兩塊hub電路板通過(guò)兩根屏蔽傳輸線依次連接在第一塊hub電路板上，第三塊hub電路板的輸出端通過(guò)另一根屏蔽傳輸線連接在dev電路板的輸入端上，dev電路板的輸出端連接在用電設(shè)備上。本實(shí)用新型提供一種host端供電的大功率usb2.0延長(zhǎng)線線，解決現(xiàn)有傳輸效果較差、對(duì)設(shè)備使用位置限制較大、誤碼率與丟幀率高的問(wèn)題。
【專利說(shuō)明】host端供電的大功率usb2. O延長(zhǎng)線

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種連接線，具體涉及一種在設(shè)備和計(jì)算機(jī)之間使用的host端供電的大功率usb2.0延長(zhǎng)線。

【背景技術(shù)】
[0002]隨著計(jì)算機(jī)技術(shù)的發(fā)展，大量外部設(shè)備(如打印機(jī)，網(wǎng)絡(luò)攝像機(jī)，醫(yī)療設(shè)備，三維相機(jī)，工業(yè)設(shè)備，便攜式USB接口數(shù)據(jù)采集系統(tǒng)，USB接口工業(yè)控制產(chǎn)品，USB高速圖像傳輸）都通過(guò)usb2. O接口同計(jì)算機(jī)相連。標(biāo)準(zhǔn)的usb2. O傳輸線最大傳輸距離只有5米，而往往在實(shí)際應(yīng)用中這些設(shè)備與計(jì)算機(jī)之間的距離遠(yuǎn)大于5米，而在設(shè)備端附近并無(wú)法對(duì)其提供電源支持其運(yùn)行，從而大大局限了設(shè)備的使用位置。
[0003]現(xiàn)有的延長(zhǎng)線主要為：（1)40米以上usb2. O延長(zhǎng)線，如需提供設(shè)備端200mA以上電流，則必須在設(shè)備端增加附加供電電源適配器，電源適配器將220v交流電轉(zhuǎn)成設(shè)備端設(shè)備所需的5v供電；（2) 60米延長(zhǎng)線則采用usbl. I標(biāo)準(zhǔn)來(lái)對(duì)2. O進(jìn)行，其傳輸速率低，傳輸?shù)男Ч?，如需提?gt;300mA的電流，則需在設(shè)備端增加附加供電電源適配器，電源適配器將220v交流電轉(zhuǎn)成設(shè)備端設(shè)備所需的5v供電。而現(xiàn)有的延長(zhǎng)線所存在的問(wèn)題又有以下幾點(diǎn)：（I)設(shè)備端需要大電流時(shí)（300mA以上)，必須在設(shè)備端增加交流轉(zhuǎn)直流的附加供電的適配器，其結(jié)構(gòu)復(fù)雜，對(duì)設(shè)備的具體使用位置的限制較大，不利于使用；（2)采用I. I的標(biāo)準(zhǔn)對(duì)
2.O進(jìn)行兼容傳輸，其傳輸效率較低，同時(shí)傳輸?shù)男Ч^差；（3)高速傳輸誤碼率高,三維相機(jī)的丟巾貞率>10000ppm。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的目的在于提供一種host端供電的大功率usb2. O延長(zhǎng)線線，解決現(xiàn)有傳輸效果較差、對(duì)設(shè)備使用位置限制較大、誤碼率與丟幀率高的問(wèn)題。
[0005]為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案如下：
[0006]host端供電的大功率usb2. O延長(zhǎng)線,包括三塊hub電路板、一塊dev電路板以及四根屏蔽傳輸線，第一塊hub電路板的輸入端通過(guò)一根屏蔽傳輸線連接在計(jì)算機(jī)上，該屏蔽傳輸線的端部還連接在直流電源上，另外兩塊hub電路板通過(guò)另外兩根屏蔽傳輸線依次連接在第一塊hub電路板上，第三塊hub電路板的輸出端通過(guò)第四根屏蔽傳輸線連接在dev電路板的輸入端上，dev電路板的輸出端連接在用電設(shè)備上；所述與計(jì)算機(jī)連接的屏蔽傳輸線的一端處設(shè)置有公頭以及直流電接頭，dev電路板與用電設(shè)備的連接端處設(shè)置有母頭。
[0007]進(jìn)一步的，上述屏蔽傳輸線由外至內(nèi)依次為外護(hù)套、編織層、鋁箔以及內(nèi)傳輸線；該內(nèi)傳輸線的數(shù)量為六根，每根內(nèi)傳輸線中設(shè)置有至少一根線芯，在線芯外還包裹有絕緣層；編織層為編織屏蔽網(wǎng)，該編織屏蔽網(wǎng)的覆蓋率為88%_99%。
[0008]作為優(yōu)選,所述屏蔽傳輸線內(nèi)部的六根內(nèi)傳輸線為D+信號(hào)傳輸線、D-信號(hào)傳輸線、電源傳輸線、電源接地線、直流電源線以及直流接地線；所述D+信號(hào)傳輸線或D-信號(hào)傳輸線中所有線芯的材料為純銅且橫截面積的總和為O. 18-0. 22_2，所述電源傳輸線或電源接地線中所有線芯的材料為純銅且橫截面積的總和為O. 32-1_2，所述直流電源線或直流接地線中所有線芯的材料為純銅且橫截面積的總和為O. 18-1_2，該直流電源線或直流接地線上的直流電壓為12V。
[0009]再進(jìn)一步的，上述hub電路板設(shè)置有一塊FEl. IS芯片以及與該芯片相連的hub輸入口以及hub輸出口，hub輸入口與hub輸出口分別擁有五個(gè)連接PIN腳，分別為：PIN1、PIN2、PIN3、PIN4、PIN5 ；hub輸入口上PINl與輸入的屏蔽傳輸線的電源傳輸線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；hub輸出口上PINl與輸出的屏蔽傳輸線的電源傳輸線相連，PIN2與D-信號(hào)傳輸線相連，PIN3與D+信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；該FE1. IS芯片上引腳I接地，引腳2上連接有一個(gè)12ΜΩ的晶陣XI，該晶陣Xl的另一端連接在引腳3上，在晶陣Xl上還并聯(lián)有一個(gè)1ΜΩ的電阻R6引腳8、9分別連接在hub輸出口上的PIN3、2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12連接到FEl. IS輸出的I. 8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3. 3V電壓，引腳14上連接有一個(gè)2. 7ΚΩ的電阻R1，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、引腳16分別連接在hub輸入口上的PIN2、PIN3上，引腳17上連接有一個(gè)100ΚΩ的電阻R2，電阻R2的另一端接有
3.3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100K Ω的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100ΚΩ的電阻R5，電阻R5的另一端接有3. 3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20都連接到輸入電源上，引腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3. 3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管Dl上，發(fā)光二極管Dl另一端接地，引腳26接有3. 3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28連接到FEl. IS輸出的I. 8V電壓。
[0010]更進(jìn)一步的，上述dev電路板設(shè)置有一塊FEl. IS芯片以及與該芯片相連的dev輸入口以及dev輸出口，dev輸入口擁有六個(gè)連接PIN腳，分別為：PIN1、PIN2、PIN3、PIN4、PIN5、PIN6 ;dev 輸出口擁有四個(gè)連接 PIN 腳，分別為:PIN1、PIN2、PIN3、PIN4 ；dev 輸入口上PINl與輸入的屏蔽傳輸線的電源傳輸線相連，PIN2與D-信號(hào)傳輸線相連，PIN3與D+信號(hào)傳輸線相連，PIN4.PIN5與接地線相連，PIN6與直流傳輸線相連，電容C7的另一端接地，在PIN6上還連接有另一塊芯片，該芯片為MT2492芯片；在MT2492芯片的引腳I上連接有一個(gè)22nF的電容C9，電容C9的另一端連接在引腳6上，在引腳6上還連接有電感LI，電感LI的另一端施加有5V電壓并連接有22uF/6V的電容C8、二極管Dl以及110ΚΩ的電阻R9，電容C8的另一端連接在二極管ZDl上，電容C8與二極管ZDl的連接端接地，二極管ZDl與二極管Dl相對(duì)設(shè)置并相互連接，二極管ZDl與二極管Dl的連接線上接有5V電壓，電阻R9的另一端連接在引腳3上，在引腳3上還連接有一個(gè)15ΚΩ的電阻R8，電阻R8的另一端接地，引腳4與dev輸入口的PIN6相連；hub輸出口上PINl與用電設(shè)備的電源線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與接地線相連；該FEl. IS芯片上引腳I接地，引腳2上連接有一個(gè)12ΜΩ的晶陣XI，該晶陣Xl的另一端連接在引腳3上，在晶陣Xl上還并聯(lián)有一個(gè)1ΜΩ的電阻R6引腳8、9分別連接在hub輸出口上的PIN3、2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12之間還接有I. 8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3. 3V電壓，引腳14上連接有一個(gè)2. 7ΚΩ的電阻R1，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、16分別連接在hub輸入口上的PIN2、3上，引腳17上連接有一個(gè)IOOKΩ的電阻R2，電阻R2的另一端接有3. 3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100K Ω的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100ΚΩ的電阻R5，電阻R5的另一端接有3. 3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20都連接到輸入電源上，引腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3. 3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管LED上，發(fā)光二極管Dl另一端接地，引腳26接有3. 3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28連接到FEl. IS輸出1.8V電壓。
[0011]另外，所述四根屏蔽傳輸線的總長(zhǎng)度為40?60米，且四根屏蔽傳輸線的長(zhǎng)度均小于等于15米。
[0012]本實(shí)用新型與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)及有益效果：
[0013](I)本實(shí)用新型的屏蔽傳輸線設(shè)置有編織層與鋁箔兩層屏蔽層，大大提高了傳輸過(guò)程中的抗干擾能力，保證了信號(hào)的完整性，線芯選用純銅材料，大大提高了信號(hào)的傳輸性能，同時(shí)將信號(hào)線的橫截面積控制在O. 18-0. 22mm2，將電源傳輸線與電源接地線的橫截面積控制在O. 48-lmm2，將直流電源線與直流接地線的橫截面積控制在O. 18_lmm2，進(jìn)一步提升了傳輸性，并降低了傳輸衰耗，大大增加了對(duì)末端設(shè)備的供電功率，進(jìn)而避免了加裝電源適配器，簡(jiǎn)化了其結(jié)構(gòu)，進(jìn)一步降低了其使用難度，提高了其適用范圍；
[0014](2)本實(shí)用新型設(shè)置有hub電路板，能夠?qū)π盘?hào)進(jìn)行放大、去干擾，并增強(qiáng)其抗干擾能力，使得數(shù)據(jù)傳輸更加平穩(wěn)，信號(hào)更加穩(wěn)定，在該實(shí)用新型的末端還設(shè)置有dev電路板，能夠再次對(duì)信號(hào)進(jìn)行放大、去干擾，降低了誤碼率與丟幀率，使得用電設(shè)備與計(jì)算機(jī)之間的數(shù)據(jù)傳輸更加穩(wěn)定，同時(shí)本實(shí)用新型還能提供用電設(shè)備運(yùn)行所需的大于300mA的電流，避免了外置電源適配器，從而降低了設(shè)備對(duì)使用位置的要求，擴(kuò)大了適用范圍。

【專利附圖】

【附圖說(shuō)明】
[0015]圖I為本實(shí)用新型的結(jié)構(gòu)示意圖。
[0016]圖2為本實(shí)用新型屏蔽傳輸線的剖面結(jié)構(gòu)圖。
[0017]圖3為本實(shí)用新型hub電路板的電路圖。
[0018]圖4為本實(shí)用新型dev電路板的電路圖。
[0019]附圖標(biāo)記說(shuō)明：I、屏蔽傳輸線；2、hub電路板；3、dev電路板；4、計(jì)算機(jī)；5、用電設(shè)備；11、絕緣層；12、線芯；13、鋁箔；14、編織層；15、外護(hù)套。

【具體實(shí)施方式】
[0020]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明，本實(shí)用新型的實(shí)施方式包括但不限于下列實(shí)施例。
實(shí)施例
[0021]如圖1、2、3、4所示，host端供電的大功率usb2. O延長(zhǎng)線，包括三塊hub電路板2、一塊dev電路板3以及四根屏蔽傳輸線I,第一塊hub電路板2的輸入端通過(guò)一根屏蔽傳輸線I連接在計(jì)算機(jī)4上，該屏蔽傳輸線I的端部還連接在直流電源上，另外兩塊hub電路板2通過(guò)另外兩根屏蔽傳輸線I依次連接在第一塊hub電路板2上，第三塊hub電路板2的輸出端通過(guò)第四根屏蔽傳輸線I連接在dev電路板3的輸入端上，dev電路板3的輸出端連接在用電設(shè)備5上；所述與計(jì)算機(jī)4連接的屏蔽傳輸線I的一端處設(shè)置有公頭以及直流電接頭，dev電路板3與用電設(shè)備5的連接端處設(shè)置有母頭。
[0022]上述屏蔽傳輸線I由外至內(nèi)依次為外護(hù)套15、編織層14、鋁箔13以及內(nèi)傳輸線；該內(nèi)傳輸線的數(shù)量為六根，每根內(nèi)傳輸線中設(shè)置有至少一根線芯12，在線芯12外還包裹有絕緣層11 ;編織層14為編織屏蔽網(wǎng)，該編織屏蔽網(wǎng)的覆蓋率為88%-99%。
[0023]所述屏蔽傳輸線I內(nèi)部的六根內(nèi)傳輸線為D+信號(hào)傳輸線、D-信號(hào)傳輸線、電源傳輸線、電源接地線、直流電源線以及直流接地線；所述D+信號(hào)傳輸線或D-信號(hào)傳輸線中所有線芯12的材料為純銅且橫截面積的總和為O. 18-0. 22_2，所述電源傳輸線或電源接地線中所有線芯12的材料為純銅且橫截面積的總和為O. 32-1_2，所述直流電源線或直流接地線中所有線芯12的材料為純銅且橫截面積的總和為O. 18-1_2，該直流電源線或直流接地線上的直流電壓為12V。
[0024]上述hub電路板2設(shè)置有一塊FEl. IS芯片以及與該芯片相連的hub輸入口以及hub輸出口，hub輸入口與hub輸出口分別擁有五個(gè)連接PIN腳，分別為：PIN1、PIN2、PIN3、PIN4、PIN5 ;hub輸入口上PINl與輸入的屏蔽傳輸線I的電源傳輸線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；hub輸出口上PINl與輸出的屏蔽傳輸線I的電源傳輸線相連，PIN2與D-信號(hào)傳輸線相連，PIN3與D+信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；該FEl. IS芯片上引腳I接地，引腳2上連接有一個(gè)12ΜΩ的晶陣XI，該晶陣Xl的另一端連接在引腳3上，在晶陣Xl上還并聯(lián)有一個(gè)1ΜΩ的電阻R6引腳8、引腳9分別連接在hub輸出口上的PIN3、PIN2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12之間還接有1.8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3. 3V電壓，引腳14上連接有一個(gè)2. 7ΚΩ的電阻R1，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、引腳16分別連接在hub輸入口上的PIN2、PIN3上，引腳17上連接有一個(gè)100K Ω的電阻R2，電阻R2的另一端接有3. 3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100K Ω的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100K Ω的電阻R5，電阻R5的另一端接有3. 3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20都連接到輸入電源上，弓丨腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3. 3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管Dl上，發(fā)光二極管Dl另一端接地，引腳26接有3. 3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28連接到FEl. IS輸出的I. 8V電壓。
[0025]上述dev電路板3設(shè)置有一塊FEl. IS芯片以及與該芯片相連的dev輸入口以及dev 輸出口，dev 輸入口擁有六個(gè)連接 PIN 腳，分別為:PIN1、PIN2、PIN3、PIN4、PIN5、PIN6 ；dev輸出口擁有四個(gè)連接PIN腳，分別為：PIN1、PIN2、PIN3、PIN4 ；dev輸入口上PINl與輸入的屏蔽傳輸線I的電源傳輸線相連，ΡΙΝ2與D-信號(hào)傳輸線相連，ΡΙΝ3與D+信號(hào)傳輸線相連，ΡΙΝ4、ΡΙΝ5與接地線相連，ΡΙΝ6與直流傳輸線相連，電容C7的另一端接地，在ΡΙΝ6上還連接有另一塊芯片，該芯片為ΜΤ2492芯片；在ΜΤ2492芯片的引腳I上連接有一個(gè)22nF的電容C9，電容C9的另一端連接在引腳6上，在引腳6上還連接有電感LI，電感LI的另一端施加有5V電壓并連接有22uF/6V的電容C8、二極管Dl以及110ΚΩ的電阻R9，電容C8的另一端連接在二極管ZDl上，電容C8與二極管ZDl的連接端接地，二極管ZDl與二極管Dl相對(duì)設(shè)置并相互連接，二極管ZDl與二極管Dl的連接線上接有5V電壓，電阻R9的另一端連接在引腳3上，在引腳3上還連接有一個(gè)15ΚΩ的電阻R8，電阻R8的另一端接地，引腳4與dev輸入口的PIN6相連；hub輸出口上PINl與用電設(shè)備5的電源線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與接地線相連；該FE1. IS芯片上引腳I接地，引腳2上連接有一個(gè)12M Ω的晶陣XI，該晶陣XI的另一端連接在引腳3上，在晶陣XI上還并聯(lián)有一個(gè)1ΜΩ的電阻R6引腳8、引腳9分別連接在hub輸出口上的PIN3、PIN2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12之間還接有1.8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3. 3V電壓，引腳14上連接有一個(gè)2. 7ΚΩ的電阻R1，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、16分別連接在hub輸入口上的PIN 2、3上，引腳17上連接有一個(gè)100ΚΩ的電阻R2，電阻R2的另一端接有3. 3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100K Ω的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100ΚΩ的電阻R5，電阻R5的另一端接有3. 3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20都連接到輸入電源上，引腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3. 3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管LED上，發(fā)光二極管Dl另一端接地，引腳26接有3. 3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28連接到FEl. IS輸出的1.8V電壓。
[0026]所述四根屏蔽傳輸線I的總長(zhǎng)度為40?60米，且四根屏蔽傳輸線I的長(zhǎng)度均小于等于15米。
[0027]上述的二極管Dl的型號(hào)為MBR0520LT1，二極管ZDl的型號(hào)為1SMA5. O,電感LI的型號(hào)為VLF302512MT-4R7M，用電設(shè)備為運(yùn)行電流超過(guò)200mA的大功率用電設(shè)備。
[0028]第一根屏蔽傳輸線的末端插在hub電路板的輸入端,第二、三根屏蔽傳輸線分別設(shè)置在第一、二、三塊hub電路板之間，第四根屏蔽傳輸線的兩端分別設(shè)置在第三塊hub電路板的輸出端與dev電路板的輸入端上。使用時(shí)，將第一根屏蔽傳輸線端部的公頭插在計(jì)算機(jī)上并將電源接頭插入直流電源中，同時(shí)將dev電路板上的母頭插入用電設(shè)備上即可。
[0029]按照上述實(shí)施例，便可很好地實(shí)現(xiàn)本實(shí)用新型。值得說(shuō)明的是，基于上述結(jié)構(gòu)設(shè)計(jì)的前提下，為解決同樣的技術(shù)問(wèn)題，即使在本實(shí)用新型上做出的一些無(wú)實(shí)質(zhì)性的改動(dòng)或潤(rùn)色，所采用的技術(shù)方案的實(shí)質(zhì)仍然與本實(shí)用新型一樣，故其也應(yīng)當(dāng)在本實(shí)用新型的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.host端供電的大功率usb2.0延長(zhǎng)線，其特征在于，包括三塊hub電路板(2)、一塊dev電路板(3)以及四根屏蔽傳輸線(I )，第一塊hub電路板(2)的輸入端通過(guò)一根屏蔽傳輸線(I)連接在計(jì)算機(jī)(4)上，該屏蔽傳輸線(I)的端部還連接在直流電源上，另外兩塊hub電路板(2 )通過(guò)另外兩根屏蔽傳輸線(I)依次連接在第一塊hub電路板(2 )上，第三塊hub電路板(2)的輸出端通過(guò)第四根屏蔽傳輸線(I)連接在dev電路板(3)的輸入端上，dev電路板(3)的輸出端連接在用電設(shè)備(5)上；所述與計(jì)算機(jī)(4)連接的屏蔽傳輸線(I)的端部處設(shè)置有公頭以及直流電接頭，dev電路板(3)與用電設(shè)備(5)的連接端處設(shè)置有母頭。
2.根據(jù)權(quán)利要求1所述的host端供電的大功率usb2.0延長(zhǎng)線，其特征在于，所述屏蔽傳輸線(I)由外至內(nèi)依次為外護(hù)套(15)、編織層(14)、鋁箔(13)以及內(nèi)傳輸線；該內(nèi)傳輸線的數(shù)量為六根，每根內(nèi)傳輸線中設(shè)置有至少一根線芯(12)，在線芯(12)外還包裹有絕緣層(11);編織層(14)為編織屏蔽網(wǎng)，該編織屏蔽網(wǎng)的覆蓋率為88%-99%。
3.根據(jù)權(quán)利要求2所述的host端供電的大功率usb2.0延長(zhǎng)線，其特征在于，所述屏蔽傳輸線(I)內(nèi)部的六根內(nèi)傳輸線為D+信號(hào)傳輸線、D-信號(hào)傳輸線、電源傳輸線、電源接地線、直流電源線以及直流接地線；所述D+信號(hào)傳輸線或D-信號(hào)傳輸線中所有線芯(12)的材料為純銅且橫截面積的總和為0.18-0.22_2，所述電源傳輸線或電源接地線中所有線芯(12)的材料為純銅且橫截面積的總和為0.32-lmm2，所述直流電源線或直流接地線中所有線芯(12)的材料為純銅且橫截面積的總和為0.18-lmm2，該直流電源線或直流接地線上的直流電壓為12V。
4.根據(jù)權(quán)利要求3所述的host端供電的大功率usb2.0延長(zhǎng)線,其特征在于,所述hub電路板(2)設(shè)置有一塊FEl.1S芯片以及與該芯片相連的hub輸入口以及hub輸出口，hub輸入口與hub輸出口分別擁有五個(gè)連接PIN腳，分別為:PIN1、PIN2、PIN3、PIN4、PIN5 ；hub輸入口上PINl與輸入的屏蔽傳輸線(I)的電源傳輸線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；hub輸出口上PINl與輸出的屏蔽傳輸線(I)的電源傳輸線相連，PIN2與D-信號(hào)傳輸線相連，PIN3與D+信號(hào)傳輸線相連，PIN4與電源接地線以及直流接地線相連，PIN5與直流電源線相連；該FEl.1S芯片上引腳I接地，引腳2上連接有一個(gè)12ΜΩ的晶陣XI，該晶陣Xl的另一端連接在引腳3上，在晶陣Xl上還并聯(lián)有一個(gè)IM Ω的電阻R6，引腳8、引腳9分別連接在hub輸出口上的PIN3、PIN2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12之間還接有1.8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3.3V電壓，引腳14上連接有一個(gè)2.7KΩ的電阻R1，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、引腳16分別連接在hub輸入口上的PIN2、PIN3上，引腳17上連接有一個(gè)100K Ω的電阻R2，電阻R2的另一端接有3.3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100ΚΩ的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100K Ω的電阻R5，電阻R5的另一端接有3.3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20的都連接到輸入電源上，弓丨腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3.3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管Dl上，發(fā)光二極管Dl另一端接地，引腳26接有3.3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28之間接有1.8V電壓。
5.根據(jù)權(quán)利要求4所述的host端供電的大功率usb2.0延長(zhǎng)線,其特征在于,所述dev電路板(3)設(shè)置有一塊FEl.1S芯片以及與該芯片相連的dev輸入口以及dev輸出口，dev輸入口擁有六個(gè)連接PIN腳，分別為:PIN1、PIN2、PIN3、PIN4、PIN5、PIN6 ；dev輸出口擁有四個(gè)連接PIN腳，分別為:PIN1、PIN2、PIN3、PIN4 ;dev輸入口上PINl與輸入的屏蔽傳輸線(I)的電源傳輸線相連，PIN2與D-信號(hào)傳輸線相連，PIN3與D+信號(hào)傳輸線相連，PIN4、PIN5與接地線相連，PIN6與直流傳輸線相連，電容C7的另一端接地，在PIN6上還連接有另一塊芯片，該芯片為MT2492芯片；在MT2492芯片的引腳I上連接有一個(gè)22nF的電容C9，電容C9的另一端連接在引腳6上，在引腳6上還連接有電感LI，電感LI的另一端施加有5V電壓并連接有22uF/6V的電容C8、二極管Dl以及IlOK Ω的電阻R9，電容C8的另一端連接在二極管ZDl上，電容C8與二極管ZDl的連接端接地，二極管ZDl與二極管Dl相對(duì)設(shè)置并相互連接，二極管ZDl與二極管Dl的連接線上接有5V電壓，電阻R9的另一端連接在引腳3上，在引腳3上還連接有一個(gè)15ΚΩ的電阻R8，電阻R8的另一端接地，引腳4與dev輸入口的PIN6相連；hub輸出口上PINl與用電設(shè)備(5)的電源線相連，PIN2與D+信號(hào)傳輸線相連，PIN3與D-信號(hào)傳輸線相連，PIN4與接地線相連；該FE1.1S芯片上引腳I接地，引腳2上連接有一個(gè)12ΜΩ的晶陣XI，該晶陣Xl的另一端連接在引腳3上，在晶陣Xl上還并聯(lián)有一個(gè)IMΩ的電阻R6引腳8、引腳9分別連接在hub輸出口上的PIN3、PIN2上，引腳12連接有一個(gè)100uF/5V的電容C3，電容C3的另一端接地，在電容C3與引腳12連接到FEl.1S輸出的1.8V電壓，引腳13上連接有104F的電容C6，電容C6與引腳13之間接有3.3V電壓，引腳14上連接有一個(gè)2.7ΚΩ的電阻Rl，電阻Rl另一端與電容C6的另一端相連并接地，引腳15、引腳16分別連接在hub輸入口上的PIN2、PIN3上，引腳17上連接有一個(gè)100KΩ的電阻R2，電阻R2的另一端接有3.3V電壓，引腳18連接有47ΚΩ的電阻R4，R4上還串聯(lián)有一個(gè)104F的電容C4，在R4與C4上還并聯(lián)有一個(gè)100K Ω的電阻R7，R7與C4的連接端接地，R4與C4都連接到輸入電源上，引腳19上連接有一個(gè)100KΩ的電阻R5，電阻R5的另一端接有3.3V電壓，引腳20上連接有一個(gè)100uF/6V的電容Cl，電容Cl的另一端接地，電容Cl與引腳20連接到輸入電源上，引腳21上連接有一個(gè)100uF/5V的電容C2，電容C2的另一端接地，電容C2與引腳21的連接處接有3.3V電壓，引腳22上連接有300 Ω的電阻R3，電阻R3的另一端連接在發(fā)光二極管LED上，發(fā)光二極管Dl另一端接地，引腳26接有3.3V電壓，引腳28上接有104F的電容C5，電容C5另一端接地，電容C5與引腳28之間接有1.8V電壓。
6.根據(jù)權(quán)利要求5所述的host端供電的大功率usb2.0延長(zhǎng)線，其特征在于，所述四根屏蔽傳輸線(I)的總長(zhǎng)度為40?60米，且四根屏蔽傳輸線(I)的長(zhǎng)度均小于等于15米。
【文檔編號(hào)】H01B1/02GK204118426SQ201420567037
【公開日】2015年1月21日 申請(qǐng)日期:2014年9月29日 優(yōu)先權(quán)日:2014年9月29日
【發(fā)明者】趙勇, 林化, 易欣 申請(qǐng)人:北京格靈深瞳信息技術(shù)有限公司