電子裝置制造方法
【專利摘要】本實用新型公開了一種電子裝置，一個技術(shù)問題是解決與現(xiàn)有技術(shù)中存在的問題相關(guān)的問題。電子裝置可包括埋入導(dǎo)電區(qū)域和埋入導(dǎo)電區(qū)域上方的半導(dǎo)體層。電子裝置還可包括水平定向摻雜區(qū)域和垂直導(dǎo)電區(qū)域，垂直導(dǎo)電區(qū)域電連接于水平定向摻雜區(qū)域和埋入導(dǎo)電區(qū)域。電子裝置還可包括覆蓋水平定向摻雜區(qū)域的絕緣層和覆蓋絕緣層和水平定向摻雜區(qū)域的第一導(dǎo)電電極，垂直導(dǎo)電區(qū)域的部分并非位于第一導(dǎo)電電極下方。電子裝置可包括允許肖特基二極管與晶體管并聯(lián)連接的肖特基接觸件。形成電子裝置的工藝允許在導(dǎo)電電極、柵極電極、源極區(qū)域或二者之后形成垂直導(dǎo)電區(qū)域。此外，肖特基接觸件可集成到工藝流程中且占據(jù)相對較小量的面積。
【專利說明】電子裝置【技術(shù)領(lǐng)域】
[0001 ] 本實用新型涉及電子裝置和其形成工藝，且更特定地說涉及包括垂直導(dǎo)電結(jié)構(gòu)的電子裝置和其形成工藝。
【背景技術(shù)】
[0002]絕緣柵極場效應(yīng)晶體管(IGFET)是可用于功率切換電路的常見晶體管類型。IGFET包括源極區(qū)域、漏極區(qū)域、在源極區(qū)域與漏極區(qū)域之間延伸的溝道區(qū)域和與溝道區(qū)域相鄰的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括被布置成與溝道區(qū)域相鄰且由柵極介電層與溝道區(qū)域分開的柵極電極。
[0003]功率晶體管應(yīng)具有低導(dǎo)通電阻和低品質(zhì)因數(shù)。導(dǎo)電結(jié)構(gòu)可用來幫助減小導(dǎo)通電阻并降低品質(zhì)因數(shù)。然而，這些導(dǎo)電結(jié)構(gòu)可能使用極度復(fù)雜的工藝流程或使用具有低工藝余裕的處理步驟而形成。
實用新型內(nèi)容[0004]本實用新型的一個技術(shù)問題是解決與現(xiàn)有技術(shù)中存在的一個或更多個問題相關(guān)的問題。
[0005]本實用新型的一個方面涉及一種電子裝置，其包括:埋入導(dǎo)電區(qū)域；半導(dǎo)體層，其具有主表面和相對表面，其中埋入導(dǎo)電區(qū)域被布置成比距離主表面更接近相對表面；水平定向摻雜區(qū)域，其與主表面相鄰；垂直導(dǎo)電區(qū)域，其與主表面相鄰且延伸通過半導(dǎo)體層朝向埋入導(dǎo)電區(qū)域，其中垂直導(dǎo)電區(qū)域電連接于水平定向摻雜區(qū)域和埋入導(dǎo)電區(qū)域；絕緣層，其覆蓋水平定向摻雜區(qū)域和垂直導(dǎo)電區(qū)域；和第一導(dǎo)電電極，其覆蓋絕緣層和水平定向摻雜區(qū)域，其中垂直導(dǎo)電區(qū)域的一部分并非位于第一導(dǎo)電電極下方。
[0006]根據(jù)本實用新型的一個方面，電子裝置還包括第二導(dǎo)電電極，第二導(dǎo)電電極布置在垂直導(dǎo)電區(qū)域上方、在垂直導(dǎo)電區(qū)域上方的位置處與垂直導(dǎo)電區(qū)域分開，并且位于高于第一導(dǎo)電電極的高度。
[0007]根據(jù)本實用新型的一個方面，電子裝置還包括功率晶體管的源極區(qū)域，其中源極區(qū)域電連接于第一導(dǎo)電電極。
[0008]根據(jù)本實用新型的一個方面，電子裝置還包括位于水平定向摻雜區(qū)域下方的降低表面電場區(qū)域，其中降低表面電場區(qū)域具有相比于水平定向摻雜區(qū)域的相反導(dǎo)電類型，其中降低表面電場區(qū)域延伸到垂直導(dǎo)電區(qū)域。
[0009]根據(jù)本實用新型的一個方面，在電子裝置中，水平定向摻雜區(qū)域是功率晶體管的漏極區(qū)域的部分。
[0010]根據(jù)本實用新型的一個方面，電子裝置還包括功率晶體管的柵極電極，其中柵極電極與第一導(dǎo)電電極分開且電隔尚。
[0011]根據(jù)本實用新型的一個方面，電子裝置還包括布置在埋入導(dǎo)電區(qū)域與半導(dǎo)體層之間的埋入絕緣層，其中垂直導(dǎo)電區(qū)域延伸通過埋入絕緣層。[0012]根據(jù)本實用新型的一個方面，電子裝置還包括肖特基二極管，肖特基二極管由到水平定向摻雜區(qū)域的與功率晶體管分開的部分的導(dǎo)電插頭的接觸件形成，其中水平定向摻雜區(qū)域的部分具有相比于水平定向摻雜區(qū)域的與垂直導(dǎo)電區(qū)域相鄰的不同部分的較低摻雜濃度。
[0013]本實用新型的一個方面涉及一種電子裝置，其包括:埋入導(dǎo)電區(qū)域；半導(dǎo)體層，其具有主表面和相對表面，其中埋入導(dǎo)電區(qū)域被布置成比距離主表面更接近相對表面；水平定向摻雜區(qū)域，其與主表面相鄰；位于水平定向摻雜區(qū)域下方的降低表面電場區(qū)域，其中降低表面電場區(qū)域具有相比于水平定向摻雜區(qū)域的相反導(dǎo)電類型；晶體管。晶體管包括漏極區(qū)，其包括水平定向摻雜區(qū)域的第一部分；柵電極，其中整個柵電極覆蓋主表面；源極區(qū)，其與主表面相鄰。電子裝置還包括垂直導(dǎo)電區(qū)域，其與主表面相鄰且延伸通過半導(dǎo)體層朝向埋入導(dǎo)電區(qū)域，其中垂直導(dǎo)電區(qū)域電連接于水平定向摻雜區(qū)域的第一部分和埋入導(dǎo)電區(qū)域，并且垂直導(dǎo)電區(qū)域接觸降低表面電場區(qū)域；以及肖特基二極管，肖特基二極管由到水平定向摻雜區(qū)域的與晶體管分開的第二部分的導(dǎo)電插頭的接觸件形成，其中水平定向摻雜區(qū)域的第二部分具有相比于水平定向摻雜區(qū)域的第一部分的較低摻雜濃度。
[0014]根據(jù)本實用新型的一個方面，電子裝置還包括:絕緣層，其覆蓋垂直導(dǎo)電區(qū)域;第一導(dǎo)電電極，其覆蓋絕緣層和水平定向摻雜區(qū)域；第二導(dǎo)電電極，第二導(dǎo)電電極覆蓋絕緣層和垂直導(dǎo)電區(qū)域，其中從截面圖看第二導(dǎo)電電極和垂直導(dǎo)電區(qū)域具有彼此對齊的側(cè)；以及其中晶體管的源極區(qū)、肖特基二極管的導(dǎo)電插頭以及第一和第二導(dǎo)電電極彼此電連接。
[0015]根據(jù)本實用新型的方面，形成電子裝置的工藝允許在導(dǎo)電電極、柵極電極、源極區(qū)域或二者之后形成垂直導(dǎo)電區(qū)域。此外，肖特基接觸件可集成到工藝流程中且占據(jù)相對較小量的面積。
【專利附圖】

【附圖說明】
[0016]實施方案是通過舉例的方式加以說明且不限于附圖。
[0017]圖1包括工件的部分的橫截面圖的說明，工件包括埋入導(dǎo)電區(qū)域、埋入絕緣層、半導(dǎo)體層和介電層。
[0018]圖2包括圖1的在形成水平定向摻雜區(qū)域和降低表面電場(Reduced SurfaceField, resurf)區(qū)域之后的工件的橫截面圖的說明。
[0019]圖3包括圖2的在形成絕緣層和導(dǎo)電層之后的工件的橫截面圖的說明。
[0020]圖4包括圖3的在圖案化導(dǎo)電層和絕緣層且摻雜水平定向摻雜區(qū)域中將隨后形成肖特基(Schottky)接觸件的部分之后的工件的橫截面圖的說明。
[0021]圖5包括圖3的在形成絕緣部件、圖案化導(dǎo)電層以形成導(dǎo)電電極、絕緣側(cè)壁間隔件和深度體摻雜區(qū)域之后的工件的橫截面圖的說明。
[0022]圖6包括圖5的在形成體區(qū)域、柵極電極、絕緣層和源極區(qū)域之后的工件的橫截面圖的說明。
[0023]圖7包括圖6的在形成ILD層和延伸到埋入導(dǎo)電區(qū)域的溝槽之后的工件的橫截面圖的說明。
[0024]圖8包括圖6的工件中與其中將形成肖特基接觸件之處相鄰的部分的橫截面圖的說明，其中圖8包括ILD層和延伸到埋入導(dǎo)電區(qū)域的另一溝槽。[0025]圖9和圖10分別包括圖7和圖8的在溝槽內(nèi)形成垂直導(dǎo)電結(jié)構(gòu)之后的工件的橫截面圖的說明。
[0026]圖11包括圖9的在垂直導(dǎo)電結(jié)構(gòu)上方形成另一 ILD層和開口且形成到柵極電極的另一開口之后的工件的橫截面圖的說明。
[0027]圖12包括圖11的在形成到體區(qū)域的開口和沿到體區(qū)域的開口的底部形成重?fù)诫s區(qū)域之后的工件的橫截面圖的說明。
[0028]圖13包括在實質(zhì)上與圖12相同的處理點(diǎn)圖10的在形成延伸到resurf區(qū)域的開口和沿開口的底部形成重?fù)诫s區(qū)域之后的工件的橫截面圖的說明。
[0029]圖14和圖15分別包括圖12和圖13的在形成導(dǎo)電插頭之后的工件的橫截面圖的說明。
[0030]圖16和圖17分別包括圖14和圖15的在形成晶體管和肖特基二極管的第一層互連件之后的工件的橫截面圖的說明。
[0031]本領(lǐng)域一般技術(shù)人員應(yīng)明白，附圖中的元件是出于簡單明了的說明且無需按比例繪制。例如，附圖中的元件中的一些的尺寸可以相對于其它元件而有所夸大以幫助改善對本實用新型的實施方案的理解。
【具體實施方式】
[0032]結(jié)合附圖提供下列描述以輔助理解本文中公開的教導(dǎo)。下列論述的重點(diǎn)將集中在本教導(dǎo)的特定實施方式和實施方案。提供這個重點(diǎn)以輔助描述本教導(dǎo)且這個重點(diǎn)不應(yīng)被解釋成限制本教導(dǎo)的范圍或適用性。然而，還可使用基于如本申請中公開的教導(dǎo)的其它實施方案。
[0033]如本文中使用，關(guān)于區(qū)域或結(jié)構(gòu)的術(shù)語“水平定向”和“垂直定向”是指其中電流流過這個區(qū)域或結(jié)構(gòu)的主方向。更具體地說，電流可以垂直方向、水平方向或垂直方向與水平方向的組合方向流過區(qū)域或結(jié)構(gòu)。如果電流以垂直方向或方向組合(其中垂直分量大于水平分量)流過區(qū)域或結(jié)構(gòu)，那么這個區(qū)域或結(jié)構(gòu)將稱作垂直定向。類似地，如果電流以水平方向或方向組合(其中水平分量大于垂直分量)流過區(qū)域或結(jié)構(gòu)，那么這個區(qū)域或結(jié)構(gòu)將稱作水平定向。
[0034]術(shù)語“金屬”或其變體中的任何一個旨在指包括I族至12族中的任何一個內(nèi)的元素、13族至16族內(nèi)的元素、沿由原子數(shù)13 (Al)、31 (Ga)、50 (Sn)、51 (Sb)和84 (Po)界定的線且在所述線以下的元素的材料。金屬不包括Si或Ge。
[0035]術(shù)語“正常操作”和“正常操作狀態(tài)”是指設(shè)計操作電子組件或裝置的條件。所述條件可以獲自數(shù)據(jù)表或關(guān)于電壓、電流、電容、電阻或其它電參數(shù)的其它信息。因此，正常操作不包括完全在其設(shè)計限制以外操作電組件或裝置。
[0036]術(shù)語“功率晶體管”旨在意指被設(shè)計來正常操作的晶體管，其中當(dāng)晶體管處于斷開狀態(tài)時源極與漏極或發(fā)射極與集電極之間維持至少IOV差值。例如，當(dāng)晶體管處于斷開狀態(tài)時，源極與漏極之間可以維持IOV且不會造成結(jié)擊穿或發(fā)生其它不希望的狀況。
[0037]術(shù)語“包括(comprises、comprising、includes、including)，，、"具有(has、having)”或其任何其它變體旨在涵蓋非詳盡包括。例如，包括一系列特征的方法、物件或設(shè)備不一定僅限于所述特征，但是可以包括未明確列出或這樣的方法、物件或設(shè)備固有的其它特征。此外，除非明確說明相反的情況，否則“或(or)”是指包括-或且不包括排斥-或。例如，下列中的任何一個滿足條件A或B:A是真(或存在)且B是假(或不存在)、A是假(或不存在)且B是真(或存在)以及A和B均是真(或存在)。
[0038]此外，“一個(a、an)”的使用是用來描述本文中描述的元件和組件。這樣做僅僅是為了方便起見且賦予本實用新型的范圍的一般意義。除非這種描述明顯是另外的意思，否則其應(yīng)被視為包括一個、至少一個或單數(shù)還包括復(fù)數(shù)，或反之亦然。例如，當(dāng)本文中描述一個項時，可以使用一個以上的項來代替一個項。類似地，當(dāng)本文中描述一個以上項時,可以使用一個項來替換所述一個以上的項。
[0039]對應(yīng)于元素周期表內(nèi)的列的族號是基于2011年I月21日出版的IUPAC元素周期表。
[0040]除非另有定義，否則本文中使用的所有科技術(shù)語具有的意義與通常為本實用新型所屬的本領(lǐng)域一般技術(shù)人員通常理解的意義相同。材料、方法和實例僅是說明性的且不旨在限制。就本文中并未描述的范圍來說，關(guān)于特定材料及處理動作的許多細(xì)節(jié)是常規(guī)的且可以在半導(dǎo)體和電子技術(shù)內(nèi)的教科書及其它來源中找到。
[0041]可以相對稍晚時間以工藝流程形成將埋入導(dǎo)電區(qū)域電連接于晶體管的載流電極和肖特基二極管的電極的垂直導(dǎo)電區(qū)域?？稍谛纬蓪?dǎo)電電極、柵極電極、源極電極或其任何組合之后形成這些垂直導(dǎo)電區(qū)域。在實施方案中，垂直導(dǎo)電區(qū)域中的一些可以不電連接于位于這些垂直導(dǎo)電區(qū)域正上方的互連件?；ミB件可形成于其它垂直導(dǎo)電區(qū)域(諸如將晶體管的源極區(qū)域電連接于導(dǎo)電電極的一個垂直導(dǎo)電區(qū)域)上方。在閱讀結(jié)合附圖描述的實施方案之后更好地理解關(guān)于工藝和特征的特定細(xì)節(jié)，其中這些實施方案意在說明且不限于本實用新型的范圍。
[0042]圖1包括工件100的部分的橫截面圖的說明，工件100包括埋入導(dǎo)電區(qū)域102、埋入絕緣層104、半導(dǎo)體層106和介電層108。埋入導(dǎo)電區(qū)域102可包括14族元素(B卩，碳，硅、鍺或其任何組合)且可能是重η型或P型摻雜區(qū)域。為了本說明書的目的，重?fù)诫s旨在意指至少約I X IO19原子數(shù)/cm3的最大摻雜濃度，且輕摻雜旨在意指小于約I X IO19原子數(shù)/cm3的最大摻雜濃度。埋入導(dǎo)電區(qū)域102可能是重?fù)诫s襯底(例如，重η型摻雜晶片)的部分，或可以是布置在相反導(dǎo)電類型的襯底上方或襯底與埋入導(dǎo)電區(qū)域102之間的另一埋入絕緣層(未說明)上方的埋入摻雜區(qū)域。在實施方案中，埋入導(dǎo)電區(qū)域102使用η型摻雜物(諸如磷、砷、銻或其任何組合)予以重?fù)诫s。在特定實施方案中，如果埋入導(dǎo)電區(qū)域102保持低擴(kuò)散，那么埋入導(dǎo)電區(qū)域102包括砷或銻，且在特定實施方案中，埋入導(dǎo)電區(qū)域102包括銻以在隨后形成的半導(dǎo)體層的形成期間減小自摻雜的水平(與砷相比)。埋入導(dǎo)電區(qū)域102將用來使晶體管的漏極和肖特基二極管的陰極相互電連接。
[0043]埋入絕緣層104布置在埋入導(dǎo)電區(qū)域102上方。在正常操作期間，埋入絕緣層104幫助使埋入導(dǎo)電區(qū)域102上的電壓與半導(dǎo)體層106的部分隔離。埋入絕緣層104可包括氧化物、氮化物或氮氧化物。埋入絕緣層104可包括具有相同或不同成分的一層膜或多層膜。埋入絕緣層104可具有至少約0.2微米或至少約0.3微米的范圍中的厚度。此外，埋入絕緣層104可具有不大于約5.0微米或不大于約2.0微米的厚度。在特定實施方案中，埋入絕緣層104具有約0.5微米至約0.9微米的范圍中的厚度。埋入絕緣層104不一定必需，且在另一實施方案中，半導(dǎo)體層106可形成于埋入導(dǎo)電區(qū)域102上。[0044]半導(dǎo)體層106布置在埋入絕緣層104上方且具有其中形成晶體管和其它電子組件(未說明)的主表面105。半導(dǎo)體層106可包括14族元素和如關(guān)于埋入導(dǎo)電區(qū)域102描述的摻雜物或相反導(dǎo)電類型的摻雜物中的任何一個。在實施方案中，半導(dǎo)體層106是具有約
0.2微米至約5.0微米的范圍中的厚度且摻雜濃度不大于約I X IO17原子數(shù)/cm3且在另一實施方案中摻雜濃度至少約I X IO14原子數(shù)/Cm3的輕摻雜η型或ρ型外延硅層。半導(dǎo)體層106可以全部布置在工件100上。當(dāng)在半導(dǎo)體層106內(nèi)形成摻雜區(qū)域時或在半導(dǎo)體層106內(nèi)選擇性地形成摻雜區(qū)域之前半導(dǎo)體層106內(nèi)的摻雜物濃度將稱作背景摻雜物濃度。
[0045]可使用熱生長技術(shù)、沉積技術(shù)或其組合在半導(dǎo)體層106上方形成介電層108。介電層108可包括氧化物、氮化物、氮氧化物、有機(jī)介電質(zhì)或其任何組合。在實施方案中，介電層108包括氧化物且具有約Ilnm至約50nm的范圍中的厚度。
[0046]圖2示出了在形成水平定向摻雜區(qū)域222和resurf區(qū)域242之后的工件，其中圖2中示出了每個區(qū)域中的一個。在所形成的功率晶體管內(nèi)，水平定向摻雜區(qū)域222可能是晶體管的漏極區(qū)域的至少部分。對于肖特基接觸件，與將不存在埋入絕緣層104(在另一實施方案中，未說明)時穿過半導(dǎo)體層106的整個厚度的垂直電流路徑相比，水平定向摻雜區(qū)域222可允許電阻電流路徑較低。在正常操作狀態(tài)中，電荷載流子(例如，電子)或電流主要以水平方向流過水平定向摻雜區(qū)域222。水平定向摻雜區(qū)域222可具有小于約IXlO19原子數(shù)/cm3和至少約I X IO16原子數(shù)/cm3的摻雜物濃度和在一個實施方案中小于約0.9微米且在另一實施方案中小于約0.5微米的深度。在特定實施方案中，水平定向摻雜區(qū)域222是η型摻雜區(qū)域。
[0047]resurf區(qū)域242可幫助保持更多電流流過水平定向摻雜區(qū)域222而非流入下覆水平定向摻雜區(qū)域222的半導(dǎo)體層106中。resurf區(qū)域242可以具有不大于約5 X IO17原子數(shù)/cm3和至少約I X IO16原子數(shù)/cm3的摻雜物濃度和在一個實施方案中小于約1.5微米且在另一實施方案中小于約1.2微米的深度。resurf區(qū)域242的最大濃度可以在比主表面105低約0.5微米至約0.9微米的范圍中。在特定實施方案中，resurf區(qū)域242是ρ型摻雜區(qū)域。
[0048]在實施方案中，可在resurf區(qū)域242之前形成水平定向摻雜區(qū)域222。在另一實施方案中，可在resurf區(qū)域242之后形成水平定向摻雜區(qū)域222。
[0049]圖3包括在形成絕緣層322和導(dǎo)電層342之后的說明?？墒褂脽嵘L技術(shù)、沉積技術(shù)或其組合形成絕緣層322。絕緣層322可包括氧化物、氮化物、氮氧化物或其任何組合。在實施方案中，絕緣層322包括氮化物且具有約20nm至約90nm的范圍中的厚度。導(dǎo)電層342沉積在絕緣層322上方。導(dǎo)電層342包括導(dǎo)電材料或可以(例如)由于摻雜而導(dǎo)電。更特定地說，導(dǎo)電層342可包括摻雜半導(dǎo)體材料(例如，重?fù)诫s非晶硅、多晶硅等)、含金屬材料(耐熔金屬、耐熔金屬氮化物、耐熔金屬硅化物等)或其任何組合。導(dǎo)電層342具有約0.05微米至約0.5微米的范圍中的厚度。在特定實施方案中，導(dǎo)電層342將用來形成可幫助減小漏極-柵極電容的導(dǎo)電電極。
[0050]導(dǎo)電層342和絕緣層322圖案化于其中將形成肖特基接觸件的位置(諸如如圖4中示出的位置)處。在區(qū)域422內(nèi)植入導(dǎo)電類型與水平定向摻雜區(qū)域222相反的摻雜物。在成品電子裝置中，區(qū)域422內(nèi)的重?fù)诫s減小水平定向摻雜區(qū)域222內(nèi)的多數(shù)載流子濃度，但是不會反向摻雜水平定向摻雜區(qū)域222。局部較低濃度可幫助減小肖特基二極管中的反相泄漏電流。植入物的劑量可小于約I X ?ο15原子數(shù)/cm2，且能量可被選擇來實現(xiàn)不大于約
0.15微米的預(yù)期范圍。在實施方案中，功率晶體管被掩膜層(未說明)覆蓋，且因此引入到區(qū)域422中的摻雜物并未被引入到功率晶體管中。在其它附圖中，使用虛線來說明區(qū)域422以指示所述區(qū)域與水平定向摻雜區(qū)域222的剩余部分相比具有較低凈摻雜物濃度。
[0051]圖5包括在形成絕緣層502、圖案化絕緣層502、圖案化導(dǎo)電層342以形成導(dǎo)電電極532和形成絕緣間隔件522和深度體摻雜區(qū)域542之后的說明。實質(zhì)上其中將形成肖特基接觸件(圖5中未示出)的所有區(qū)域均被絕緣層502 (其未在這個區(qū)域中圖案化)覆蓋。絕緣層502可包括一層或多層絕緣膜。在如圖5中示出的實施方案中，絕緣層502沉積在導(dǎo)電層342上方。絕緣層502可包括氧化物、氮化物、氮氧化物或有機(jī)介電質(zhì)。絕緣層502具有約0.2微米至約2.0微米的范圍中的厚度。
[0052]掩膜層(未說明)形成于絕緣層502上方且被圖案化來界定其中形成晶體管的開口。圖案化導(dǎo)電層342的部分且移除掩膜特征。導(dǎo)電層342的剩余部分是導(dǎo)電電極532，其可幫助減小晶體管中的漏極-柵極電容。沿導(dǎo)電電極532和絕緣層502的側(cè)壁形成絕緣間隔件522。在特定實施方案中，絕緣間隔件522包括氮化物且通過將氮化物層沉積到約20nm至約90nm的范圍中的厚度且各向異性蝕刻氮化物層而形成以形成絕緣間隔件522。由絕緣間隔件522界定的開口布置在半導(dǎo)體層106中將形成深度體摻雜區(qū)域542以及源極區(qū)域和溝道區(qū)域的部分上方。
[0053]和漏極區(qū)域與隨后形成的溝道區(qū)域之間的雪崩擊穿相比，深度體摻雜區(qū)域542可在晶體管的漏極區(qū)域與深度體摻雜區(qū)域542之間的雪崩擊穿期間提供替代路徑。在實施方案中，深度體摻雜區(qū)域542的最大濃度比溝道區(qū)域的最大濃度深至少約0.1微米，且在另一實施方案中，深度體摻雜區(qū)域542的最大濃度比溝道區(qū)域的最大濃度深不超過約0.9微米。在另一實施方案中，深度體摻雜區(qū)域542的最大濃度是在比主表面105低約0.6微米至約
1.1微米的范圍中。深度體摻雜區(qū)域542可使用一種植入物或植入物組合而形成。深度體摻雜區(qū)域542可以或可以不接觸埋入絕緣層104。對于一種植入物或具有最低預(yù)期范圍的植入物(植入物組合)，劑量可在約5 X IO13原子數(shù)/cm2至約5 X IO14原子數(shù)/cm2的范圍中。
[0054]圖6包括在形成柵極介電層602、柵極電極622、沿柵極電極622的曝露表面的絕緣層624、體區(qū)域642和源極區(qū)域644之后的工件的說明。體區(qū)域642可以包括晶體管的溝道區(qū)域。體區(qū)域642具有與溝道區(qū)域和深度體摻雜區(qū)域542相同的導(dǎo)電類型，且可具有至少約IXlO18原子數(shù)/cm2的最大摻雜物濃度。在未說明的另一實施方案中，可以單獨(dú)地形成晶體管的溝道區(qū)域。這個溝道區(qū)域可通過離子植入約5 X IO12原子數(shù)/cm2至約5 X IO13原子數(shù)/cm2的范圍中的劑量而形成。能量可被選擇來實現(xiàn)約0.05微米至約0.3微米的預(yù)期范圍。
[0055]通過蝕刻移除介電層108的曝露部分，且在沿開口的底部的曝露表面上方形成柵極介電層602。在特定實施方案中，柵極介電層602包括氧化物、氮化物、氮氧化物或其任何組合且具有約5nm至約50nm的范圍中的厚度。柵極電極622布置在柵極介電層602上方且與導(dǎo)電電極532分開并電隔離。柵極電極622可通過沉積沉積時導(dǎo)電或可隨后導(dǎo)電的材料層而形成。所述材料層可包括含金屬材料或含半導(dǎo)體材料。在實施方案中，將所述層沉積到約0.1微米至約0.5微米的厚度。蝕刻所述材料層以形成柵極電極622。在已說明的實施方案中，柵極電極622是在不使用掩膜的情況下形成且具有側(cè)壁間隔件的形狀。柵極電極622在其基極處的寬度實質(zhì)上與所述層沉積時的厚度相同。
[0056]絕緣層624可由柵極電極622熱生長而成或可以沉積在工件上方。絕緣層624的厚度可在約IOnm至約30nm的范圍中。源極區(qū)域644是由體區(qū)域642的部分形成。源極區(qū)域644可包括延伸部分和重?fù)诫s部分。延伸部分可具有高于約5 X IO17原子數(shù)/cm3且小于約5 X IO19原子數(shù)/cm3的摻雜物濃度。必要時，可以在形成源極區(qū)域644的重?fù)诫s部分之前形成額外組的絕緣間隔件(未說明)。形成這些絕緣間隔件以覆蓋源極區(qū)域644的延伸部分且移位重?fù)诫s部分644使其遠(yuǎn)離柵極電極622?？赏ㄟ^沉積絕緣層和各向異性蝕刻絕緣層形成絕緣間隔件。絕緣間隔件可包括氧化物、氮化物、氮氧化物或其任何組合，且絕緣間隔件的基極處的寬度是在約50nm至約200nm的范圍中。
[0057]可在形成絕緣層624之后對源極區(qū)域644的重?fù)诫s部分實施摻雜。源極區(qū)域644的重?fù)诫s部分允許隨后進(jìn)行歐姆接觸且具有至少約I X IO19原子數(shù)/Cm3的摻雜物濃度。源極區(qū)域644可使用離子植入而形成，具有與體區(qū)域642相反的導(dǎo)電類型和與水平定向摻雜區(qū)域222和埋入導(dǎo)電區(qū)域102相同的導(dǎo)電類型。
[0058]圖7和圖8包括實質(zhì)上完全在工件上方形成形成層間介電質(zhì)(ILD)層702之后的工件的說明。圖7對應(yīng)于工件中與晶體管相鄰的部分，且圖8對應(yīng)于工件中將隨后形成肖特基接觸件的部分。ILD層702可包括氧化物、氮化物、氮氧化物、有機(jī)介電質(zhì)或其任何組合。ILD層702可包括具有實質(zhì)上恒定或變化的成分(例如，遠(yuǎn)離半導(dǎo)體層106的高磷含量)的一層膜或多層介電質(zhì)膜?？梢栽贗LD層702內(nèi)或上方使用蝕刻止擋膜、防反射膜或組合以幫助進(jìn)行處理。ILD層702可被沉積到約0.5微米至約2.0微米的范圍中的厚度。ILD層702可以被平面化來改善后續(xù)處理操作(例如，光刻、后續(xù)拋光等)期間的工藝余裕。
[0059]ILD層702、絕緣層502和322、介電層108、水平定向摻雜區(qū)域222、resurf區(qū)域242、半導(dǎo)體層106和埋入絕緣層104的部分被圖案化來界定曝露埋入導(dǎo)電區(qū)域102的部分的溝槽722和822。在ILD層702上方形成圖案化掩膜層(未說明)。ILD層702、絕緣層502和322以及介電層108的部分被蝕刻來界定開口在水平定向摻雜區(qū)域222上的部分。在這個工藝點(diǎn)處，可以移除圖案化掩膜層?；蛘?，圖案化掩膜層可以保留在ILD層702上方直到蝕刻埋入絕緣層104為止或直到完成與溝槽722和822相關(guān)聯(lián)的所有蝕刻為止。
[0060]蝕刻水平定向摻雜區(qū)域222、resurf區(qū)域242、半導(dǎo)體層106和埋入絕緣層104的部分。必要時，可繼續(xù)進(jìn)行蝕刻以蝕刻埋入導(dǎo)電區(qū)域102的部分。在實施方案中，溝槽722和822可以延伸到埋入導(dǎo)電區(qū)域102中至少約0.2微米，且在另一實施方案中，溝槽722和822可以延伸到埋入導(dǎo)電區(qū)域102中至少約0.3微米。在另一實施方案中，溝槽722和822可以延伸到埋入導(dǎo)電區(qū)域102中不超過約5.0微米，且在另一實施方案中，溝槽722和822可以延伸到埋入導(dǎo)電區(qū)域102中不超過約2.0微米。在另一實施方案中，溝槽722和822可以比上述溝槽深或淺。在特定實施方案中，溝槽722和822中的每個的寬度是至少約0.05微米或約0.2微米，且在另一特定實施方案中，溝槽722和822中的每個的寬度不大于約2微米或約I微米。溝槽722和822的尺寸可以相同或相互不同。
[0061]在ILD層702上方以及溝槽722和822內(nèi)形成導(dǎo)電層，且在特定實施方案中，導(dǎo)電層實質(zhì)上填充溝槽722和822。導(dǎo)電層可能是多結(jié)晶體且包括含金屬材料或含半導(dǎo)體材料。在實施方案中，導(dǎo)電層可包括重?fù)诫s半導(dǎo)體材料，諸如非晶硅或多晶硅。在另一實施方案中，導(dǎo)電層包括多層膜，諸如粘附膜、障壁膜和導(dǎo)電填充材料。在特定實施方案中，粘附膜可包括耐熔金屬，諸如鈦、鉭、鎢等；障壁膜可包括耐熔金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等，或耐熔金屬-半導(dǎo)體-氮化物，諸如TaSiN ;且導(dǎo)電填充材料可包括鎢或硅化鎢。在更特定實施方案中，導(dǎo)電層可包括Ti/TiN/W。膜的數(shù)量和所述膜的成分的選擇取決于電性能、后續(xù)熱循環(huán)的溫度、另一準(zhǔn)則或其任何組合。耐熔金屬和含耐熔金屬的復(fù)合物可承受高溫(例如，耐熔金屬的熔點(diǎn)可能是至少1400°C)，可以經(jīng)保形沉積且具有低于重?fù)诫sη型硅的體電阻率。在閱讀本說明書之后，本領(lǐng)域一般技術(shù)人員將能夠確定導(dǎo)電層的成分滿足其對特定應(yīng)用的需要或希望。
[0062]移除導(dǎo)電層中布置在ILD層702上方的部分?？墒褂没瘜W(xué)_機(jī)械拋光或全面蝕刻技術(shù)實施移除。實施蝕刻或其它移除操作以使導(dǎo)電層進(jìn)一步凹陷到溝槽722和822中以形成如圖9和圖10中示出的垂直導(dǎo)電結(jié)構(gòu)922和1022。垂直導(dǎo)電結(jié)構(gòu)922和1022使水平定向摻雜區(qū)域222和埋入導(dǎo)電區(qū)域102相互耦接，且在如圖9和圖10中示出的實施方案中，使水平定向摻雜區(qū)域222和埋入導(dǎo)電區(qū)域102相互電連接。垂直導(dǎo)電結(jié)構(gòu)922和1022的最高高度位于至少水平定向摻雜區(qū)域222緊鄰溝槽722和822的最低高度。由于垂直導(dǎo)電結(jié)構(gòu)922和1022的最高高度延伸到高于水平定向摻雜區(qū)域222的高度，可增加到導(dǎo)電電極532或柵極電極622的寄生電容耦接。在特定實施方案中，垂直導(dǎo)電結(jié)構(gòu)922和1022可以延伸到不高于主表面105的高度。垂直導(dǎo)電結(jié)構(gòu)922和1022均未被導(dǎo)電電極532覆蓋。在成品電子裝置中，埋入導(dǎo)電區(qū)域102可電連接于晶體管的漏極和肖特基二極管的陰極。
[0063]垂直導(dǎo)電結(jié)構(gòu)922和1022是垂直導(dǎo)電區(qū)域的實例。在另一實施方案中，可以使用不同類型的垂直導(dǎo)電區(qū)域。例如，在其中不存在埋入絕緣層104的實施方案中，垂直導(dǎo)電區(qū)域可以是垂直導(dǎo)電結(jié)構(gòu)922和1022或可以通過摻雜水平定向摻雜區(qū)域222、resurf區(qū)域242和半導(dǎo)體層106的部分以形成從水平定向摻雜區(qū)域222延伸到埋入導(dǎo)電區(qū)域102的重?fù)诫s區(qū)域而形成。重?fù)诫s區(qū)域具有與水平定向摻雜區(qū)域222相同的導(dǎo)電類型且可具有類似于垂直導(dǎo)電結(jié)構(gòu)922和1022的形狀。重?fù)诫s區(qū)域可以在不同能量下使用不同植入物而形成，使得在水平定向摻雜區(qū)域222與埋入導(dǎo)電區(qū)域102之間進(jìn)行相對較低電阻連接。
[0064]圖11包括在形成ILD層1102和開口 1112和1122之后的工件的說明。ILD層1102是形成于ILD層702上方且實質(zhì)上填充溝槽722和822的剩余部分。ILD層1102可包括如先前關(guān)于ILD層702描述的材料、膜和厚度中的任何一個。ILD層1102可具有與ILD層702相同或不同的材料、膜和厚度。可平面化ILD層1102。在如圖11中示出的實施方案中，移除ILD層1102覆蓋ILD層702的部分。在另一實施方案(未說明)中，ILD層1102中的一些可以保留在ILD層702上方。在這個工藝點(diǎn)處，ILD層1102實質(zhì)上填充溝槽722和822的剩余部分。圖案化掩膜層(未說明)形成于工件上方且界定下方將隨后形成導(dǎo)電插頭的開口。圖案化掩膜層覆蓋溝槽822且因此當(dāng)形成開口時實質(zhì)上不影響溝槽822內(nèi)的ILD層1102。在如圖11中示出的實施方案中，形成開口且開口包括到柵極電極622的開口 1122和晶體管的垂直導(dǎo)電結(jié)構(gòu)922上方且與垂直導(dǎo)電結(jié)構(gòu)922分開的開口 1112。雖然圖11中未示出，但是開口可包括到導(dǎo)電電極532的開口。
[0065]圖12和圖13包括在形成開口 1202、1302和1332以及摻雜區(qū)域1242和1342之后的工件的說明。圖12對應(yīng)于晶體管且圖13對應(yīng)于工件中將形成肖特基接觸件的部分。在圖13中，當(dāng)形成開口 1112和1122時可形成到導(dǎo)電電極532的開口 1332，且在另一實施方案中可以在不同時刻形成開口 1332?？稍趫D11至圖13中示出且描述的其它開口之前或之后形成接觸開口 1202和1302。
[0066]開口 1202允許進(jìn)行源極/體接觸，且開口 1302允許形成肖特基接觸件。可通過圖案化ILD層1102和702以及絕緣層502形成開口 1202和1302。在實施方案中，ILD層1102、絕緣層502或其兩者可以不存在于所有開口處。在圖11至圖13中示出的實施方案中，ILD1102未曝露于開口 1122、1202、1302和1332處，且絕緣層502未曝露于開口 1202處。
[0067]開口 1202通過源極區(qū)域644延伸到體區(qū)域642。在另一實施方案中，開口 1202可以通過體區(qū)域642延伸到深度體摻雜區(qū)域542。開口 1302通過水平定向摻雜區(qū)域222延伸到resurf區(qū)域242。開口 1202和1302的底部可被摻雜來形成重?fù)诫s區(qū)域1242和1342，其允許形成到體區(qū)域642和resurf區(qū)域242的歐姆接觸件。重?fù)诫s區(qū)域1242和1342具有與體區(qū)域642和resurf區(qū)域242相同的導(dǎo)電類型和至少IX IO19原子數(shù)/cm3的摻雜物濃度。
[0068]在實施方案中，在形成開口 1202和1302之后，可以沿源極區(qū)域644和水平定向摻雜區(qū)域222的曝露部分形成犧牲層(未說明)以減小這些區(qū)域的反向摻雜的可能性。必要時，可以沿開口 1202和1302的底部各向異性蝕刻犧牲層?？梢杂闪Ｗ又踩牖蛄硪缓线m的摻雜技術(shù)形成重?fù)诫s區(qū)域1242和1342。可以退火工件以激活在接觸件開口工藝步驟期間引入到工件中的摻雜物。在摻雜和退火之后，移除犧牲層以曝露源極區(qū)域644和水平定向摻雜區(qū)域222的部分。
[0069]圖14和圖15包括在形成導(dǎo)電插頭1422、1424、1442、1532和1542之后的說明。圖14對應(yīng)于晶體管且圖15對應(yīng)于其中形成肖特基接觸件的區(qū)域。導(dǎo)電插頭1422電連接于晶體管的柵極電極622，導(dǎo)電插頭1442電連接于晶體管的源極區(qū)域644和基極，導(dǎo)電插頭1532電連接于導(dǎo)電電極532，導(dǎo)電插頭1542電連接于重?fù)诫s區(qū)域1342，且形成其中導(dǎo)電插頭1542接觸水平定向摻雜區(qū)域222的肖特基接觸件。導(dǎo)電插頭1424可電連接于晶體管的源極區(qū)域644且是可幫助進(jìn)一步提供屏蔽以減小覆蓋垂直導(dǎo)電結(jié)構(gòu)922的隨后形成的互連件的寄生電容的電極。在實施方案中，ILD層702內(nèi)的導(dǎo)電插頭均未電連接于水平定向摻雜區(qū)域222。晶體管的漏極包括水平定向摻雜區(qū)域222的部分且電連接于埋入導(dǎo)電區(qū)域102。
[0070]在實施方案中，導(dǎo)電插頭1422、1424、1442、1532和1542可使用多層膜形成。在實施方案中，包括耐熔金屬(諸如T1、Ta、W、Co、Pt等)的層可沉積在工件上方和開口 1112、1122、1202、1302和1322內(nèi)。必要時，包括金屬氮化物層的層可沉積在包括耐熔金屬的層上方?？赏嘶鸸ぜ沟盟鰧又邪腿劢饘俚牟糠诌x擇性地與曝露的硅(諸如實質(zhì)上單晶硅或多晶硅)發(fā)生反應(yīng)以形成金屬硅化物。因此，柵極電極622、導(dǎo)電電極532、源極區(qū)域644、水平定向摻雜區(qū)域222、體區(qū)域642以及重?fù)诫s區(qū)域1242和1342的部分可與包括耐熔金屬的層內(nèi)的金屬發(fā)生反應(yīng)以形成金屬硅化物。所述層中包括耐熔金屬接觸件絕緣層的部分并未發(fā)生反應(yīng)?？梢孕纬山饘俚飳右赃M(jìn)一步填充開口的部分但并未填充其剩余部分。金屬氮化物層可用作障壁層。導(dǎo)電材料的層填充接觸件開口 1112、1122、1202、1302和1322的剩余部分。移除所述層中包括覆蓋ILD層702的耐熔金屬、金屬氮化物層和導(dǎo)電材料的部分以形成導(dǎo)電插頭1422、1424、1442、1532和1542。
[0071]參考圖15，形成其中導(dǎo)電插頭1542接觸水平定向摻雜區(qū)域222的肖特基接觸件。導(dǎo)電插頭1542與重?fù)诫s區(qū)域1342形成歐姆接觸件(其布置在resurf區(qū)域242內(nèi))，且因此resurf區(qū)域242電連接于導(dǎo)電插頭1542。導(dǎo)電插頭1542與導(dǎo)電電極532分開。導(dǎo)電插頭1542可在圖15中未示出的位置處電連接于導(dǎo)電電極532。
[0072]在另一實施方案(未說明)中，可以不在其中將形成肖特基接觸件的位置上方圖案化導(dǎo)電電極。在形成開口 1302時實施蝕刻以圖案化導(dǎo)電電極532，使得導(dǎo)電電極532曝露在開口 1302內(nèi)。導(dǎo)電插頭1542可接觸導(dǎo)電電極532，使得導(dǎo)電電極532經(jīng)由導(dǎo)電插頭1542電連接于resurf區(qū)域242。如果導(dǎo)電電極532包括非晶硅或多晶硅，那么導(dǎo)電電極532的部分與導(dǎo)電插頭內(nèi)的耐熔金屬的層發(fā)生反應(yīng)以形成金屬硅化物。否則，耐熔金屬靠近導(dǎo)電電極532的層保持未發(fā)生反應(yīng)。
[0073]圖16和圖17包括在形成第一層互連件之后的晶體管和肖特基接觸件的說明。ILD層1602可包括如先前關(guān)于ILD層702描述的成分中的任何一個。ILD層1602可具有與ILD層702實質(zhì)上相同或不同的成分。圖案化ILD層1602以界定接觸件開口。
[0074]形成至少部分延伸到ILD層1602內(nèi)的開口內(nèi)的互連件1642和1742?；ミB件1642使晶體管12的源極區(qū)域644和導(dǎo)電插頭1424相互電連接?；ミB件1742電連接于肖特基接觸件。在成品裝置中，互連件1642和1742以及導(dǎo)電電極532相互電連接?；ミB件(未說明)經(jīng)由導(dǎo)電插頭1422在圖16中未示出的位置處電連接于柵極電極622。對于肖特基接觸件，導(dǎo)電插頭1542是肖特基二極管的陽極的部分，且與導(dǎo)電插頭1542相鄰的水平定向摻雜區(qū)域222是肖特基二極管的陰極的部分。從電氣觀點(diǎn)來說，互連件1742和1642使晶體管的源極區(qū)域644和肖特基二極管的陽極相互電連接，且埋入導(dǎo)電區(qū)域102使晶體管的漏極區(qū)域和肖特基二極體的陰極相互電連接。因此，晶體管和肖特基二極管并聯(lián)連接。晶體管和肖特基二極管可以是較大電路的部分，其中肖特基二極管可以用來保護(hù)晶體管、電路內(nèi)的另一組件或連接到電路的負(fù)載不受大電壓擺幅影響(諸如在當(dāng)晶體管和肖特基二極管是電路的部分(諸如高頻調(diào)壓器)時的切換操作期間)。
[0075]雖然未說明，但是必要時可以使用額外或更少層或特征。場隔離區(qū)域未被說明但是可以用來幫助電隔離功率晶體管的部分。在另一實施方案中，可以使用更多絕緣和互連件層。可在工件上方或互連件層內(nèi)形成鈍化層。在閱讀本說明書之后，本領(lǐng)域一般技術(shù)人員將能夠確定其特定應(yīng)用的層和特征。
[0076]電子裝置可包括實質(zhì)上與如圖16和圖17中示出的晶體管結(jié)構(gòu)和肖特基接觸件相似的許多其它晶體管結(jié)構(gòu)和肖特基結(jié)構(gòu)。晶體管結(jié)構(gòu)可相互并聯(lián)連接以形成晶體管。這種構(gòu)造可對電子裝置賦予可支持在電子裝置的正常操作期間使用的相對較高電流的足夠大的有效溝道寬度。肖特基接觸件可集成到工藝流程中且占據(jù)相對較小量的面積。
[0077]在另一實施方案中，可以使用一個或多個雙極性晶體管來代替場效應(yīng)晶體管。在這個實施方案中，載流電極可包括發(fā)射極區(qū)域和集電極區(qū)域來代替源極區(qū)域和漏極區(qū)域，且控制電極可包括基極區(qū)域來代替柵極電極。如果使用埋入集電極，那么可圖案化埋入集電極以允許適當(dāng)?shù)馗綦x連接到埋入導(dǎo)電區(qū)域102。肖特基接觸件可集成到工藝流程中且占據(jù)相對較小量的面積。
[0078]許多不同方面和實施方案是可行的。下文描述所述方面和實施方案中的一些。在閱讀本說明書之后，本領(lǐng)域一般技術(shù)人員將明白所述方法和實施方案僅是說明性且不限制本實用新型的范圍。實施方案可以符合如下文列出的項中的任何一個或多個。[0079]條款1.一種電子裝置，其可包括:埋入導(dǎo)電區(qū)域；半導(dǎo)體層，其具有主表面和相對表面，其中所述埋入導(dǎo)電區(qū)域被布置成比距離所述主表面更接近所述相對表面；和水平定向摻雜區(qū)域，其與所述主表面相鄰。所述電子裝置還可包括垂直導(dǎo)電區(qū)域，其與所述主表面相鄰且通過所述半導(dǎo)體層朝向所述埋入導(dǎo)電區(qū)域延伸，其中所述垂直導(dǎo)電區(qū)域電連接于所述水平定向摻雜區(qū)域和所述埋入導(dǎo)電區(qū)域。所述電子裝置還可包括絕緣層，其覆蓋所述水平定向摻雜區(qū)域和所述垂直導(dǎo)電區(qū)域；和第一導(dǎo)電電極，其覆蓋所述絕緣層和所述水平定向摻雜區(qū)域，其中所述垂直導(dǎo)電區(qū)域的部分并非位于下方所述第一導(dǎo)電電極。
[0080]條款2.根據(jù)條款I(lǐng)所述的電子裝置，其還包括第二導(dǎo)電電極，其布置在所述垂直導(dǎo)電區(qū)域上方、在所述垂直導(dǎo)電區(qū)域上方的位置處與所述垂直導(dǎo)電區(qū)域分開且位于高于所述第一導(dǎo)電電極的高度。
[0081]條款3.根據(jù)條款I(lǐng)所述的電子裝置，其還包括功率晶體管的源極區(qū)域，其中所述源極區(qū)域電連接于所述第一導(dǎo)電電極。
[0082]條款4.根據(jù)條款I(lǐng)所述的電子裝置，其中所述水平定向摻雜區(qū)域是功率晶體管的漏極區(qū)域的部分。
[0083]條款5.根據(jù)條款4所述的電子裝置，其還包括所述功率晶體管的柵極電極，其中所述柵極電極與所述第一導(dǎo)電電極分開且電隔離。
[0084]條款6.根據(jù)條款I(lǐng)所述的電子裝置，其中所述垂直導(dǎo)電區(qū)域?qū)嵸|(zhì)上均未被所述第一導(dǎo)電電極覆蓋。
[0085]條款7.—種形成電子裝置的工藝，其可包括:提供包括埋入導(dǎo)電區(qū)域和所述埋入導(dǎo)電區(qū)域上方的半導(dǎo)體層的工件，其中所述半導(dǎo)體層具有主表面和相對表面，且其中所述埋入導(dǎo)電區(qū)域被布置成比距離所述主表面更接近所述相對表面。所述工藝還可包括形成導(dǎo)電電極；形成晶體管的源極區(qū)域；和形成垂直導(dǎo)電區(qū)域，其與所述主表面相鄰且延伸通過所述半導(dǎo)體層朝向所述埋入導(dǎo)電區(qū)域，其中形成所述垂直導(dǎo)電區(qū)域是在形成所述導(dǎo)電電極之后實施。在成品裝置中，所述導(dǎo)電電極和所述源極區(qū)域可相互電連接。
[0086]條款8.根據(jù)條款7所述的工藝，其中形成所述導(dǎo)電電極包括:形成導(dǎo)電層；和圖案化所述導(dǎo)電層以在所述半導(dǎo)體層的區(qū)域上界定其中隨后形成所述垂直導(dǎo)電區(qū)域的開口。
[0087]條款9.根據(jù)條款8所述的工藝，其中形成所述源極區(qū)域是在圖案化所述導(dǎo)電層之后實施。
[0088]條款10.根據(jù)條款7所述的工藝，其中形成所述垂直導(dǎo)電區(qū)域包括:蝕刻所述半導(dǎo)體層以界定朝向所述導(dǎo)電埋入?yún)^(qū)域延伸的溝槽；和在所述溝槽內(nèi)形成導(dǎo)電材料以至少部分填充所述溝槽。
[0089]條款11.根據(jù)條款10所述的工藝，其中實施蝕刻所述半導(dǎo)體層使得所述溝槽延伸到所述埋入導(dǎo)電區(qū)域。
[0090]條款12.根據(jù)條款10所述的工藝，其還包括移除所述導(dǎo)電材料中位于所述溝槽外側(cè)的部分以形成所述垂直導(dǎo)電區(qū)域。
[0091]條款13.根據(jù)條款12所述的工藝，其中所述垂直導(dǎo)電區(qū)域?qū)嵸|(zhì)上完全填充所述溝槽。
[0092]條款14.根據(jù)條款7所述的工藝，其還包括在所述半導(dǎo)體層內(nèi)形成與所述主表面相鄰的水平定向摻雜區(qū)域，其中所述晶體管的漏極區(qū)域包括所述水平定向摻雜區(qū)域。[0093]條款15.根據(jù)條款7所述的工藝，其還包括在所述源極區(qū)域與所述導(dǎo)電電極之間形成電連接件，其中形成所述電連接件是在形成所述導(dǎo)電電極之后實施。
[0094]條款16.—種形成電子裝置的工藝，其可包括:提供包括埋入導(dǎo)電區(qū)域和所述埋入導(dǎo)電區(qū)域上方的半導(dǎo)體層的工件，其中所述半導(dǎo)體層具有主表面和相對表面，且其中所述埋入導(dǎo)電區(qū)域被布置成比距離所述主表面更接近所述相對表面。所述工藝還可包括形成第一導(dǎo)電電極；形成柵極電極；和形成垂直導(dǎo)電區(qū)域，其與所述主表面相鄰且延伸通過所述半導(dǎo)體層朝向所述埋入導(dǎo)電區(qū)域，其中形成所述垂直導(dǎo)電區(qū)域是在形成所述柵極電極和形成所述第一導(dǎo)電電極之后實施。在成品裝置中，所述第一導(dǎo)電電極和所述柵極電極可相互電隔離。
[0095]條款17.根據(jù)條款16所述的工藝，其中形成所述柵極電極是在形成所述第一導(dǎo)電電極之后實施。
[0096]條款18.根據(jù)條款16所述的工藝，其還包括在所述半導(dǎo)體層內(nèi)形成與所述主表面相鄰的水平定向摻雜區(qū)域，其中形成所述第一導(dǎo)電電極是在形成所述水平定向摻雜區(qū)域之后實施。
[0097]條款19.根據(jù)條款18所述的工藝，其還包括在所述水平定向摻雜區(qū)域上方且在形成所述第一導(dǎo)電電極之前形成第一絕緣層，其中在形成所述第一導(dǎo)電電極之后，所述第一導(dǎo)電電極布置在所述絕緣層和所述水平定向摻雜區(qū)域上方。
[0098]條款20.根據(jù)條款19所述的工藝，其還包括:在所述垂直導(dǎo)電區(qū)域上方形成第二絕緣層，其中所述第二絕緣層比所述第一絕緣層厚；和形成覆蓋所述垂直導(dǎo)電區(qū)域的第二導(dǎo)電電極。
[0099]條款21.根據(jù)條款20所述的工藝，其還包括形成所述晶體管的源極區(qū)域，其中在成品裝置中，所述源極區(qū)域、所述第一導(dǎo)電電極和所述第二導(dǎo)電電極相互電連接。
[0100]應(yīng)注意不一定需要上文以一般描述或?qū)嵗枋龅乃谢顒?，可以不需要特定活動的部分，且除了所描述的活動以外還可以實施一項或更多項其它活動。此外，其中列出活動的次序不一定是其中實施所述活動的次序。
[0101]上文已就特定實施方案描述優(yōu)勢、其它優(yōu)點(diǎn)和解決問題的方案。然而,優(yōu)勢、優(yōu)點(diǎn)、解決問題的方案和可能造成任何優(yōu)勢、優(yōu)點(diǎn)或解決方案發(fā)生或變得更明顯的任何特征不應(yīng)被解釋成任何或所有權(quán)利要求的不可或缺、必需或基本特征。
[0102]本文中描述的實施方案的說明書和說明旨在提供對各個實施方案的結(jié)構(gòu)的一般理解。說明書和說明不旨在用作對使用本文中描述的結(jié)構(gòu)或方法的設(shè)備和系統(tǒng)的所有元件和特征的詳盡和綜合描述。也可以結(jié)合一個實施方案提供不同實施方案，且相反地，也可以單獨(dú)或以任何組合提供為了簡單起見在一個實施方案的背景下描述的各種特征。此外，對范圍中規(guī)定的值的參考包括所述范圍內(nèi)的每個值。本領(lǐng)域一般技術(shù)人員在閱讀本說明書之后可以明白許多其它實施方案?？梢允褂闷渌鼘嵤┓桨盖移淇梢栽醋杂诒竟_，使得可以在不違背本公開的范圍的情況下作出結(jié)構(gòu)替換、邏輯替換或另一改變。因此，本公開應(yīng)被視為說明性而非限制性。
【權(quán)利要求】
1.一種電子裝置，其特征在于包括: 埋入導(dǎo)電區(qū)域； 半導(dǎo)體層，其具有主表面和相對表面，其中所述埋入導(dǎo)電區(qū)域被布置成比距離所述主表面更接近所述相對表面； 水平定向摻雜區(qū)域，其與所述主表面相鄰； 垂直導(dǎo)電區(qū)域，其與所述主表面相鄰且延伸通過所述半導(dǎo)體層朝向所述埋入導(dǎo)電區(qū)域，其中所述垂直導(dǎo)電區(qū)域電連接于所述水平定向摻雜區(qū)域和所述埋入導(dǎo)電區(qū)域； 絕緣層，其覆蓋所述水平定向摻雜區(qū)域和所述垂直導(dǎo)電區(qū)域；和第一導(dǎo)電電極，其覆蓋所述絕緣層和所述水平定向摻雜區(qū)域，其中所述垂直導(dǎo)電區(qū)域的一部分并非位于所述第一導(dǎo)電電極下方。
2.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于還包括第二導(dǎo)電電極，所述第二導(dǎo)電電極布置在所述垂直導(dǎo)電區(qū)域上方、在所述垂直導(dǎo)電區(qū)域上方的位置處與所述垂直導(dǎo)電區(qū)域分開，并且位 于高于所述第一導(dǎo)電電極的高度。
3.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于還包括功率晶體管的源極區(qū)域，其中所述源極區(qū)域電連接于所述第一導(dǎo)電電極。
4.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于還包括位于所述水平定向摻雜區(qū)域下方的降低表面電場區(qū)域，其中所述降低表面電場區(qū)域具有相比于所述水平定向摻雜區(qū)域的相反導(dǎo)電類型，其中所述降低表面電場區(qū)域延伸到所述垂直導(dǎo)電區(qū)域。
5.根據(jù)權(quán)利要求1所述的電子裝置，其特征在于其中所述水平定向摻雜區(qū)域是功率晶體管的漏極區(qū)域的部分。
6.根據(jù)權(quán)利要求5所述的電子裝置，其特征在于還包括所述功率晶體管的柵極電極，其中所述柵極電極與所述第一導(dǎo)電電極分開且電隔離。
7.根據(jù)權(quán)利要求5所述的電子裝置，其特征在于還包括布置在所述埋入導(dǎo)電區(qū)域與所述半導(dǎo)體層之間的埋入絕緣層，其中所述垂直導(dǎo)電區(qū)域延伸通過所述埋入絕緣層。
8.根據(jù)權(quán)利要求3- 7任一項所述的電子裝置，其特征在于還包括肖特基二極管，所述肖特基二極管由到所述水平定向摻雜區(qū)域的與所述功率晶體管分開的部分的導(dǎo)電插頭的接觸件形成，其中所述水平定向摻雜區(qū)域的所述部分具有相比于所述水平定向摻雜區(qū)域的與所述垂直導(dǎo)電區(qū)域相鄰的不同部分的較低摻雜濃度。
9.一種電子裝置，其特征在于包括: 埋入導(dǎo)電區(qū)域； 半導(dǎo)體層，其具有主表面和相對表面，其中所述埋入導(dǎo)電區(qū)域被布置成比距離所述主表面更接近所述相對表面； 水平定向摻雜區(qū)域，其與所述主表面相鄰； 位于所述水平定向摻雜區(qū)域下方的降低表面電場區(qū)域，其中所述降低表面電場區(qū)域具有相比于所述水平定向摻雜區(qū)域的相反導(dǎo)電類型； 晶體管，其包括 漏極區(qū)，其包括所述水平定向摻雜區(qū)域的第一部分； 柵電極，其中整個所述柵電極覆蓋所述主表面； 源極區(qū)，其與所述主表面相鄰；垂直導(dǎo)電區(qū)域，其與所述主表面相鄰且延伸通過所述半導(dǎo)體層朝向所述埋入導(dǎo)電區(qū)域，其中所述垂直導(dǎo)電區(qū)域電連接于所述水平定向摻雜區(qū)域的第一部分和所述埋入導(dǎo)電區(qū)域，并且所述垂直導(dǎo)電區(qū)域接觸所述降低表面電場區(qū)域；以及 肖特基二極管，所述肖特基二極管由到所述水平定向摻雜區(qū)域的與所述晶體管分開的第二部分的導(dǎo)電插頭的接觸件形成，其中所述水平定向摻雜區(qū)域的所述第二部分具有相比于所述水平定向摻雜區(qū)域的所述第一部分的較低摻雜濃度。
10.根據(jù)權(quán)利要求9所述的電子裝置，其特征在于還包括: 絕緣層，其覆蓋所述垂直導(dǎo)電區(qū)域； 第一導(dǎo)電電極，其覆蓋所述絕緣層和所述水平定向摻雜區(qū)域； 第二導(dǎo)電電極，所述第二導(dǎo)電電極覆蓋所述絕緣層和所述垂直導(dǎo)電區(qū)域，其中從截面圖看所述第二導(dǎo)電電極和所述垂直導(dǎo)電區(qū)域具有彼此對齊的側(cè)；以及 其中所述晶體管的源極區(qū)、所述肖特基二極管的導(dǎo)電插頭以及所述第一和第二導(dǎo)電電極彼此電連接。
【文檔編號】H01L29/78GK203721735SQ201420082318
【公開日】2014年7月16日 申請日期:2014年2月26日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】G·格里維納, G·洛徹爾特 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司