靜電放電保護(hù)電路的制作方法
【專利摘要】本發(fā)明揭露一種靜電放電保護(hù)電路，包括一第一N型晶體管，具有耦接至供應(yīng)電壓的一第一端點(diǎn)、耦接至參考電壓的一第二端點(diǎn)以及一柵極，其中在靜電放電事件發(fā)生在一輸入/輸出接腳的期間，第一N型晶體管將供應(yīng)電壓耦接至參考電壓；一放電加速電路，在發(fā)生靜電放電事件的期間將第一N型晶體管的柵極耦接至該輸入/輸出接腳，以及在未發(fā)生靜電放電事件的期間將第一N型晶體管的柵極耦接至參考電壓；以及一放電時(shí)間常數(shù)電路，耦接至放電加速電路和供應(yīng)電壓，在發(fā)生靜電放電事件的期間控制第一N型晶體管將該供應(yīng)電壓耦接至該參考電壓的一放電時(shí)間。本發(fā)明的靜電放電保護(hù)電路能夠增大靜電放電電流，并縮短放電時(shí)間。
【專利說明】靜電放電保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于靜電放電保護(hù)電路018(^211^6，￡30)，特別是有關(guān)于應(yīng)用在低功率集成電路中的靜電放電保護(hù)電路。

【背景技術(shù)】
[0002]靜電放電電流是發(fā)生在兩不同電位的電子元件之間的瞬時(shí)電流。靜電放電事件可能會(huì)損壞電子設(shè)備，尤其是固態(tài)電子元件，像是集成電路。隨著集成電路制程進(jìn)入低功率制程，電路更容易受到靜電放電電流的影響。在應(yīng)用低功率制程的可攜式設(shè)備中為了節(jié)省功率消耗，電路中的金屬氧化物半導(dǎo)體場(chǎng)效晶體管
^161(1-2^^601: 11-8118181:01-, 108^21)會(huì)有較低的導(dǎo)通電流。因此，有必要設(shè)計(jì)一種靜電放電保護(hù)電路以在低供應(yīng)電壓的應(yīng)用下，能夠?qū)ㄝ^大的靜電放電電流。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的一實(shí)施例提供一靜電放電保護(hù)電路。該靜電放電保護(hù)電路包括一第一 ~型晶體管、一放電加速電路以及一放電時(shí)間常數(shù)電路。該第一~型晶體管具有耦接至一供應(yīng)電壓的一第一端點(diǎn)、稱接至一參考電壓的一第二端點(diǎn)以及一柵極，其中在一靜電放電事件發(fā)生在一輸入/輸出接腳的期間，該第一~型晶體管將該供應(yīng)電壓耦接至該參考電壓。該放電加速電路在發(fā)生該靜電放電事件的期間將該第一 ~型晶體管的該柵極耦接至該輸入/輸出接腳，以及在未發(fā)生該靜電放電事件的期間將該第一 ~型晶體管的該柵極耦接至該參考電壓。該放電時(shí)間常數(shù)電路耦接至該放電加速電路和該供應(yīng)電壓，在發(fā)生該靜電放電事件的期間控制該第一 ~型晶體管將該供應(yīng)電壓耦接至該參考電壓的一放電時(shí)間。
[0004]本發(fā)明的靜電放電保護(hù)電路能夠增大靜電放電電流，并縮短放電時(shí)間。

【專利附圖】

【附圖說明】
[0005]圖1顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路10的一靜電放電保護(hù)電路100的電路圖。
[0006]圖2顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路20的一靜電放電保護(hù)電路200的電路圖。
[0007]圖3顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路30的一靜電放電保護(hù)電路300的電路圖。
[0008]圖4顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)靜電放電保護(hù)電路300的另一電阻-電容時(shí)間常數(shù)電路301的電路圖。
[0009]附圖中符號(hào)的簡(jiǎn)單說明如下:
[0010]10、20、30:集成電路
[0011]40:放電時(shí)間常數(shù)電路
[0012]100、200、300:靜電放電保護(hù)電路
[0013]101,201,301:電阻-電容時(shí)間常數(shù)電路
[0014]102,202,302:反相器
[0015]203、303:靜電放電加速電路
[0016]104、204、304、40:放電時(shí)間常數(shù)電路
[0017]110、210、310:內(nèi)部電路
[0018]111、211、311:輸入 / 輸出接腳
[0019]0^02:第一二極管、第二二極管
[0020]I？:電阻器
[0021]:電容器
[0022]700、VI。、凡、恥、V。:電壓節(jié)點(diǎn)
[0023]1叫、胞2、胞3、胞4 型晶體管
[0024]1？1、1？2、1？3、1？4:？型晶體管。

【具體實(shí)施方式】
[0025]圖1顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路10的一靜電放電保護(hù)電路100的電路圖。如圖1的實(shí)施例所示，集成電路10包括一靜電放電保護(hù)電路100、一輸入丨輸出接腳111和一內(nèi)部電路110。輸入/輸出接腳111是內(nèi)部電路110的一輸入端，用以接收內(nèi)部電路110的多個(gè)輸入信號(hào)。靜電放電保護(hù)電路100分別耦接至輸入/輸出接腳111和內(nèi)部電路110。靜電放電保護(hù)電路100包括一第一二極管1、一第二二極管02以及一放電時(shí)間常數(shù)電路104。放電時(shí)間常數(shù)電路104包括一電阻-電容時(shí)間常數(shù)電路101、一反相器102以及一第一 X型晶體管1%。
[0026]在本實(shí)施例中，第一二極管具有耦接至集成電路10的內(nèi)部電路110的輸入丨輸出接腳111的一陽極以及耦接至一第一電壓節(jié)點(diǎn)(例如，一供應(yīng)電源電壓節(jié)^^00)的一陰極。集成電路10的內(nèi)部電路110是靜電放電保護(hù)電路100的保護(hù)對(duì)象。在本實(shí)施例中，第二二極管02具有耦接至一第二電壓節(jié)點(diǎn)(例如在本實(shí)施例中為一接地的參考電壓)的一陽極以及耦接至輸入/輸出接腳111的一陰極。第二二極管02用以避免在負(fù)向靜電放電事件發(fā)生時(shí)輸入/輸出接腳111的電位低于接地電位太多。電阻-電容時(shí)間常數(shù)電路101耦接于供應(yīng)電源電壓節(jié)點(diǎn)與該接地的參考電壓之間。反相器102具有耦接至電阻-電容時(shí)間常數(shù)電路101的一輸出端％的一輸入端以及一輸出端。第一 X型晶體管具有I禹接至供應(yīng)電源電壓節(jié)點(diǎn)的一第一端點(diǎn)、耦接至地的一第二端點(diǎn)以及耦接至反相器102的一輸出端他的一柵極。
[0027]如圖1所示，電阻-電容時(shí)間常數(shù)電路101包括一電阻器1 一電容器0以及一反相器102。在本實(shí)施例中，反相器102包括一第二？型晶體管鄴2和一第三X型晶體管1113。盡管本實(shí)施例中使用了互補(bǔ)式金屬氧化物半導(dǎo)體161:81-0^1(16-8611110011(11101:01-, 0108)作為反相器102，本領(lǐng)域普通技術(shù)人員亦由其他的方式實(shí)現(xiàn)反相器102。電阻器I？耦接在供應(yīng)電源電壓節(jié)點(diǎn)700和電阻-電容時(shí)間常數(shù)電路101的輸出端版I之間。電容器耦接在電阻-電容時(shí)間常數(shù)電路101的輸出端版I和該接地的參考電壓之間。電容器在穩(wěn)態(tài)時(shí)作為一開路電路，在暫態(tài)時(shí)則可導(dǎo)通電流。因此，在正常情況下(即未發(fā)生靜電放電事件時(shí))電阻-電容時(shí)間常數(shù)電路101的輸出端似的電位為供應(yīng)電源電壓節(jié)點(diǎn)^00(即邏輯為“卜1曲”)，反相器102的輸出端他的電位則為接地(即邏輯為“ 1冊(cè)”)，這關(guān)閉了第一 ~型晶體管以避免在供應(yīng)電源電壓節(jié)點(diǎn)700與接地端之間廣生漏電流。
[0028]當(dāng)靜電放電事件發(fā)生在輸入/輸出接腳111時(shí)，輸入/輸出接腳111的電位乂10大幅高于在正常情況下供應(yīng)電源電壓節(jié)點(diǎn)的電位。第一二極管導(dǎo)通，靜電放電電流流過第一二極管使得電位710在對(duì)于供應(yīng)電源電壓節(jié)點(diǎn)700的影響上少了第一二極管的電壓降，且流經(jīng)電容器的暫態(tài)電流降低了電阻-電容時(shí)間常數(shù)電路101的輸出端他的電位。經(jīng)過一段時(shí)間之后，電壓節(jié)點(diǎn)他的電位會(huì)被拉高，其中該段時(shí)間長(zhǎng)度取決于電阻-電容時(shí)間常數(shù)電路101中電阻器I？的電阻值與電容器的電容值。因此，在第一 ~型晶體管III！的柵極電位會(huì)被供應(yīng)電源電壓節(jié)點(diǎn)的電位偏壓。接著，第一 ~型晶體管導(dǎo)通以提供電位^10引起的靜電放電電流一條放電路徑。值得注意的是電阻-電容時(shí)間常數(shù)電路101亦能通過調(diào)整電阻器I？的電阻值和電容器的電容值控制放電時(shí)間(即第一 ~型晶體管胞工導(dǎo)通的時(shí)間)。例如，將放電時(shí)間設(shè)定在600毫微秒。
[0029]在有效地通過第一 ~型晶體管放電之后，暫態(tài)靜電放電事件即將結(jié)束，在輸入/輸出接腳111的靜電放電電壓亦隨之消失。這使得第一二極管I關(guān)閉。在整個(gè)電路進(jìn)入穩(wěn)態(tài)的正常情況下，電阻-電容時(shí)間常數(shù)電路101的輸出端似會(huì)回到供應(yīng)電源電壓節(jié)點(diǎn)乂00的電位，第一 ~型晶體管11^會(huì)關(guān)閉，且靜電放電保護(hù)電路100會(huì)停止回應(yīng)靜電放電事件。
[0030]圖2顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路20的一靜電放電保護(hù)電路200的電路圖。如圖2的實(shí)施例所示，集成電路20包括一靜電放電保護(hù)電路200、一輸入丨輸出接腳211和一內(nèi)部電路210。輸入/輸出接腳211是內(nèi)部電路210的一輸入端，用以接收內(nèi)部電路210的多個(gè)輸入信號(hào)。靜電放電保護(hù)電路200分別耦接至輸入/輸出接腳211和內(nèi)部電路210。靜電放電保護(hù)電路200包括一第一二極管1、一第二二極管02以及一放電時(shí)間常數(shù)電路204。放電時(shí)間常數(shù)電路204包括一電阻-電容時(shí)間常數(shù)電路201、一反相器202、一第一 X型晶體管11^以及一靜電放電加速電路203。靜電放電加速電路203包括一第二?型晶體管1?以及一第一 ？型晶體管1&。
[0031〕 在本實(shí)施例中，第一二極管具有耦接至集成電路20的內(nèi)部電路210的輸入丨輸出接腳211的一陽極以及耦接至一第一電壓節(jié)點(diǎn)(例如，一供應(yīng)電源電壓節(jié)^700)的一陰極。集成電路20的內(nèi)部電路210是靜電放電保護(hù)電路200的保護(hù)對(duì)象。在本實(shí)施例中，第二二極管02具有耦接至一第二電壓節(jié)點(diǎn)(例如在本實(shí)施例中為一接地的參考電壓)的一陽極以及耦接至輸入/輸出接腳211的一陰極。電阻-電容時(shí)間常數(shù)電路201耦接至供應(yīng)電源電壓節(jié)點(diǎn)與該接地的參考電壓之間。反相器202具有耦接至電阻-電容時(shí)間常數(shù)電路201的一輸出端^￡1(電壓節(jié)點(diǎn)似)的一輸入端以及一輸出端。第一 X型晶體管胞工具有耦接至供應(yīng)電源電壓節(jié)點(diǎn)700的一第一端點(diǎn)、耦接至地的一第二端點(diǎn)以及一柵極。如圖2的實(shí)施例所示，電阻-電容時(shí)間常數(shù)電路201包括一電阻器I？和一電容器0，反相器202包括一第三~型晶體管1?以及一第二？型晶體管鄴2。電阻器I？耦接在供應(yīng)電源電壓節(jié)點(diǎn)乂00和電壓節(jié)點(diǎn)似之間。電容器耦接在電壓節(jié)點(diǎn)似和該接地的參考電壓之間。
[0032]與圖1實(shí)施例所示的靜電放電保護(hù)電路100相較，靜電放電保護(hù)電路200還包括第二 ~型晶體管1?和第一 ？型晶體管以提升靜電放電保護(hù)電路的效能。第二 ~型晶體管1?具有耦接至反相器202的一輸出端他的一第一端點(diǎn)、耦接至第一 ~型晶體管的柵極的一第二端點(diǎn)以及耦接至供應(yīng)電源電壓節(jié)點(diǎn)的一柵極。第一 ？型晶體管具有耦接至輸入/輸出接腳211的一第一端點(diǎn)、耦接至第一 ~型晶體管的柵極的一第二端點(diǎn)以及耦接至供應(yīng)電源電壓節(jié)點(diǎn)的一柵極。
[0033]當(dāng)靜電放電事件發(fā)生在輸入/輸出接腳211時(shí)，輸入/輸出接腳211的電位乂10大幅高于在正常情況下供應(yīng)電源電壓節(jié)點(diǎn)的電壓。因?yàn)樵诘谝欢它c(diǎn)的靜電電位710高于柵極的供應(yīng)電源電壓節(jié)點(diǎn)的電位，第一 ？型晶體管導(dǎo)通。第一 ~型晶體管的柵極的電位化會(huì)被提升至接近靜電電位710。接著第一 ~型晶體管1?導(dǎo)通使得靜電放電電流通過第一 ~型晶體管進(jìn)行放電。
[0034]與圖1實(shí)施例所示的靜電放電保護(hù)電路100相較，靜電放電加速電路203的第一？型晶體管可以對(duì)第一 ~型晶體管的柵極提供一個(gè)更高的電位乂“相較在圖1所示實(shí)施例中，第一 ~型晶體管1?的柵極的電位化僅提升到接近供應(yīng)電源電壓節(jié)點(diǎn)700的電位)。更高的電位化幫助第一 ~型晶體管更快地放電使得在輸入/輸出接腳211的靜電電位乂10和供應(yīng)電源電壓節(jié)點(diǎn)700的電位不會(huì)被充電至如圖1實(shí)施例中那么高的電位水平。此外更快的放電時(shí)間允許將第一 ~型晶體管設(shè)計(jì)成更小的晶片尺寸。
[0035]在有效地通過第一 ~型晶體管^放電之后，暫態(tài)靜電放電事件即將結(jié)束。此時(shí)，輸入/輸出接腳211的靜電放電電位低于供應(yīng)電源電壓節(jié)點(diǎn)700的電位使第一 ？型晶體管
關(guān)閉。由于輸入/輸出接腳211的靜電電位乂10低于供應(yīng)電源電壓節(jié)點(diǎn)700的電位，第一二極管關(guān)閉。電壓節(jié)點(diǎn)似的電位會(huì)提升至供應(yīng)電源電壓節(jié)點(diǎn)700的電位，且反相器202的輸出端電位會(huì)被拉低至接地電位，如前所述。放電加速電路203中的第二 ~型晶體管1?隨之導(dǎo)通并將第一 ~型晶體管的柵極電位V。拉低至接地電位。第一 ~型晶體管1111隨之關(guān)閉。
[0036]圖3顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一集成電路30的一靜電放電保護(hù)電路300的電路圖。如圖3的實(shí)施例所示，集成電路30包括一靜電放電保護(hù)電路300、一輸入丨輸出接腳311和一內(nèi)部電路310。輸入/輸出接腳311是內(nèi)部電路310的一輸入端，用以接收內(nèi)部電路310的多個(gè)輸入信號(hào)。靜電放電保護(hù)電路300分別耦接至輸入/輸出接腳311和內(nèi)部電路310。靜電放電保護(hù)電路300包括一第一二極管1、一第二二極管02以及一放電時(shí)間常數(shù)電路304。放電時(shí)間常數(shù)電路304包括一電阻-電容時(shí)間常數(shù)電路301、一反相器302、一第一 X型晶體管以及一靜電放電加速電路303。靜電放電加速電路303包括一第二 ~型晶體管1?、一第一 ？型晶體管、一第四~型晶體管1?以及一第三？型晶體管 1？3。
[0037]與圖2實(shí)施例所示的靜電放電保護(hù)電路200相較，靜電放電保護(hù)電路300還包括第四~型晶體管胞4和第三？型晶體管鄴3以提升靜電放電保護(hù)電路的效能。第三？型晶體管鄴3具有耦接至供應(yīng)電源電壓節(jié)點(diǎn)的一第一端點(diǎn)、耦接至輸入/輸出接腳311的一第二端點(diǎn)以及耦接至供應(yīng)電源電壓節(jié)點(diǎn)的一柵極。第四~型晶體管1?具有耦接至輸入/輸出接腳311的一第一端點(diǎn)、耦接至內(nèi)部電路310的一第二端點(diǎn)以及耦接至供應(yīng)電源電壓節(jié)點(diǎn)的一柵極。
[0038]在沒有第三？型晶體管郵3的情況下，靜電放電保護(hù)電路300中第一二極管兩端的電壓降約為1.7伏特。這導(dǎo)致輸入/輸出接腳311的電位需在大于供應(yīng)電源電壓節(jié)點(diǎn)乂00的電位1.7伏特之后，輸入丨輸出接腳311才會(huì)開始靜電放電。
[0039]第三？型晶體管鄴3導(dǎo)通的起始電壓被設(shè)計(jì)為1伏特。因?yàn)榈谌?？型晶體管鄴3導(dǎo)通的起始電壓小于第一二極管兩端的電壓降，第三？型晶體管鄴3可以讓靜電放電事件提早開始進(jìn)行。此外在靜電放電保護(hù)電路300中增加第三？型晶體管可以減少供應(yīng)電源電壓節(jié)點(diǎn)和輸入/輸出接腳311之間的電阻值，并多增加一條經(jīng)過第三？型晶體管鄴3的放電路徑。上述兩個(gè)關(guān)于在靜電放電保護(hù)電路300中增加第三？型晶體管的優(yōu)點(diǎn)皆能增大靜電放電電流和縮短放電時(shí)間。
[0040]在圖2所示實(shí)施例的某些放電情況中，若放電不夠快，在輸入/輸出接腳211會(huì)達(dá)到很高的靜電電位冗0。高靜電電位乂10會(huì)破壞內(nèi)部電路210輸入端的物理結(jié)構(gòu)。為了避免這種情況發(fā)生，靜電放電保護(hù)電路300還包括第四~型晶體管胞4將輸入/輸出接腳311的電位與內(nèi)部電路310隔尚開來。在一靜電放電事件發(fā)生在輸入/輸出接腳311時(shí)，由于第四~型晶體管胞4的柵極電位等于供應(yīng)電源電壓節(jié)點(diǎn)獲)的電位，且第四~型晶體管胞4的第一端點(diǎn)(耦接至輸入/輸出接腳311)的電位高于供應(yīng)電源電壓節(jié)點(diǎn)700的電位，第四^型晶體管1?的第二端點(diǎn)的電位就無法被提升至高過供應(yīng)電源電壓節(jié)點(diǎn)的電位。亦即在靜電放電事件發(fā)生時(shí)，在輸入/輸出接腳311高于供應(yīng)電源電壓節(jié)點(diǎn)700的靜電電位VI。就不會(huì)被加至內(nèi)部電路310的輸入端。因此，內(nèi)部電路310輸入端的物理結(jié)構(gòu)就可受第四~型晶體管1?保護(hù)。在正常情況下(即未發(fā)生靜電放電事件時(shí))，在輸入/輸出接腳311接收多個(gè)輸入信號(hào)的電位710不會(huì)高過供應(yīng)電源電壓節(jié)點(diǎn)700的電位，因而多個(gè)輸入信號(hào)就能成功通過第四~型晶體管胞4傳送至內(nèi)部電路310。
[0041]圖4顯示依據(jù)本發(fā)明的一實(shí)施例所實(shí)現(xiàn)的一放電時(shí)間常數(shù)電路40，其中放電時(shí)間常數(shù)電路40可被應(yīng)用至靜電放電保護(hù)電路100、200、300中的任一電路。在本實(shí)施例中，放電時(shí)間常數(shù)電路40包括一電阻器I？和一電容器0，且不包括一反相器。電阻器I？耦接于放電時(shí)間常數(shù)電路40的輸出端他和接地節(jié)點(diǎn)之間。電容器耦接于放電時(shí)間常數(shù)電路40的輸出端他和供應(yīng)電源電壓節(jié)點(diǎn)700之間。電容器在穩(wěn)態(tài)時(shí)作為一開路電路，在暫態(tài)時(shí)則可導(dǎo)通電流。因此在正常情況下(即未發(fā)生靜電放電事件時(shí))，輸出端他的電位為接地電位(即邏輯為“10^0使得第一 ~型晶體管關(guān)閉。在發(fā)生靜電放電事件時(shí)，輸出端他的電位為供應(yīng)電源電壓節(jié)點(diǎn)的電位(即邏輯為曲”)使得第一 ~型晶體管胞工導(dǎo)通。值得注意的是放電時(shí)間常數(shù)電路40和上述放電加速電路可被任何具有相同電路功效的電路取代。在一實(shí)施例中，內(nèi)部電路110、210和310可包括耦接至輸入丨輸出接腳111、211或311的一輸入緩沖器?？梢岳斫獾氖禽斎刖彌_器可由本領(lǐng)域普通技術(shù)人員以不同方式實(shí)現(xiàn)。在一實(shí)施例中，輸入緩沖器可具有一高輸入阻抗。
[0042]盡管在本實(shí)施中是以金屬氧化物半導(dǎo)體場(chǎng)效晶體管作為例子，但本領(lǐng)域普通技術(shù)人員根據(jù)本發(fā)明的原則下亦可使用其他類型的晶體管取代，例如接面場(chǎng)效晶體管職七61:1*811818丨01'，了而了)、金屬半導(dǎo)體場(chǎng)效晶體管(11161:81 -8611110011(11101:01- 061(1 6^^601: 128^21)或是雙載子接面晶體管(化即匕!'
[0043]以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種靜電放電保護(hù)電路，其特征在于，包括: 一第一 N型晶體管，具有耦接至一供應(yīng)電壓的一第一端點(diǎn)、耦接至一參考電壓的一第二端點(diǎn)以及一柵極，其中在一靜電放電事件發(fā)生在一輸入/輸出接腳的期間，該第一 N型晶體管將該供應(yīng)電壓耦接至該參考電壓； 一放電加速電路，在發(fā)生該靜電放電事件的期間，將該第一 N型晶體管的該柵極耦接至該輸入/輸出接腳，以及在未發(fā)生該靜電放電事件的期間，將該第一 N型晶體管的該柵極耦接至該參考電壓；以及 一放電時(shí)間常數(shù)電路，耦接至該放電加速電路和該供應(yīng)電壓，在發(fā)生該靜電放電事件的期間，控制該第一N型晶體管將該供應(yīng)電壓耦接至該參考電壓的一放電時(shí)間； 其中該供應(yīng)電壓耦接至該輸入/輸出接腳； 其中在發(fā)生該靜電放電事件的期間該輸入/輸出接腳的一電位高于該供應(yīng)電壓或低于該參考電壓。
2.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，該放電加速電路還包括: 一第二 N型晶體管，具有耦接至該放電時(shí)間常數(shù)電路的一第一端點(diǎn)、耦接至該第一 N型晶體管的該柵極的一第二端點(diǎn)以及耦接至該供應(yīng)電壓的一柵極；以及 一第一 P型晶體管，具有耦接至該輸入/輸出接腳的一第一端點(diǎn)、耦接至該第一 N型晶體管的該柵極的一第二端點(diǎn)以及耦接至該供應(yīng)電壓的一柵極。
3.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，還包括: 一第一二極管，具有耦接至該輸入/輸出接腳的一陽極以及耦接至該供應(yīng)電壓的一陰極。
4.根據(jù)權(quán)利要求3所述的靜電放電保護(hù)電路，其特征在于，還包括: 一第三P型晶體管，具有耦接至該供應(yīng)電壓的一第一端點(diǎn)、耦接至該輸入/輸出接腳的一第二端點(diǎn)以及耦接至該供應(yīng)電壓的一柵極，其中在發(fā)生該靜電放電事件的期間，該第三P型晶體管的該第一端點(diǎn)與該第二端點(diǎn)之間的電壓降小于該第一二極管的該陽極與該陰極之間的電壓降。
5.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，還包括: 一第四N型晶體管，具有耦接至該輸入/輸出接腳的一第一端點(diǎn)、耦接至一內(nèi)部電路的一第二端點(diǎn)以及耦接至該供應(yīng)電壓的一柵極，其中在發(fā)生該靜電放電事件的期間，該第四N型晶體管的該第二端點(diǎn)的電壓不會(huì)超過該供應(yīng)電壓。
6.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，該放電時(shí)間常數(shù)電路包括: 一電阻器，具有耦接至該供應(yīng)電壓的一第一端點(diǎn)以及耦接至一第二端點(diǎn)； 一電容器，具有耦接至該電阻器的該第二端點(diǎn)的一第一端點(diǎn)以及耦接至該參考電壓的一第二端點(diǎn)；以及 一反相器，具有耦接至該電阻器的該第二端點(diǎn)的一輸入端以及耦接至該放電加速電路的一輸出端。
7.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)電路，其特征在于，該反相器還包括: 一第二 P型晶體管，具有作為該反相器的該輸出端的一第一端點(diǎn)、耦接至該供應(yīng)電壓的一第二端點(diǎn)以及作為該反相器的該輸入端的一柵極；以及 一第三N型晶體管，具有耦接至該第二 P型晶體管的該第一端點(diǎn)的一第一端點(diǎn)、耦接至該供應(yīng)電壓的一第二端點(diǎn)以及耦接至第二 P型晶體管的該柵極的一柵極。
8.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，該放電時(shí)間常數(shù)電路包括: 一電容器，具有耦接至該供應(yīng)電壓的一第一端點(diǎn)以及耦接至該放電加速電路的一第二端點(diǎn)；以及 一電阻器，具有耦接至該電容器的該第二端點(diǎn)的一第一端點(diǎn)以及耦接至該參考電壓的——笛一雜占弟~?顧掃、。
9.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路，其特征在于，還包括: 一第二二極管，具有耦接至該參考電壓的一陽極以及耦接至輸入/輸出接腳的一陰極。
【文檔編號(hào)】H01L27/02GK104319275SQ201410647533
【公開日】2015年1月28日 申請(qǐng)日期:2014年11月14日 優(yōu)先權(quán)日:2014年4月23日
【發(fā)明者】李永勝 申請(qǐng)人:上海兆芯集成電路有限公司