半導體器件及其制造方法
【專利摘要】本發(fā)明提供了半導體器件及其制造方法。半導體器件可以包括半導體基板，該半導體基板具有與第二半導體鰭端對端地對準的第一半導體鰭，在第一和第二半導體鰭的面對的端部之間具有凹陷。第一絕緣體圖案鄰近第一和第二半導體鰭的側(cè)壁形成，第二絕緣體圖案形成在第一凹陷內(nèi)。第二絕緣體圖案可以具有比第一絕緣體圖案的上表面高的上表面，諸如可以具有至鰭的上表面的高度的上表面(或可以具有高于或低于鰭的上表面的高度的上表面)。第一和第二柵極沿第一半導體鰭的側(cè)壁和上表面延伸。虛設(shè)柵電極可以形成在第二絕緣體圖案的上表面上。還公開了制造半導體器件以及變型的方法。
【專利說明】半導體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體器件及其制造方法，更具體地涉及利用三維溝道的半導體器件 及其制造方法。

【背景技術(shù)】
[0002] 作為用于提高集成電路器件的密度的按比例縮小技術(shù)的一種，已經(jīng)提出一種晶體 管，其中鰭形或納米線形的有源圖案用基板形成，然后柵極形成在有源圖案的表面上。
[0003] 由于該晶體管使用三維（3D)溝道，所以能夠?qū)崿F(xiàn)多柵晶體管的按比例縮小。此 夕卜，能夠改善電流控制能力并且能夠有效抑制其中溝道區(qū)的電勢受漏極電壓影響的短溝道 效應(yīng)（SCE)。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明涉及半導體器件、系統(tǒng)以及制造方法。在一些實施例中，一種半導體器件包 括：半導體基板，具有第一半導體鰭和第二半導體鰭，第一和第二半導體鰭相對于自上而下 的視圖在第一方向上延伸并沿相同的線延伸且限定在第一和第二半導體鰭的面對的端部 之間的第一凹陷；第一絕緣體圖案，形成在第一凹陷中并具有至少與第一半導體鰭的上表 面一樣高的上表面；第一柵電極，沿第一半導體鰭的第一側(cè)壁、第一半導體鰭的上表面和第 一半導體鰭的第二側(cè)壁延伸；第二柵電極，沿第二半導體鰭的第一側(cè)壁、第二半導體鰭的上 表面以及第二半導體鰭的第二側(cè)壁延伸；以及第一虛設(shè)柵電極，在第一凹陷處形成在第一 絕緣體圖案的上表面上。
[0005] 相對于自上而下的視圖，第一柵電極、第二柵電極和第一虛設(shè)柵電極可以在垂直 于第一方向的第二方向上延伸。
[0006] 相對于在第一凹陷處在垂直于第二方向的方向上截取的第一絕緣體圖案的第一 截面，第一絕緣體圖案可以包括具有基本上線性的側(cè)壁的第一部分和在第一部分上且與第 一部分連接的第二部分，第二部分具有不與第一部分的側(cè)壁線性對準的側(cè)壁，第二部分在 第一方向上的最大寬度大于第一部分在第一方向上的最大寬度。
[0007] 第二部分的側(cè)壁可以基本上彼此平行。
[0008] 第二部分的側(cè)壁可以包括關(guān)于水平線具有第一角度的第一部分側(cè)壁和關(guān)于水平 線具有第二角度的第二部分側(cè)壁。第一部分側(cè)壁可以在第二部分側(cè)壁下面，第一角度可以 小于第二角度。第一部分側(cè)壁可以是基本上水平的。第二部分側(cè)壁可以是基本上垂直的。
[0009] 半導體器件還可以包括平行于第一半導體鰭且與第一半導體鰭相鄰的第三半導 體鰭。
[0010] 第一柵電極可以沿第三半導體鰭的第一側(cè)壁、在第三半導體鰭的上表面上、沿第 三半導體鰭的第二側(cè)壁以及在第一半導體鰭和第三半導體鰭之間的間隙中延伸。
[0011] 半導體器件還可以包括平行于第二半導體鰭并且鄰近第二半導體鰭的第四半導 體鰭。
[0012] 第二柵電極可以沿第四半導體鰭的第一側(cè)壁、在第四半導體鰭的上表面上方、沿 第四半導體鰭的第二側(cè)壁以及在第二半導體鰭和第四半導體鰭之間的間隙中延伸。
[0013] 第一虛設(shè)柵電極可以在第一凹陷至第二凹陷之間延伸，該第二凹陷在第三和第四 半導體鰭的面對的端部之間。
[0014] 至少對于第一虛設(shè)柵電極的在第一凹陷至第二凹陷之間延伸的部分，第一虛設(shè)柵 電極的底表面可以至少與第一半導體鰭的上表面一樣高。
[0015] 第一絕緣體圖案可以具有"T"形截面或四邊形形狀諸如矩形或梯形的截面。
[0016] 源極/漏極可以用第一半導體鰭形成并在第一絕緣體圖案的第二部分的上表面 上方延伸。源極/漏極可以沿第一絕緣體圖案的第二部分的下表面和側(cè)表面延伸。
[0017] 第一虛設(shè)柵電極可以包括金屬。第一虛設(shè)柵電極的所有金屬可以位于第二絕緣體 圖案的正上方。
[0018] 半導體器件還可以包括第三半導體鰭和第四半導體鰭。相對于自上而下的視圖， 第三和第四半導體鰭可以在第一方向上延伸并沿著相同的線延伸且限定在第三和第四半 導體鰭的面對的端部之間的第二凹陷。第二絕緣體圖案可以形成在第二凹陷中，并具有至 少與第三半導體鰭的上表面一樣高的上表面。
[0019] 相對于在第二凹陷處在垂直于第二方向的方向上截取的第二絕緣體圖案的第二 截面，第二絕緣體圖案可以包括從第二絕緣體圖案的上表面延伸并沿第二絕緣體圖案的高 度的大部分延伸的基本上線性的側(cè)壁。第二絕緣體圖案的線性的側(cè)壁可以是基本上垂直 的。
[0020] 第二虛設(shè)柵電極可以形成在第二絕緣體圖案上并包括金屬。相對于第二截面，第 二虛設(shè)柵電極的所有金屬可以位于第二絕緣體圖案的正上方。
[0021] 相對于第二截面，第二虛設(shè)柵電極可以是在第二絕緣體圖案上的唯一虛設(shè)柵電 極。
[0022] 第二虛設(shè)柵電極和第三虛設(shè)柵電極可以形成在第二絕緣體圖案上。第二虛設(shè)柵電 極可以形成在第三半導體鰭上，第三虛設(shè)柵電極形成在第四半導體鰭上。第二虛設(shè)柵電極 可以包括至少一部分位于第三半導體鰭正上方的金屬，第三虛設(shè)柵電極包括至少一部分位 于第四半導體鰭正上方的金屬。第二虛設(shè)柵電極的金屬和第三虛設(shè)柵電極的金屬可以位于 第二絕緣體圖案的相應(yīng)的側(cè)壁的正上方。
[0023] 第一虛設(shè)柵電極可以是在第一絕緣體圖案上的唯一虛設(shè)柵電極。
[0024] 這里公開的半導體器件可以包括：半導體基板，具有第一半導體鰭和第二半導體 鰭，第一和第二半導體鰭相對于自上而下的視圖在第一方向上延伸并沿相同的線延伸且限 定在第一和第二半導體鰭的面對的端部之間的第一凹陷；第一絕緣體圖案，鄰近第一和第 二半導體鰭的側(cè)壁；第二絕緣體圖案，在第一凹陷內(nèi)；第一柵電極，沿第一半導體鰭的側(cè)壁 和上表面延伸；第二柵電極，沿第二半導體鰭的側(cè)壁和上表面延伸；以及第一虛設(shè)柵電極， 形成在第二絕緣體圖案的上表面上。在第一凹陷處的第二絕緣體圖案的上表面高于第一絕 緣體圖案的上表面。
[0025] 相對于沿第一方向截取的第二絕緣體圖案的截面，剩余的絕緣體可以具有T形。
[0026] 公開了包括上述器件的全部或一些的系統(tǒng)。
[0027] 還公開用于形成上述器件的全部或一些以及系統(tǒng)的方法。在一些實施例中，一種 制造半導體器件的方法包括：提供具有第一半導體鰭和第二半導體鰭的半導體基板，第一 和第二半導體鰭相對于自上而下的視圖在第一方向上延伸并沿著相同的線延伸，且在第一 和第二半導體鰭的面對的端部之間限定第一凹陷；在第一和第二半導體鰭的側(cè)壁周圍并且 在第一凹陷中形成第一絕緣體圖案；在第一凹陷上方的位置處在第一絕緣體圖案上形成第 二絕緣體圖案；蝕刻第一絕緣體圖案和第二絕緣體圖案，使得第一和第二鰭的上表面在被 蝕刻的第一絕緣體圖案的上表面上延伸，并使得第一凹陷中剩余的絕緣體的上表面在被蝕 刻的第一絕緣體圖案的上表面上方；形成在第一半導體鰭上方延伸的第一柵電極、在第二 半導體鰭上方延伸的第二柵電極、以及在第一凹陷中的剩余絕緣體上方延伸的第一虛設(shè)柵 極。
[0028] 在第一絕緣體圖案上形成第二絕緣體圖案可以包括：在第一和第二半導體鰭以及 第一絕緣體圖案上方形成硬掩模層；在第一凹陷上方的硬掩模層中形成開口，該開口位于 第一和第二半導體鰭的面對的端部上方；在硬掩模層上方且在硬掩模層中的開口中沉積絕 緣體層；以及除去硬掩模層上方的絕緣體層以形成第二絕緣體圖案。
[0029] 除去硬掩模層上方的絕緣體層的步驟可以包括平坦化絕緣體層以暴露硬掩模層。
[0030] 該方法還可以包括蝕刻第一和第二半導體鰭的被硬掩模層中的開口暴露的部分。
[0031] 硬掩模層中的開口可以暴露第一和第二半導體鰭的面對的端部。
[0032] 該開口可以被線性地成形并且延伸經(jīng)過多對相鄰的平行鰭。
[0033] 該方法還可以包括：在線性成形的開口中在第一絕緣體圖案上形成第二絕緣體圖 案；蝕刻第一絕緣體圖案和第二絕緣體圖案，使得剩余的絕緣體沿著與線性成形的開口相 應(yīng)的長度延伸；以及在剩余絕緣體上方形成第一柵電極。
[0034] 相對于剩余絕緣體的沿著第一方向截取的截面，剩余的絕緣體具有T形狀。
[0035] 本發(fā)明的這些及其它方面將在以下對優(yōu)選實施例的描述中被描述或從其變得明 顯。

【專利附圖】

【附圖說明】
[0036] 通過參照附圖詳細描述本發(fā)明的優(yōu)選實施例，本發(fā)明的以上和其它特征以及優(yōu)點 將變得更明顯，附圖中：
[0037] 圖IA和圖IB是關(guān)于本發(fā)明第一實施例的半導體器件的平面圖；
[0038] 圖2A和圖2B是關(guān)于本發(fā)明第一實施例的半導體器件的透視圖；
[0039] 圖3是示出圖IA和圖2A所示的半導體器件的鰭和場絕緣膜的局部透視圖；
[0040] 圖4是示出圖IA和圖2A所示的半導體器件的鰭、第一溝槽和第二溝槽的局部透 視圖；
[0041] 圖5A是沿圖2A的線A-A截取的截面圖；
[0042] 圖5B是沿圖IB的線A' -A'截取的截面圖；
[0043] 圖5C是沿圖IC的線A" -A"截取的截面圖；
[0044] 圖6是沿圖2A的線B-B截取的截面圖；
[0045] 圖7示出虛設(shè)柵極可能未對準的情形；
[0046] 圖8是根據(jù)本發(fā)明第二實施例的半導體器件的截面圖；
[0047] 圖9是根據(jù)本發(fā)明第三實施例的半導體器件的截面圖；
[0048] 圖10和圖11示出根據(jù)本發(fā)明第四實施例的半導體器件；
[0049] 圖12是根據(jù)本發(fā)明第五實施例的半導體器件的截面圖；
[0050] 圖13是根據(jù)本發(fā)明第六實施例的半導體器件的截面圖；
[0051] 圖14是根據(jù)本發(fā)明第七實施例的半導體器件的截面圖；
[0052] 圖15是包括根據(jù)本發(fā)明的一些實施例的半導體器件的電子系統(tǒng)的框圖；
[0053] 圖16至圖25示出根據(jù)本發(fā)明第一實施例的半導體器件的制造方法的中間工藝步 驟；
[0054] 圖26示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的中間工藝步驟；以 及
[0055] 圖27示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的中間工藝步驟；
[0056] 圖28A、圖28B和圖28C示出截面形狀。

【具體實施方式】
[0057] 通過參考以下對優(yōu)選實施例和附圖的詳細說明，本發(fā)明的優(yōu)點和特征以及實現(xiàn)它 們的方法可以被更容易地理解。然而，本發(fā)明可以以許多不同的形式實施且不應(yīng)被解釋為 限于這里闡述的示例實施例。這些示例實施例僅是示例，許多實施方式和變化不需要在這 里提供細節(jié)是可能的。還應(yīng)該強調(diào)的是，本公開提供備選示例的細節(jié)，但是這樣的備選的列 出不是窮舉的。此外，各個示例之間的細節(jié)的任何一致性不應(yīng)當被解釋為要求這樣的細節(jié)， 列出對于這里描述的每個特征的每個可能的變化是不切實際的。權(quán)利要求的語言應(yīng)當在確 定本發(fā)明的要求時被參考。
[0058] 在附圖中，為了清晰，層的厚度和區(qū)域可以被夸大。相同的數(shù)字始終表示相同的元 件。根據(jù)這里描述的各個實施例的器件以及形成器件的方法可以在微電子器件諸如集成電 路中實施，其中根據(jù)這里描述的各個實施例的多個器件被集成在相同的微電子器件中。因 此，這里示出的截面圖（即使在單個方向或取向上示出）可以在微電子器件中在不同的方 向或取向存在（其不需要是直角的或如同在描述的實施例中所闡述的一樣涉及）。因此，包 含根據(jù)這里描述的各個實施例的器件的微電子器件的平面圖可以包括呈陣列和/或二維 圖案的多個器件，所述陣列和/或二維圖案具有可以是根據(jù)微電子器件的功能性或其它設(shè) 計考慮的取向。這里示出的截面圖對根據(jù)這里描述的各實施例的多個器件提供支持，所述 多個器件在平面圖中沿兩個不同的方向延伸和/或在透視圖中在三個不同的方向上延伸。 例如，當單個有源區(qū)在器件/結(jié)構(gòu)的截面圖中示出時，該器件/結(jié)構(gòu)可以包括可具有各種取 向的多個有源區(qū)和/或晶體管結(jié)構(gòu)（和/或存儲單元結(jié)構(gòu)、柵極結(jié)構(gòu)等，根據(jù)情況所需）。
[0059] 將理解，當稱一個元件或?qū)颖环Q為在另一元件或?qū)?上"或"連接到"另一元件或?qū)?時，它可以直接在另一元件或?qū)由匣蛑苯舆B接到另一元件或?qū)?，或者可以存在居間的元件 或?qū)印Ｏ喾?，當一元件被稱為"直接在"另一元件或?qū)?上"或者"直接連接到"另一元件或 層時，不存在居間元件或?qū)?。用于描述元件之間的關(guān)系的其它詞語應(yīng)當以類似的方式解釋 (例如，"在……之間"與"直接在……之間"、"相鄰"與"直接與...相鄰"等）。如這里所 用的，術(shù)語"和/或"包括一個或多個相關(guān)列舉項目的任意和所有組合并可以簡寫為"/"。
[0060] 為便于描述，這里可以使用諸如"在……之下"、"在……下面"、"下"、"在……之 上"、"上"等空間關(guān)系術(shù)語來描述如附圖所示的一個元件或特征與另一個（些）元件或特征 的關(guān)系。將理解，除了附圖所示的取向之外，空間關(guān)系術(shù)語還旨在涵蓋器件在使用或操作中 的不同取向。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述為"在"其它元件或特征"之下"或 "下面"的元件將會"在"其它元件或特征"上方"取向。因此，示例性術(shù)語"在……下面"可 以涵蓋上下兩種取向。器件可以被另外地取向（旋轉(zhuǎn)90度或在其它取向），這里所用的空 間關(guān)系描述符被相應(yīng)地解釋。
[0061] 在描述本發(fā)明的上下文中（特別是在權(quán)利要求書的上下文中）使用術(shù)語"一"和 "該"以及類似指示語將被解釋為涵蓋單數(shù)和復數(shù)二者，除非這里另外地指示或與上下文明 顯矛盾。術(shù)語"包括"、"包含"和"具有"將被解釋為開放性術(shù)語（也就是，意指"包括但不 限于"），除非另外指出。
[0062] 將理解，雖然這里可使用術(shù)語第一、第二等來描述各種元件，但這些元件不應(yīng)受到 這些術(shù)語限制。這些術(shù)語僅用于將一個元件與另一元件區(qū)別開。因此，例如，以下討論或主 張的第一元件、第一部件或第一部分可以被稱為或主張為第二元件、第二部件或第二部分， 而不背尚本發(fā)明的教導。
[0063] 將參照其中顯示本發(fā)明的優(yōu)選實施例的透視圖、截面圖和/或平面圖描述本發(fā) 明。因而，示范性視圖的輪廓可以根據(jù)制造技術(shù)和/或公差來修改。也就是，本發(fā)明的實 施例不旨在限制本發(fā)明的范圍，而是涵蓋可能由于制造工藝中的變化引起的所有變化和變 型。因此，附圖所示的特征可以以示意的形式示出，區(qū)域的形狀可以是示范性的。如這里所 用的術(shù)語諸如"相同"、"平面"或"共面"在指的是取向、布局、位置、形狀、尺寸、數(shù)量或其它 度量時并不一定表示完全相同的取向、布局、位置、形狀、尺寸、數(shù)量或其它度量，而是旨在 涵蓋在可接受的變化范圍內(nèi)的幾乎相同的取向、布局、位置、形狀、尺寸、數(shù)量或其它度量， 所述變化可能例如由于制造工藝而發(fā)生。
[0064] 除非另行定義，這里使用的所有技術(shù)術(shù)語和科學術(shù)語都具有本發(fā)明所屬領(lǐng)域內(nèi)的 普通技術(shù)人員通常理解的同樣含義。應(yīng)指出，任意和所有的示例的使用或這里提供的示范 性術(shù)語僅旨在更好地說明本發(fā)明，而不是對本發(fā)明的范圍的限制，除非另外指出。此外，除 非另外定義，在通用詞典中定義的所有術(shù)語不會被過度地解釋。
[0065] 在下文，將參照圖1A、圖2A、圖3、圖4、圖5A、圖6和圖7描述根據(jù)本發(fā)明第一實施 例的半導體器件。圖IA和圖2A是根據(jù)本發(fā)明第一實施例的半導體器件的平面圖和透視圖， 圖3是示出圖IA和圖2A所示的半導體器件的鰭和場絕緣膜的透視圖，圖4是示出圖IA和 圖2A所示的半導體器件的鰭、第一溝槽和第二溝槽的透視圖，圖5A是沿圖2A的線A-A截 取的截面圖，圖6是沿圖2A的線B-B截取的截面圖，圖7示出虛設(shè)柵極未對準的情形。
[0066] 首先參照圖1A、圖2A、圖3、圖4、圖5A和圖6,根據(jù)本發(fā)明第一實施例的半導體器 件1可以包括多個鰭？1和？2、多個柵極147_1、147_2、147_5和147_6、場絕緣膜110、虛設(shè) 柵極247_1以及多個源極/漏極161和162。
[0067] 多個鰭Fl和F2可以在第二方向Yl上縱向延伸。鰭Fl和F2可以是基板101的 部分，諸如通過蝕刻半導體晶片基板（例如，晶體硅）形成。鰭Fl和F2可以是從基板101 選擇性地生長的外延層（例如，通過提供具有暴露半導體晶片基板的開口的圖案化的層以 及在該開口內(nèi)外延地生長鰭Fl和F2而形成）。在示出的實施例中，例示了在縱向方向上彼 此平行設(shè)置的兩個鰭Fl和F2,但是本發(fā)明的方面不限于此。
[0068] 此外，在示出的實施例中，鰭Fl和F2是長方體，但是本發(fā)明的方面不限于此。例 如，鰭Fl和F2可以被倒角。例如，鰭Fl和F2的拐角部分可以被圓化。在此示例中，鰭Fl和F2形成為在第二方向Yl上延伸并包括沿第二方向Yl延伸的長側(cè)面Ml和M2以及沿第 一方向Xl延伸的短側(cè)面Sl和S2。具體地，第一鰭Fl可以具有第一短側(cè)面Sl和第一長側(cè) 面M1，第二鰭F2可以具有第二短側(cè)面S2和第二長側(cè)面M2。如所示的，鰭Fl和F2可以形 成為它們的端部（在此示例中，短側(cè)面Sl和S2)彼此面對。盡管鰭Fl和F2的拐角被示為 直角，但是預期拐角可以包括一定程度的圓化。此外，雖然側(cè)面Ml和M2被示為相對于基板 101的下表面垂直，但是側(cè)面Ml和M2可以傾斜（例如，相對于在垂直于第二方向Yl的方向 上截取的橫截面，鰭Fl和F2可以具有梯形截面）。側(cè)面Sl和S2也可以是傾斜的。
[0069] 鰭Fl和F2可以限定用于形成晶體管的有源圖案。晶體管可以形成為具有溝道區(qū)， 該溝道區(qū)沿鰭Fl和F2的三個表面形成。此外，如圖4所示，第一溝槽501可以具有由鰭Fl和F2的長側(cè)面Ml和M2限定的一個側(cè)面。第二溝槽502可以具有由鰭Fl和F2的短側(cè)面 Sl和S2限定的側(cè)面。具體地，第二溝槽502可以插設(shè)在彼此面對的第一鰭Fl的短側(cè)面Sl 和第二鰭F2的短側(cè)面S2之間。
[0070] 在此示例中，第二溝槽502包括彼此連接的第一部分溝槽502a和第二部分溝槽 502b。第一部分溝槽502a可以具有第一寬度W1，第二部分溝槽502b可以具有大于第一寬 度Wl的第二寬度W2。第二部分溝槽502b可以具有由鰭Fl和F2的表面限定并且在相對于 鰭Fl和F2的各側(cè)壁Sl和S2在鰭Fl和F2中向內(nèi)地形成的凹陷Rl和R2處的側(cè)面。
[0071] 如圖3所示，場絕緣膜110可以形成在基板101上從而圍繞多個鰭Fl和F2的部 分。
[0072] 具體地，場絕緣膜110可以包括具有不同高度的第一部分111和第二部分112。
[0073] 第一部分111可以形成為在第二方向Yl上縱向延伸，第二部分112可以形成為在 第一方向Xl上縱向延伸。場絕緣膜Iio可以是氧化物膜、氮化物膜、氮氧化物膜或其組合。
[0074] 第一部分111形成在第一溝槽501的至少一部分內(nèi)，第二部分112形成在第二溝 槽502的至少一部分內(nèi)。第一部分111可以形成為接觸鰭Fl和F2的長側(cè)面Ml和M2,第二 部分112可以形成為接觸鰭Fl和F2的短側(cè)面Sl和S2。
[0075] 第一部分111可以僅填充第一溝槽501的一部分。此外，第二部分112可以完 全填充第二溝槽502。結(jié)果，第一部分111可以具有高度H0,第二部分112可以具有高度 (H0+H1)。
[0076] 具體地，第二部分112設(shè)置在第一鰭Fl和第二鰭F2之間并且形成為填充第一部 分溝槽502a和第二部分溝槽502b。如圖6所示，第二部分112可以包括填充第一部分溝 槽502a并具有第一寬度Wl的第一絕緣膜112_1以及填充第二部分溝槽502b并具有大于 第一寬度Wl的第二寬度W2的第二絕緣膜112_2。因此，第二部分112可以形成為相對于在 垂直于第一方向Xl的方向上截取的截面具有字母T形狀。相反，第一部分111可以形成為 具有四邊形形狀（相對于在垂直于第二方向Yl的方向上截取的截面）諸如矩形形狀或梯 形。如這里指出的，這樣的形狀可以由于標準的制造工藝而不是精確的。圖28A、圖28B和 圖28C示出包括可能由典型的制造工藝引起的圓化拐角和其它偏差的T形截面（圖28A)、 矩形截面（圖28B)以及梯形截面（圖28C)的示例。
[0077] 如上所述，第二部分112可以形成為在第一方向Xl上縱向延伸。這里，如圖3所 示，第二部分112在溝槽502外面的區(qū)域，也就是在鰭Fl和F2外面的區(qū)域，具有第四寬度 W4。具有第一寬度Wl的第一絕緣膜112_1和具有第二寬度W2的第二絕緣膜112_2可以設(shè) 置在與鰭Fl和F2交疊的區(qū)域中。如圖3所示，第四寬度W4可以等于第二寬度W2。如將在 后面描述的，當溝槽993利用具有線型開口 991 (例如見圖18)的掩模形成時，第四寬度M 和第二寬度W2可以彼此相等。
[0078] 第二部分112可以形成在虛設(shè)柵極247_1下面，第一部分111可以形成在柵極 147_1、147_2、147_5 和 147_6 下面。
[0079] 多個柵極147_1、147_2、147_5和147_6可以形成在相應(yīng)的鰭？1和？2上從而交叉 相應(yīng)的鰭Fl和F2。例如，第一和第二柵極147_1和147_2可以形成在第一鰭Fl上，第五和 第六柵極147_5和147_6可以形成在第二鰭F2上。柵極147_1、147_2、147_5和147_6可 以在第一方向Xl上縱向延伸。柵極147_1和147_2可以沿鰭Fl的相反側(cè)壁（側(cè)面Ml和 鰭Fl的與側(cè)面Ml相反的側(cè)面）延伸并在鰭Fl的上表面上方延伸。柵極147_5和147_6 可以沿鰭F2的相反側(cè)壁（側(cè)面M2和鰭F2的與側(cè)面M2相反的側(cè)面）延伸并在鰭F2的上 表面上方延伸。溝道區(qū)可以在側(cè)壁和上表面上已經(jīng)形成相應(yīng)柵極的位置處由鰭形成。
[0080] 虛設(shè)柵極247_1可以形成在第二部分112上。在此示例中，僅一個虛設(shè)柵極247_1 形成在第二部分112上。由于僅形成一個虛設(shè)柵極247_1，而不是形成兩個或更多個虛設(shè)柵 極247_1，所以能夠減小布局尺寸。此外，虛設(shè)柵極247_1的寬度W3可以小于第二部分112 的寬度W1。以這樣的方式，虛設(shè)柵極247_1能夠更精確地設(shè)置在第二部分112上。盡管在 此示例中僅一個虛設(shè)柵極247_1形成在第二部分112上，但是多個虛設(shè)柵極247_1可以形 成在第二部分112上。
[0081] 參照圖5和圖6,每個柵極（這里，僅示出柵極147_1和247_1)可以包括金屬層 MGl和MG2。如所不的，柵極147_1可以包括一層堆疊在另一層上的兩層或更多金屬層MGl 和MG2。第一金屬層MGl可以用來調(diào)整功函數(shù)，第二金屬層MG2可以用來填充由第一金屬層 MGl限定的空間。例如，第一金屬層MGl可以包括TiN、TaN、TiC和TaC中的至少一種。此 夕卜，第二金屬層MG2可以包括W或Al。備選地，柵極147_1可以通過例如置換工藝形成，但 是本發(fā)明的方面不限于此。
[0082] 每個虛設(shè)柵極（例如，247_1)可以具有與柵極147_1相似的結(jié)構(gòu)。如所示的，虛設(shè) 柵極247_1可以包括一層堆疊在另一層上的兩層或更多金屬層MGl和MG2。例如，第一金屬 層MGl可以用來調(diào)整功函數(shù)，第二金屬層MG2可以用來填充由第一金屬層MGl限定的空間。
[0083] 柵極絕緣膜145可以形成在第一鰭Fl和柵極147_1之間。如圖5A所示，柵極絕 緣膜145可以形成在第一鰭Fl的上表面以及側(cè)壁表面的上部分上。此外，柵極絕緣膜145 可以形成在柵極147_1和第一部分111之間。柵極絕緣膜145可以包括具有比硅氧化物膜 高的介電常數(shù)的高k電介質(zhì)材料。例如，柵極絕緣膜145可以包括Hf02、Zr02、La0、Al203或 Ta2O5。高k電介質(zhì)材料優(yōu)選地可以具有6或更大的介電常數(shù)。備選地，高k電介質(zhì)材料可 以具有8或更大（例如大于10)的介電常數(shù)。柵極絕緣膜245形成在虛設(shè)柵極247_1與第 二絕緣膜112之間，由與柵極絕緣膜145類似的材料形成。
[0084] 多個源極/漏極161和162可以設(shè)置在多個柵極147_1、147_2、147_5和147_6之 間以及在柵極147_1、147_5和虛設(shè)柵極（例如，247_1)之間。
[0085] 源極/漏極161和162可以形成為鰭Fl和F2的部分。源極/漏極161和162可 以是形成為比鰭Fl和F2遠地突出的升高的源/漏極。升高的源極/漏極可以是外延的，并 可以通過半導體諸如SiGe的選擇性外延生長形成。外延的源極/漏極161和162可以是具 有與鰭Fl和F2的半導體晶體材料晶格失配的晶體材料，從而在相應(yīng)的柵極147_1、147_2、 147_5和147_6下面形成的相鄰溝道區(qū)中引起壓應(yīng)力或張應(yīng)力。
[0086] 此外，源極/漏極161和162的側(cè)部分可以形成為倚著（并且接觸）間隔物151。 此外源極/漏極161和162的鄰近虛設(shè)柵極247_1的部分可以與第二絕緣膜112_2交疊。在 圖6所示的示例中，鄰近虛設(shè)柵極247_1的源極/漏極161和162可以形成在絕緣膜112_2 的邊緣部分下面、在其一側(cè)和在其上。源極/漏極161和162的部分可以成形為在間隔物 151的下部分下面縮進。
[0087] 設(shè)置在多個柵極147_1、147_2、147_5和147_6之間的源極/漏極161和162的高 度以及設(shè)置在柵極147_1、147_5的每個與虛設(shè)柵極247_1之間的源極/漏極162的高度可 以彼此相等。在本公開中，當表示高度相等（或其它尺寸）時，由于標準制造偏差或其它工 藝誤差引起的偏差被考慮。
[0088] 當根據(jù)本發(fā)明第一實施例的半導體器件1是PMOS晶體管時，源極/漏極161和 162可以包括壓應(yīng)力材料。例如，壓應(yīng)力材料可以是具有比硅（Si)大的晶格常數(shù)的材料，例 如SiGe。壓應(yīng)力材料可以通過向第一鰭Fl施加壓應(yīng)力而改善溝道區(qū)的載流子的遷移率。
[0089] 備選地，當根據(jù)本發(fā)明第一實施例的半導體器件1是NMOS晶體管時，源極/漏極 161和162可以包括與基板101相同的材料或可以包括張應(yīng)力材料。例如，當基板101包括 Si時，源極/漏極161和162可以包括Si或具有比Si小的晶格常數(shù)的材料（例如，SiC)。
[0090] 與示出的實施例不同，源極/漏極161和162可以通過將雜質(zhì)摻雜到鰭Fl和F2 中而形成。在該備選的實施例中，不需要蝕刻鰭Fl和F2用于源極/漏極的外延生長。源 極/漏極161和162的高度將與鰭Fl和F2的其余部分的高度相同。
[0091] 間隔物151和251可以包括氮化物膜和氮氧化物膜中的至少一種。間隔物151和 251可以形成在多個柵極147_1、147_2、147_5和147_6以及虛設(shè)柵極247_1的側(cè)壁上。
[0092]基板 101 可以由從例如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP構(gòu)成的組 中選擇的一種或多種半導體材料制成?；蹇梢允菃纹Y(jié)晶半導體。備選地，基板101可 以是絕緣體上硅（SOI)基板或由絕緣體上其它半導體材料（諸如以前提及的那些）形成。 如指出的，鰭Fl和F2可以通過蝕刻基板101 (例如，蝕刻像溝槽501和502 -樣的溝槽） 而與基板一體地形成。備選地，鰭可以從基板101的表面通過鰭的選擇性外延生長而形成。 在任一備選方式中，鰭Fl和F2通過基板101提供。為了該描述的目的，為了有助于元件的 識別，升高的源極/漏極（選擇性地外延生長在原始鰭的表面之上的源極/漏極區(qū)域）不 被認為是鰭Fl和F2的部分。因此，在這一情況下，提到鰭的上表面不會指的是升高的源極 /漏極的上表面。然而，注意，源極/漏極可以是鰭Fl和F2的部分，諸如當原始鰭被摻雜 (例如，經(jīng)由離子注入）以形成源極/漏極（即使原始鰭是從基板101的表面外延生長或 者在其形成期間受其它外延生長影響）。在這一情況下，提到鰭的上表面可以指的是源極/ 漏極的上表面。
[0093] 另外，如圖6所示，第二部分112的上表面（這里，第二部分112的上表面是第二 絕緣膜112_2的上表面）以及鰭Fl和F2的上表面可以具有相同的高度以形成單一連續(xù)的 (例如，平坦的）表面SURl(其可以涵蓋由于標準制造工藝誤差引起的輕微偏差）。因此， 形成在鰭（例如，F(xiàn)l)上的柵極（例如，147_1)的高度Ll和形成在第二部分112上的虛設(shè) 柵極247_1的高度L2可以彼此相等。也就是，多個柵極147_1、147_2、147_5和147_6可以 在高度Ll上具有相當小的變化。如上所述，柵極147_1、147_2、147_5和147_6可以由金屬 制成，柵極147_1、147_2、147_5和147_6可以具有變化的高度，從而表現(xiàn)不同的操作特性。 因此，如果多個柵極147_1、147_2、147_5和147_6在高度上具有小的變化，則操作特性可以 被更好地控制。
[0094] 如隨后將描述的，為了使第二部分112的上表面（例如，第二絕緣膜112_2的上表 面）與鰭Fl和F2的上表面高度相同，可以使用以下的步驟：形成單獨的掩模/形成溝槽 (見，例如圖18和圖19)、填充溝槽（見，例如圖20和圖21)以及場凹陷工藝（見，例如圖 24和圖25)。
[0095] 第二絕緣膜112_2的第二寬度W2大于第一絕緣膜112_1的第一寬度W1。第二絕緣 膜112_2的第二寬度W2充分地大于虛設(shè)柵極247_1的第三寬度W3。因此，虛設(shè)柵極247_1 能夠穩(wěn)定地設(shè)置在第二絕緣膜112_2上。如圖7所示，即使虛設(shè)柵極247_1未對準，虛設(shè)柵 極247_1設(shè)置在第二絕緣膜112_2上也是很有可能的。應(yīng)當注意到，虛設(shè)柵極諸如247_1 完全地或部分地定位在鰭（例如，鰭F2)上在本發(fā)明的范圍內(nèi)。
[0096]第二絕緣膜112_2可以具有在0.01人至300A的范圍內(nèi)的厚度tl。如隨后將描述 的，厚度tl可以根據(jù)場凹陷工藝改變，諸如圖24和圖25中示出的。
[0097] 此外，如圖6所示，第一絕緣膜112_1和升高的源極/漏極162可以不接觸彼此； 鰭Fl和F2的部分166可以位于第一絕緣膜112_1和升高的源極/漏極162之間。然而， 本發(fā)明的方面不限于此。
[0098] 圖IA示出半導體器件的自上而下的視圖，顯示出當以上關(guān)于圖1A、圖2A、圖3、圖 4、圖5A、圖6和圖7描述的第一實施例包括多個并排布置的鰭時的更多細節(jié)。圖IB示出三 個鰭對Fl_n和F2_n(n= 1至3)，每個鰭對Fl_n/F2_n布置為它們的端部彼此面對（在虛 設(shè)柵極247_1下面）。每個鰭對Fl_n和F2_n以及圍繞結(jié)構(gòu)可以構(gòu)成該結(jié)構(gòu)，并如關(guān)于鰭Fl 和F2相對于圖1A、圖2A、圖3、圖4、圖5A、圖6和圖7所描述地那樣形成，因此這里可以省 略重復的描述。如圖IB所示，多個溝槽501_1至501_4形成在相鄰的鰭之間。溝槽501_1 至501_4通過如上所述的場絕緣膜110的相應(yīng)的第一部分111_1至111_4形成。
[0099] 柵極147_1、147_2、147_5和147_6在第一方向Xl上延伸越過多個鰭，并在場絕緣 膜110的第一部分111_1至111_4上方延伸到溝槽501_1至501_4中。場絕緣膜110的第 二部分112在第一方向Xl上在場絕緣膜110的第一部分111_1至111_4上方且在鰭對Fl_ η和F2_n的面對端部之間延伸。虛設(shè)柵極247_1在第一方向Xl上在第二部分112上方延 伸。
[0100] 圖5B示出柵極147_5的沿圖IB的線A' -A'截取的截面圖。溝槽501_1至501_4 形成在鰭之間，諸如溝槽501_2在鰭F2_l和鰭F2_2之間以及溝槽501_3在鰭F2_2和F2_3 之間。溝槽501_11可以由鰭的側(cè)壁和基板101的表面限定。溝槽501_1至501_4用場絕緣 膜110的第一部分111_1至111_4部分地填充。如圖5B所示，柵極147_5和相應(yīng)的柵極 絕緣膜145沿鰭F2_l、F2_2和F2_3的側(cè)壁和上表面延伸并越過場絕緣膜110的第一部分 111_1至111_4。因而，柵極147_5的下表面關(guān)于鰭F2_l、F2_2和F2_3起伏以產(chǎn)生三維的 溝道區(qū)（關(guān)于圖5B中的每個鰭具有倒置的U形截面）。
[0101] 圖5C示出虛設(shè)柵極247_1的沿圖IB中的線A" -A"截取的截面圖。如圖5C所 示，場絕緣膜110的第二部分112形成在基板101上。虛設(shè)柵極247_1在場絕緣膜110的 第二部分112上方延伸，柵極絕緣膜145插設(shè)在兩者之間。虛設(shè)柵極247_1的下表面在本 示例中基本上是平坦的。虛設(shè)柵極247_1的下表面的高度高于柵極147_n(諸如圖2B所示 的147_5)的下表面。在本示例中，在虛設(shè)柵極247_1和柵極147_11的下表面的高度差等于 場絕緣膜110的第二部分112和場絕緣膜110的第一部分111的高度差。虛設(shè)柵極247_1 和柵極147_n的下表面的該高度差可以等于鰭在場絕緣膜110的第一部分111的上表面上 方延伸的量（當鰭Fl_n/F2_n的上表面與第二部分112的上表面高度相同時）。備選地，虛 設(shè)柵極247_1和柵極147_n的下表面的該高度差可以小于或大于鰭在場絕緣膜110的第一 部分111的上表面上方延伸的量（當?shù)诙糠?12的上表面分別低于或高于鰭Fl_n/F2_n 的上表面時）。應(yīng)當強調(diào)，盡管本公開描述和示出第一部分111和第二部分112為單獨的 部分，但是它們可以在相同的工藝步驟中形成并且部分地或完全地同質(zhì)且一體地形成（例 如，111和112的部分或全部可以由相同的材料同質(zhì)并一體地形成）。類似地，第一部分111 和第二部分112兩者或第一部分111和第二部分112的組合可以在多個工藝步驟中由多個 層形成。
[0102] 因此，如圖5B和圖5C所示，柵極147_n的下表面可以關(guān)于鰭？1_11作2_11起伏而虛 設(shè)柵極247_1的下表面是相對平坦的。此外，柵極147_n的最低部分處于比虛設(shè)柵極247_1 的最低部分低的高度。圖2B示出此差異，示出柵極147_5和虛設(shè)柵極247_1的透視圖（為 了示出的目的沒有示出鰭及其它結(jié)構(gòu)）。
[0103] 圖8是根據(jù)本發(fā)明第二實施例的半導體器件的截面圖。為了方便說明，將省略與 參照圖1至圖7描述的共有特征。
[0104] 參照圖8,在根據(jù)本發(fā)明第二實施例的半導體器件2中，第二部分112可以具有四 邊形形狀（諸如矩形或梯形形狀）而不是字母T形狀的截面。
[0105] 第二部分112的上表面可以處于與鰭Fl和F2的上表面相同的高度并結(jié)合以形成 基本上平坦的表面SUR1。在鰭（例如，F(xiàn)l)上形成的柵極（例如，147_1)的高度Ll和在第 二部分112上形成的虛設(shè)柵極247_1的高度L2可以在圖8的截面中彼此相等。如隨后將 描述的，為了使第二部分112的上表面（例如，第二絕緣膜112_2的上表面）與鰭Fl和F2 的上表面平齊，可以使用以下步驟：形成單獨的掩模/形成溝槽（見圖18和圖19)、填充溝 槽（見圖20和圖21)以及場凹陷工藝（見圖24和圖25)。根據(jù)場凹陷工藝進行的程度， 第二部分112可以具有字母T形狀或四邊形形狀（見圖24至圖26)。例如，如果場凹陷工 藝進行得足夠長，則第二部分112可以形成為四邊形（例如，矩形或梯形）形狀。其它方法 可以用于獲得第二部分112的四邊形形狀。例如，在形成鰭之后，場絕緣膜可以沉積在溝槽 501和502中，接著是平坦化步驟以暴露鰭的上表面。然后第二部分112可以通過在其上放 置圖案化的硬掩模而被保護，溝槽501中的場絕緣膜110的回蝕刻可以被進行以獲得場絕 緣膜110的第一部分111。
[0106] 圖9是根據(jù)本發(fā)明第三實施例的半導體器件的截面圖。為了方便說明，將省略與 參照圖1至圖8所描述的共有特征。
[0107] 參照圖9,在根據(jù)本發(fā)明第三實施例的半導體器件3中，第一區(qū)域I和第二區(qū)域II 被限定在基板101中。第一鰭Fl和第二鰭F2 (其端對端地對準并且彼此平行）以及形成在 第一鰭Fl和第二鰭F2之間的T形場絕緣膜112形成在第一區(qū)域I中。第三鰭F3和第四 鰭F4(其端對端地對準并且彼此平行）以及四邊形（例如，矩形或梯形）的場絕緣膜112a形成在第二區(qū)域II中。
[0108] T形場絕緣膜112的上表面可以具有與第一鰭Fl的上表面相同的高度并形成平 坦的表面SURl的部分。四邊形形狀的場絕緣膜112a的上表面可以具有與第三鰭F3的上 表面相同的高度并形成平坦的表面SURl的部分。此外，T形場絕緣膜112的上表面和四邊 形形狀的場絕緣膜112a的上表面可以具有相同的高度并形成表面SURl的部分。在場絕緣 膜112上形成的虛設(shè)柵極247_1的高度和在場絕緣膜112a上形成的虛設(shè)柵極947_1的高 度可以在圖9的截面中彼此相等。
[0109] 這里，T形場絕緣膜112和四邊形形狀的場絕緣膜112a可以位于相同的邏輯區(qū)中 (也就是說，第一區(qū)域I和第二區(qū)域II可以是相同的邏輯區(qū)）。備選地，T形場絕緣膜112 和四邊形形狀的場絕緣膜112a可以位于存儲單元區(qū)域諸如SRAM區(qū)域中。具有不同形狀的 場絕緣膜112和112a可以同時形成。場絕緣膜112和112a可以在相同的區(qū)域中同時形成， 因為T形場絕緣膜112和四邊形形狀的場絕緣膜112a可以通過在形成單獨的掩模/形成 溝槽（見圖18和圖19)、填充該溝槽（見圖20和圖21)和場凹陷工藝（見圖24和圖25) 的步驟中的工藝變化來形成。
[0110] 備選地，場絕緣膜112和場絕緣膜112a中的其中一個可以位于邏輯區(qū)域中并且場 絕緣膜112和場絕緣膜112a中的另一個可以位于存儲區(qū)域諸如SRAM區(qū)域中。
[0111] 附圖標記902表示其中形成場絕緣膜112a的溝槽，附圖標記961和962表示升高 的源極/漏極，附圖標記847_1表示柵極，附圖標記845和851分別表示形成在柵極847_1 的側(cè)壁上的柵極絕緣膜和間隔物，附圖標記945和951分別表示形成在虛設(shè)柵極947_1的 側(cè)壁上的柵極絕緣膜和間隔物。
[0112] 圖10和圖11示出根據(jù)本發(fā)明第四實施例的半導體器件。為了方便說明，將省略 與參照圖1至圖8所描述的共有特征。
[0113] 參照圖10,第一區(qū)域I和第三區(qū)域III被限定在基板101中。多個鰭Fl和F2可 以形成在第一區(qū)域I中，第三區(qū)域III可以是平坦的有源區(qū)。平坦的有源區(qū)ACT可以比限 制多個鰭Fl和F2的區(qū)域更寬。
[0114] 鰭型晶體管形成在第一區(qū)域I中。鰭型晶體管可以包括第一鰭F1、形成在第一鰭 Fl上的柵極147_1、以及設(shè)置在第一鰭Fl中且在柵極147_1的相反兩側(cè)的源極/漏極162。 此外，鰭型晶體管可以包括設(shè)置在彼此相鄰的第一鰭Fl和第二鰭F2之間的T形第二部分 112以及形成在第二部分112上的虛設(shè)柵極247_1。
[0115] 平面晶體管可以形成在第三區(qū)域III中。平面晶體管可以包括有源區(qū)ACT、形成在 有源區(qū)ACT上的柵極347_1和1047_1以及設(shè)置在有源區(qū)ACT中且在柵極347_1和1047_1 的相反兩側(cè)的源極/漏極1062。有源區(qū)ACT可以限定在基板101中并包括基板101的平坦 表面。
[0116] 這里，第一鰭Fl的上表面可以具有與有源區(qū)ACT的上表面相同的高度。第一鰭Fl 的上表面和有源區(qū)ACT的上表面可以都是基板101的表面的部分。因此，柵極147_1的高 度Ll和柵極347_1或1047_1的高度L3可以彼此相等。
[0117] 此外，T形第二部分112的上表面可以具有與第一鰭Fl的上表面相同的高度并形 成表面SURl的組成部分。因此，在T形第二部分112上形成的虛設(shè)柵極247_1的高度L2 和柵極147_1的高度LI可以彼此相等。因此，柵極147_1、247_1、347_1和1047_1的全部 的高度可以彼此相等。
[0118] 附圖標記1045和1051分別表示形成在柵極1047_1的側(cè)壁上的柵極絕緣膜和間 隔物，附圖標記345和351分別表示形成在柵極347_1的側(cè)壁上的柵極絕緣膜和間隔物。
[0119] 圖12是根據(jù)本發(fā)明第五實施例的半導體器件的截面圖。為了方便說明，將省略與 參照圖1至圖8所描述的共有特征。
[0120] 參照圖12,在根據(jù)本發(fā)明第五實施例的半導體器件5中，第一區(qū)域I和第四區(qū)域 IV被限定在基板101中。在第一區(qū)域I中，其上形成有單個虛設(shè)柵極247_1的場絕緣膜112 設(shè)置在第一鰭Fl和第二鰭F2之間。在第四區(qū)域IV中，其上設(shè)置有兩個虛設(shè)柵極447_1和 547_1的場絕緣膜112b設(shè)置在第五鰭F5和第六鰭F6之間。第四區(qū)域中的器件可以在其它 方面與之前描述的半導體器件1和2中的一個相同。
[0121] 具體地，根據(jù)第一和第二實施例的半導體器件1和2中的其中之一可以形成在第 一區(qū)域I中。例如，如所示的，在第一區(qū)域I中，可以形成第一鰭Fl和第二鰭F2 (其端對端 地對準并且彼此平行）以及形成在第一鰭Fl和第二鰭F2之間的T形場絕緣膜112。
[0122] 在第四區(qū)域IV中，場絕緣膜112b形成在第五鰭F5和第六鰭F6之間，虛設(shè)柵極 447_1形成在第六鰭F6和場絕緣膜112b上，虛設(shè)柵極547_1形成在第五鰭F5和場絕緣膜 112b上。虛設(shè)柵極447_1可以形成在第六鰭F6和場絕緣膜112b的邊界上方。虛設(shè)柵極 547_1可以形成在第五鰭F5和場絕緣膜112b的邊界上方。升高的源極/漏極562可以設(shè) 置在虛設(shè)柵極447_1或547_1和與其相鄰的柵極147_1之間。
[0123] 這里，場絕緣膜112b的上表面可以具有與T形場絕緣膜112的上表面相同的高 度，兩者可以形成平坦表面SURl的部分。場絕緣膜112的上表面可以具有與第一鰭Fl的 上表面相同的高度，兩者可以形成平坦表面SURl的部分。場絕緣膜112b的上表面可以具 有與第五鰭F5的上表面相同的高度，兩者可以形成平坦表面SURl的部分。在場絕緣膜112 和112b上形成的虛設(shè)柵極247_1、447_1和547_1的高度和柵極147_1的高度可以在圖12 的截面中彼此相等。
[0124] 附圖標記445和545分別表示形成在虛設(shè)柵極447_1和547_1的側(cè)壁上的柵極絕 緣膜。
[0125] 圖13是根據(jù)本發(fā)明第六實施例的半導體器件的截面圖。為了方便說明，將省略與 參照圖1至圖8描述的共有特征。
[0126] 參照圖13,在根據(jù)本發(fā)明第六實施例的半導體器件6中，根據(jù)上述實施例的半導 體器件1和2中的其中之一可以形成在第一區(qū)域I中。在第五區(qū)域V中，場絕緣膜112c可 以設(shè)置在第七鰭F7和第八鰭F8之間。場絕緣膜112c的上表面可以比鄰近場絕緣膜112c 的第七鰭F7的上表面高。因此，在場絕緣膜112c上形成的虛設(shè)柵極647_1的高度可以小 于在第七鰭F7上形成的柵極147_1的高度，并可以小于在場絕緣膜的第二部分112上的虛 設(shè)柵極247_1的高度。在第五區(qū)域V中描述的器件可以在其它方面與之前描述的半導體器 件1和2中的其中之一相同。附圖標記645表示形成在虛設(shè)柵極647_1的側(cè)壁上的柵極絕 緣膜。
[0127] 圖14是根據(jù)本發(fā)明第七實施例的半導體器件的截面圖。為了方便說明，將省略與 參照圖1至圖8描述的共有特征。
[0128] 參照圖14,在根據(jù)本發(fā)明第七實施例的半導體器件7中，根據(jù)上述實施例的半導 體器件1和2中的其中之一可以形成在第一區(qū)域I中。在第六區(qū)域VI中，場絕緣膜112d可 以設(shè)置在第九鰭F9和第十鰭FlO之間。場絕緣膜112d的上表面可以低于與場絕緣膜112d 相鄰的第九鰭F9的上表面。因此，形成在場絕緣膜112d上的虛設(shè)柵極747_1的高度可以 大于形成在第九鰭F9上的柵極147_1的高度并大于虛設(shè)柵極247_1的高度。在第六區(qū)域 VI中形成的器件可以在其它方面與之前描述的半導體器件1和2中的其中之一相同。附圖 標記745表示形成在虛設(shè)柵極747_1的側(cè)壁上的柵極絕緣膜。
[0129] 圖15是根據(jù)本發(fā)明一些實施例的電子系統(tǒng)的框圖。
[0130] 圖15所示的電子系統(tǒng)是可包括圖1至圖14所示的半導體器件的示范性系統(tǒng)。
[0131] 參照圖15,電子系統(tǒng)1100可以包括控制器1110、輸入/輸出器件（I/O) 1120、存儲 器1130、接口 1140和總線1150?？刂破?1KKI/0 1120、存儲器1130和/或接口 1140可 以通過總線1150連接到彼此?？偩€1150對應(yīng)于數(shù)據(jù)通過其傳送的路徑。
[0132] 控制器1110可以包括微處理器、數(shù)字信號處理器、微型控制器、能夠與這些元件 類似地起作用的邏輯元件中的至少一個。I/O1120可以包括鍵區(qū)、鍵盤、顯示裝置等。存儲 器1130可以存儲數(shù)據(jù)和/或指令。接口 1140可以執(zhí)行傳輸數(shù)據(jù)到通信網(wǎng)絡(luò)或從通信網(wǎng)絡(luò) 接收數(shù)據(jù)的功能。接口 1140可以是有線或無線的。例如，接口 1140可以包括天線或有線 /無線收發(fā)器等。盡管沒有示出，但是電子系統(tǒng)1100還可以包括高速DRAM和/或SRAM作 為運行存儲器以改善控制器1110的操作。根據(jù)本發(fā)明一些實施例的鰭電場效應(yīng)晶體管可 以被提供在存儲器1130中，或可以提供在控制器1110或I/O1120的一些部件中。
[0133] 電子系統(tǒng)1100可以應(yīng)用于個人數(shù)字助理（PDA)、便攜式計算機、上網(wǎng)本、無線電 話、移動式電話、數(shù)字音樂播放器、存儲卡或能夠在無線環(huán)境中傳輸和/或接收信息的任何 類型的電子設(shè)備。
[0134] 在下文，將參照圖16至圖25和圖1至圖6描述根據(jù)本發(fā)明第一實施例的半導體 器件的制造方法。圖16至圖25示出根據(jù)本發(fā)明第一實施例以及包括第一實施例的第一器 件1的那些實施例和/或其變型的半導體器件的制造方法的中間工藝步驟。圖16、圖18、 圖20、圖22和圖24是沿圖17、圖19、圖21、圖23和圖25的線B-B截取的截面圖。
[0135] 首先，參照圖16和圖17,彼此相鄰的第一鰭Fl和第二鰭F2縱向地形成在基板101 中。具體地，第一鰭Fl和第二鰭F2沿相同的軸端對端地對準。接下來，絕緣膜3120形成 在第一鰭Fl和第二鰭F2之間。絕緣膜3120還形成在第一鰭Fl和F2的側(cè)面上（諸如以 上關(guān)于第一實施例描述的長側(cè)面Ml和M2)。絕緣膜3120可以形成在由鰭Fl和F2以及相 鄰的鰭的側(cè)面（例如，同樣見圖1B)限定的溝槽中，諸如關(guān)于第一實施例描述的溝槽501和 502。這里，絕緣膜3120可以是氧化物膜、氮化物膜、氮氧化物膜或其組合。
[0136] 參照圖18和圖19,包括開口 991的掩模圖案990形成在第一鰭F1、第二鰭F2和 絕緣膜3120上。開口 991可以在限定于鰭Fl和F2的端部側(cè)壁之間的溝槽（例如，圖4中 的溝槽502a)上方延伸。開口 991可以具有在鰭Fl和F2的端部（例如，側(cè)壁端部）上方 延伸的寬度。掩模圖案990可以包括線性開口并在多個鰭上方延伸。例如，掩模圖案可以 包括與圖IB所示的第二部分112相應(yīng)的線性開口，其中第二部分112在相鄰的鰭的端部之 間形成的溝槽上方延伸。掩模圖案可以具有在鰭F1_1/F2_1、F1_2/F2_2和F3_l/F3_2的端 部分（例如，端部的側(cè)壁）上方延伸的寬度。掩模圖案990可以通過沉積掩模層并用圖案 化的光致抗蝕劑層選擇性地蝕刻該掩模層而形成。這里，掩模圖案990的高度可以考慮到 平坦化的步驟（見圖20和圖21)和場凹陷工藝（見圖24和圖25)來確定。掩模圖案990 可以包括相對于絕緣膜3120具有蝕刻選擇性的材料。當絕緣膜3120是氧化物膜時，掩模 圖案990可以是氮化物膜。開口 991可以是線性的。
[0137] 接下來，溝槽993通過使用掩模圖案990除去第一鰭Fl的一部分、第二鰭F2的一 部分和絕緣膜3120的一部分而形成，并由此形成絕緣膜3120a。例如，溝槽993可以通過干 蝕刻形成。備選地，此步驟可以被省略，導致絕緣膜3121(如下所述隨后形成的）的下表面 形成在鰭Fl和F2的上表面的高度處。
[0138] 參照圖20和圖21，形成填充溝槽993和開口 991的絕緣膜3121。
[0139] 具體地，絕緣膜3121形成在（例如，沉積在）掩模圖案990上以充分地填充溝槽 993和開口 991。接下來，絕緣膜3121的上表面和掩模圖案990的上表面被平坦化。絕緣 膜3121可以是與絕緣膜3120相同的材料，但是本發(fā)明的方面不限于此。
[0140] 參照圖22和圖23,除去掩模圖案990。例如，可以通過濕蝕刻除去掩模圖案990。
[0141] 參照圖24和圖25,執(zhí)行場凹陷工藝。至少部分絕緣膜3120a和3121、部分第一鰭 Fl和部分第二鰭F2可以被同時除去。具體地，絕緣膜3120a的不在絕緣膜3121之下的部 分，諸如在溝槽501中與長側(cè)面Ml和M2相鄰的部分，可以被部分地蝕刻。結(jié)果，與鰭Fl和 F2的長側(cè)面Ml和M2相鄰的絕緣膜3120a的高度降低，如El指示，形成場絕緣膜110的第 一部分111。此外，絕緣膜3121的高度降低，如E2指示，場絕緣膜110的第二部分112形 成。
[0142] 這里，第二部分112可以是T形的。第二部分112可以包括第一絕緣膜112_1和 連接到第一絕緣膜112_1的第二絕緣膜112_2,第一絕緣膜112_1具有比第二絕緣膜112_2 的寬度小的寬度（關(guān)于圖25所示的截面）。備選地，所有的絕緣膜3121可以被除去，因此 第二部分112的第二絕緣膜112_2可以不形成為最終器件的部分。備選的工藝可以用于制 造圖8的第二器件2和包括此器件的實施例或其變型（諸如器件6和7,更具體地，分別在 圖13和圖14中的區(qū)域V和VI中的部分）。此備選還可以在如關(guān)于圖18和圖19所述的絕 緣膜3120和鰭Fl和F2的蝕刻被省略時實現(xiàn)。此外，在絕緣膜3120和鰭Fl和F2的蝕刻 (如關(guān)于圖18和圖19描述的）被省略并且僅部分絕緣膜3121被除去時，可以產(chǎn)生T形第 二部分112,具有高于鰭Fl和F2并形成在鰭Fl和F2上的第二部分112_2。在這樣的備選 中，去除掩模圖案990可以包括平坦化步驟，接著是選擇性蝕刻掩模圖案990的保留在部分 鰭Fl和F2上的保留部分。
[0143] 再次參照圖1A、圖1B、圖2A、圖2B、圖3、圖4A、圖5A、圖5B、圖5C和圖6,虛設(shè)柵極 247_1形成在場絕緣膜110的第二部分112上，多個柵極147_1、147_2、147_5和147_6形成 在相應(yīng)的鰭Fl和F2上從而交叉相應(yīng)的鰭Fl和F2。
[0144] 圖26示出根據(jù)本發(fā)明另一實施例的半導體器件的制造方法的中間工藝步驟。圖 26和圖27所示出的制造方法可以用于制造關(guān)于圖8討論的第二實施例以及包括圖8所示 的第二器件2的那些實施例和/或其變型。
[0145] 與根據(jù)第一實施例的半導體器件的制造方法一樣，根據(jù)第二實施例的半導體器件 的制造方法包括圖16至圖23所示的中間工藝步驟（或其所述的備選）。
[0146] 參照圖26,執(zhí)行場凹陷工藝。也就是，至少部分絕緣膜3120a和3121、部分第一鰭 Fl和部分第二鰭F2可以被同時除去。結(jié)果，絕緣膜3121的高度降低，如E3指示，場絕緣膜 110的第二部分112形成。這里，第二部分112可以具有四邊形（例如，矩形或梯形）形狀 的截面。
[0147] 以上的原因是場凹陷工藝比圖25所示更多地進行，使得第二部分112的第二絕緣 膜（圖25的112_2)未形成在最終產(chǎn)品中。
[0148] 圖27示出根據(jù)本發(fā)明第二實施例的半導體器件的制造方法的中間工藝步驟。以 下的描述將集中在本實施例和圖16至圖25所示的上述實施例之間的差異上。在本實施例 中，圖19所示的掩模圖案990被改變。
[0149] 參照圖27,掩模圖案990包括暴露第一區(qū)域I中的部分第一鰭F1、部分第二鰭F2 以及絕緣膜3120a的開口 991以及暴露第三區(qū)域III中的寬有源區(qū)ACT的開口 992。有源 區(qū)ACT可以是平坦的有源區(qū)。當使用掩模圖案990蝕刻第一區(qū)域I中的溝槽993時，第三 區(qū)域III中的有源區(qū)ACT的表面995也被蝕刻和減低。開口 992充分大于開口 991。因此， 在執(zhí)行使用掩模圖案990的蝕刻工藝之后，溝槽993可以形成為具有比有源區(qū)ACT的表面 995的高度深的底部。
[0150] 接下來，形成填充開口 991和992以及溝槽993的絕緣膜。
[0151] 然后，掩模圖案990如關(guān)于圖22和圖23所述地被除去。
[0152] 接下來，如關(guān)于圖24和圖25所述地執(zhí)行場凹陷工藝。
[0153] 雖然已經(jīng)參照本發(fā)明的示范性實施例特別地示出和描述了本發(fā)明，但是本領(lǐng)域普 通技術(shù)人員將理解，可以在其中進行形式和細節(jié)上的許多變化而不背離由權(quán)利要求書限定 的本發(fā)明的精神和范圍。因此，期望的是，本發(fā)明的實施例應(yīng)被認為在所有的方面是說明性 的，而不是限制性的，參照權(quán)利要求而不是以上描述來指示本發(fā)明的范圍。
[0154] 本申請要求于2013年8月7日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請 No. 10-2013-0093690的優(yōu)先權(quán)以及由其帶來的所有權(quán)益，其內(nèi)容通過引用整體結(jié)合于此。
【權(quán)利要求】
1. 一種半導體器件，包括： 半導體基板，具有第一半導體錯和第二半導體錯，所述第一和第二半導體錯相對于自 上而下的視圖在第一方向上延伸，沿著相同的線延伸且在所述第一和第二半導體錯的面對 的端部之間限定第一凹陷； 第一絕緣體圖案，形成在所述第一凹陷中并具有至少與所述第一半導體錯的上表面一 樣局的上表面； 第一柵電極，沿著所述第一半導體錯的第一側(cè)壁、所述第一半導體錯的上表面和所述 第一半導體錯的第二側(cè)壁延伸； 第二柵電極，沿著所述第二半導體錯的第一側(cè)壁、所述第二半導體錯的上表面和所述 第二半導體錯的第二側(cè)壁延伸；W及 第一虛設(shè)柵電極，在所述第一凹陷處形成在所述第一絕緣體圖案的上表面上。
2. 如權(quán)利要求1所述的半導體器件， 其中相對于所述自上而下的視圖，所述第一柵電極、所述第二柵電極和所述第一虛設(shè) 柵電極在垂直于所述第一方向的第二方向上延伸， 其中，相對于在所述第一凹陷處在垂直于所述第二方向的方向上截取的所述第一絕緣 體圖案的第一截面，所述第一絕緣體圖案包括具有基本上線性的側(cè)壁的第一部分和在所述 第一部分上且與所述第一部分連接的第二部分，所述第二部分具有不與所述第一部分的側(cè) 壁線性對準的側(cè)壁，所述第二部分在所述第一方向上的最大寬度大于所述第一部分在所述 第一方向上的最大寬度。
3. 如權(quán)利要求2所述的半導體器件，其中，相對于所述第一截面，所述第二部分的側(cè)壁 基本上彼此平行。
4. 如權(quán)利要求2所述的半導體器件，其中，相對于所述第一截面，所述第二部分的側(cè)壁 包括關(guān)于水平線具有第一角度的第一部分側(cè)壁和關(guān)于水平線具有第二角度的第二部分側(cè) 壁， 其中所述第一部分側(cè)壁在所述第二部分側(cè)壁下面，W及 其中所述第一角度小于所述第二角度。
5. 如權(quán)利要求4所述的半導體器件，其中所述第一部分側(cè)壁是基本上水平的。
6. 如權(quán)利要求4所述的半導體器件，其中所述第二部分側(cè)壁是基本上垂直的。
7. 如權(quán)利要求1所述的半導體器件，還包括： 第H半導體錯，平行于所述第一半導體錯且與所述第一半導體錯相鄰， 其中所述第一柵電極沿著所述第H半導體錯的第一側(cè)壁、在所述第H半導體錯的上表 面上方、沿著所述第H半導體錯的第二側(cè)壁、W及在所述第一半導體錯和所述第H半導體 錯之間的間隙中延伸。
8. 如權(quán)利要求7所述的半導體器件，還包括： 第四半導體錯，平行于所述第二半導體錯并且鄰近所述第二半導體錯， 其中所述第二柵電極沿著所述第四半導體錯的第一側(cè)壁、在所述第四半導體錯的上表 面上方、沿著所述第四半導體錯的第二側(cè)壁、W及在所述第二半導體錯和所述第四半導體 錯之間的間隙中延伸，W及 其中所述第一虛設(shè)柵電極在所述第一凹陷至第二凹陷之間延伸，其中所述第二凹陷在 所述第H和第四半導體錯的面對的端部之間。
9. 如權(quán)利要求8所述的半導體器件，其中，至少對于所述第一虛設(shè)柵電極在所述第一 凹陷至所述第二凹陷之間延伸的部分，所述第一虛設(shè)柵電極的底表面至少與所述第一半導 體錯的上表面一樣高。
10. 如權(quán)利要求2所述的半導體器件，其中，相對于所述第一絕緣體圖案的所述第一截 面，所述第一絕緣體圖案體具有T形。
11. 如權(quán)利要求1所述的半導體器件，還包括源極/漏極，該源極/漏極用所述第一半 導體錯形成并在所述第一絕緣體圖案的所述第二部分的上表面上方延伸。
12. 如權(quán)利要求11所述的半導體器件，其中所述源極/漏極沿著所述第一絕緣體圖案 的所述第二部分的下表面和側(cè)表面延伸。
13. 如權(quán)利要求2所述的半導體器件， 其中所述第一虛設(shè)柵電極包括金屬， 其中相對于所述第一截面，所述第一虛設(shè)柵電極的全部金屬位于所述第二絕緣體圖案 的正上方。
14. 如權(quán)利要求1所述的半導體器件，還包括： 第H半導體錯和第四半導體錯，所述第H和第四半導體錯相對于自上而下的視圖在所 述第一方向上延伸，沿著相同的線延伸并且限定在所述第H和第四半導體錯的面對的端部 之間的第二凹陷；W及 第二絕緣體圖案，形成在所述第二凹陷中并具有至少與所述第H半導體錯的上表面一 樣高的上表面。
15. 如權(quán)利要求14所述的半導體器件， 其中，相對于在所述第二凹陷處在垂直于所述第二方向的方向上截取的所述第二絕緣 體圖案的第二截面，所述第二絕緣體圖案包括從所述第二絕緣體圖案的上表面延伸并沿著 所述第二絕緣體圖案的高度的大部分延伸的基本上線性的側(cè)壁。
16. 如權(quán)利要求15所述的半導體器件，其中所述第二絕緣體圖案的所述線性的側(cè)壁是 基本上垂直的。
17. 如權(quán)利要求2所述的半導體器件，其中，相對于所述第一截面，所述第一虛設(shè)柵電 極是在所述第一絕緣體圖案上的唯一虛設(shè)柵電極。
18. -種制造半導體器件的方法，包括： 提供具有第一半導體錯和第二半導體錯的半導體基板，所述第一和第二半導體錯相對 于自上而下的視圖在第一方向上延伸，沿著相同的線延伸并且在所述第一和第二半導體錯 的面對的端部之間限定第一凹陷； 在所述第一和第二半導體錯的側(cè)壁周圍并且在所述第一凹陷中形成第一絕緣體圖 案； 在所述第一凹陷上方的位置處在所述第一絕緣體圖案上形成第二絕緣體圖案； 蝕刻所述第一絕緣體圖案和所述第二絕緣體圖案，使得所述第一和第二錯的上表面在 被蝕刻的第一絕緣體圖案的上表面上方延伸，并使得所述第一凹陷中剩余的絕緣體的上表 面在被蝕刻的第一絕緣體圖案的上表面上方； 形成在所述第一半導體錯上方延伸的第一柵電極、在所述第二半導體錯上方延伸的第 二柵電極、w及在所述第一凹陷中的剩余的絕緣體上方延伸的第一虛設(shè)柵極。
19. 如權(quán)利要求18所述的方法，其中在所述第一絕緣體圖案上形成第二絕緣體圖案包 括： 在所述第一和第二半導體錯W及所述第一絕緣體圖案上方形成硬掩模層； 在所述第一凹陷上方的所述硬掩模層中形成開口，該開口位于所述第一和第二半導體 錯的面對的端部上方； 在所述硬掩模層上方且在所述硬掩模層中的所述開口中沉積絕緣體層；W及 除去在所述硬掩模層上方的所述絕緣體層W形成所述第二絕緣體圖案。
20. 如權(quán)利要求19所述的方法，其中除去所述硬掩模層上方的所述絕緣體層的步驟包 括平坦化所述絕緣體層W暴露所述硬掩模層。
21. 如權(quán)利要求19所述的方法，還包括： 蝕刻所述第一和第二半導體錯的通過所述硬掩模層中的所述開口暴露的部分。
22. 如權(quán)利要求21所述的方法，其中所述硬掩模層中的所述開口暴露所述第一和第二 半導體錯的面對的端部。
23. 如權(quán)利要求19所述的方法，其中所述開口是線性成形的并延伸經(jīng)過多對相鄰的平 行錯。
24. 如權(quán)利要求23所述的方法，還包括： 在所述線性成形的開口中在所述第一絕緣體圖案上形成所述第二絕緣體圖案； 蝕刻所述第一絕緣體圖案和所述第二絕緣體圖案，使得剩余的絕緣體沿著與所述線性 成形的開口相應(yīng)的長度延伸；W及 在所述剩余的絕緣體上方形成所述第一虛設(shè)柵電極。
25. 如權(quán)利要求18所述的方法，其中，相對于所述剩余的絕緣體的沿著所述第一方向 截取的截面，所述剩余的絕緣體具有T形。
【文檔編號】H01L21/336GK104347717SQ201410372950
【公開日】2015年2月11日 申請日期:2014年7月31日 優(yōu)先權(quán)日:2013年8月7日
【發(fā)明者】權(quán)炳昊, 金哲, 金鎬永, 樸世廷, 金明哲, 姜甫京, 尹普彥, 崔在光, 崔時榮, 鄭錫勛, 成金重, 鄭熙暾, 崔容準, 韓智恩 申請人:三星電子株式會社