一種半導(dǎo)體器件及其制作方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制作方法，包括：提供一半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成一研磨停止層；刻蝕所述研磨停止層和部分厚度的半導(dǎo)體襯底，同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝槽；進(jìn)行外延生長工藝形成外延層，所述外延層覆蓋所述研磨停止層并填充所述標(biāo)記窗口和摻雜區(qū)溝槽；進(jìn)行化學(xué)機(jī)械研磨工藝，以暴露所述研磨停止層表面；以及去除所述研磨停止層，形成光刻標(biāo)記和摻雜區(qū)。本發(fā)明利用一次光刻刻蝕工藝同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝槽，與現(xiàn)有技術(shù)相比減少了一次光刻刻蝕工藝，有利于簡化工藝步驟，節(jié)省制造成本。
【專利說明】一種半導(dǎo)體器件及其制作方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于集成電路制造【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體器件及其制作方法。

【背景技術(shù)】
[0002] 超結(jié)金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Super-junction M0SFET，超結(jié)M0SFET)作 為一種新型的功率器件，由于其特殊的縱向PN柱交替結(jié)構(gòu)，具有更高的擊穿電壓和更低的 導(dǎo)通電阻。
[0003] 在超結(jié)N型M0SFET的制作工藝中，通常采用兩種方法形成P型摻雜區(qū)：一種是多 次光刻、P型注入和外延生長的方法，其特點(diǎn)是工藝簡單，但由于需要執(zhí)行多次光刻、注入和 外延工藝，成本很高；另一種則是采用溝槽工藝形成P型摻雜區(qū)，即，在N型硅片上進(jìn)行P型 摻雜區(qū)刻蝕以形成溝槽（Trench)，之后采用P型外延工藝填充溝槽，從而形成P型摻雜區(qū)， 其特點(diǎn)是成本很低，但工藝復(fù)雜，技術(shù)難度很大。
[0004] 通常，采用溝槽工藝形成P型摻雜區(qū)時(shí)，在溝槽刻蝕前制作零層光刻標(biāo)記窗口并 填充該零層光刻標(biāo)記窗口以形成零層光刻標(biāo)記（Zero-Mask)，隨后形成摻雜區(qū)溝槽并進(jìn)行 P型摻雜區(qū)的P型外延填槽。
[0005] 下面結(jié)合圖1A?1F對(duì)傳統(tǒng)的超結(jié)M0SFET的零層光刻標(biāo)記和摻雜區(qū)如P型摻雜 區(qū)的形成方法進(jìn)行詳細(xì)描述。
[0006] 如圖1A所示，在N型的半導(dǎo)體襯底10上淀積第一介質(zhì)層11。
[0007] 如圖1B所示，進(jìn)行標(biāo)記層的光刻刻蝕，選擇性去除第一介質(zhì)層11及其下方的部分 半導(dǎo)體襯底10,形成零層光刻標(biāo)記窗口 10a。
[0008] 如圖1C所示，在已經(jīng)形成零層光刻標(biāo)記窗口 10a的半導(dǎo)體襯底10上淀積第二介 質(zhì)層13,由于零層光刻標(biāo)記窗口 10a的存在以及淀積工藝的特點(diǎn)，零層光刻標(biāo)記窗口 10a上 的第二介質(zhì)層13具有一介質(zhì)層窗口 13a。
[0009] 如圖ID所示，進(jìn)行P型摻雜區(qū)的光刻刻蝕，選擇性去除P型摻雜區(qū)的第二介質(zhì)層 13、第一介質(zhì)層11和部分半導(dǎo)體襯底10,形成摻雜區(qū)溝槽10b。
[0010] 如圖1E所示，進(jìn)行P型摻雜區(qū)的P型外延填槽，外延層15覆蓋第二介質(zhì)層13并 填充摻雜區(qū)溝槽l〇b。
[0011] 如圖IF所示，進(jìn)行化學(xué)機(jī)械研磨（CMP)工藝，研磨去除半導(dǎo)體襯底10上的第一介 質(zhì)層11、第二介質(zhì)層13和外延層15,形成零層光刻標(biāo)記16a和P型摻雜區(qū)16b，后續(xù)光刻時(shí) 采用零層光刻標(biāo)記16a對(duì)位。
[0012] 由上可知，現(xiàn)有工藝中標(biāo)記層的光刻刻蝕只制作零層光刻標(biāo)記窗口 10a，即需要進(jìn) 行兩次光刻及刻蝕工藝以分別形成零層光刻標(biāo)記16a和P型摻雜區(qū)16b，步驟較多且制造成 本較高。


【發(fā)明內(nèi)容】

[0013] 本發(fā)明的目的是解決現(xiàn)有的零層光刻標(biāo)記與摻雜區(qū)的制作步驟較多且制造成本 較高的問題。
[0014] 為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的制作方法，包括：
[0015] 提供一半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成一研磨停止層；
[0016] 刻蝕所述研磨停止層和部分厚度的半導(dǎo)體襯底，同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝 槽；
[0017] 進(jìn)行外延生長工藝形成外延層，所述外延層覆蓋所述研磨停止層并填充所述標(biāo)記 窗口和摻雜區(qū)溝槽；
[0018] 進(jìn)行化學(xué)機(jī)械研磨工藝，以暴露所述研磨停止層表面；以及
[0019] 去除所述研磨停止層，形成光刻標(biāo)記和摻雜區(qū)。
[0020] 進(jìn)一步的，所述研磨停止層是氮化硅、氮氧化物或多晶硅中的一種或者多種。
[0021] 進(jìn)一步的，刻蝕所述研磨停止層和部分厚度的半導(dǎo)體襯底時(shí)采用干法刻蝕工藝， 刻蝕所述研磨停止層的過刻量大于100%。
[0022] 進(jìn)一步的，所述半導(dǎo)體器件是N型超結(jié)M0SFET，所述半導(dǎo)體襯底是N型半導(dǎo)體襯 底，所述外延生長工藝是P型外延生長工藝。
[0023] 更進(jìn)一步的，所述P型外延生長工藝采用SiH2CL2、SiHCL3、SiCL4作為硅源，采用 硼烷作為摻雜源。
[0024] 進(jìn)一步的，所述半導(dǎo)體器件是P型超結(jié)M0SFET，所述半導(dǎo)體襯底是P型半導(dǎo)體襯 底，所述外延生長工藝是N型外延生長工藝。
[0025] 進(jìn)一步的，采用緩沖氫氟酸溶液去除所述研磨停止層。
[0026] 進(jìn)一步的，所述光刻標(biāo)記和摻雜區(qū)的頂面與所述半導(dǎo)體襯底表面的高度差為 200Λ ?10000人。
[0027] 進(jìn)一步的，進(jìn)行化學(xué)機(jī)械研磨工藝之后、去除所述研磨停止層之前進(jìn)行低溫?zé)嵫?生長工藝，所述低溫?zé)嵫跎L工藝的溫度500?KKKTC。
[0028] 根據(jù)本發(fā)明的另一面，還提供一種半導(dǎo)體器件，采用如上所述的方法形成，所述半 導(dǎo)體器件包括半導(dǎo)體襯底以及形成于所述半導(dǎo)體襯底中的光刻標(biāo)記和摻雜區(qū)，所述光刻標(biāo) 記和摻雜區(qū)的頂面高于半導(dǎo)體襯底的表面。
[0029] 本發(fā)明利用一次光刻刻蝕工藝同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝槽，再進(jìn)行外延生長 工藝形成外延層，然后進(jìn)行化學(xué)機(jī)械研磨工藝暴露所述研磨停止層表面，并去除所述研磨 停止層，從而形成光刻標(biāo)記和摻雜區(qū)。與現(xiàn)有技術(shù)相比減少了一次光刻刻蝕工藝，有利于簡 化工藝步驟，節(jié)省制造成本。

【專利附圖】

【附圖說明】
[0030] 圖1A?1F是現(xiàn)有技術(shù)的半導(dǎo)體器件的制作方法中的器件剖面結(jié)構(gòu)示意圖；
[0031] 圖2是本發(fā)明一實(shí)施例的半導(dǎo)體器件的制作方法的流程示意圖；
[0032] 圖3A?3E本發(fā)明一實(shí)施例的半導(dǎo)體器件的制作方法中的器件剖面結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0033] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的【具體實(shí)施方式】做詳細(xì)的說明。
[0034] 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。
[0035] 請(qǐng)參見圖2,本發(fā)明提供的半導(dǎo)體器件的制作方法，包括如下步驟：
[0036] S11、提供一半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成一研磨停止層；
[0037] S12、刻蝕所述研磨停止層和部分厚度的半導(dǎo)體襯底，形成標(biāo)記窗口和摻雜區(qū)溝 槽；
[0038] S13、進(jìn)行外延生長工藝形成外延層，所述外延層覆蓋所述研磨停止層并填充所述 標(biāo)記窗口和摻雜區(qū)溝槽；
[0039] S14、進(jìn)行化學(xué)機(jī)械研磨工藝，直至暴露所述研磨停止層表面；
[0040] S15、去除所述研磨停止層，形成光刻標(biāo)記和摻雜區(qū)。
[0041] 本發(fā)明利用一次光刻刻蝕工藝同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝槽，再進(jìn)行外延生長 工藝形成外延層，再進(jìn)行化學(xué)機(jī)械研磨工藝，并去除所述研磨停止層，從而形成光刻標(biāo)記和 摻雜區(qū)。與現(xiàn)有技術(shù)相比，減少了 一次光刻及刻蝕工藝，簡化了工藝步驟，節(jié)省了制造成本。
[0042] 下面結(jié)合圖2和3A?3E對(duì)本發(fā)明實(shí)施例的半導(dǎo)體器件的制作方法進(jìn)行更詳細(xì)描 述。其中，圖2是本發(fā)明實(shí)施例的半導(dǎo)體器件的制作方法的流程示意圖，圖3A?3E本發(fā)明 實(shí)施例的半導(dǎo)體器件的制作方法中的器件結(jié)構(gòu)示意圖。
[0043] 如圖3A所示，首先，執(zhí)行步驟S11，提供半導(dǎo)體襯底30,并在所述半導(dǎo)體襯底30上 形成一研磨停止層31。
[0044] 其中，所述半導(dǎo)體襯底30可以是硅襯底、鍺硅襯底、III - V族元素化合物襯底或本 領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底。本實(shí)施例中采用的是硅襯底。本實(shí)施例中采用 的半導(dǎo)體襯底是形成功率器件常用的N型〈100>晶向的硅襯底。所述研磨停止層31材料 可以是氮化硅、氮氧化物或多晶硅中的一種或者多種。本實(shí)施例中，所述研磨停止層31材 料為高溫生長的二氧化硅，厚度為100人?50000A。經(jīng)研究發(fā)現(xiàn)，生長溫度越高，生長的二 氧化硅質(zhì)量越高，化學(xué)機(jī)械研磨過程中阻值層作用越佳；此外，二氧化硅厚度越厚，化學(xué)機(jī) 械研磨過程中阻值層作用越佳。
[0045] 如圖3B所示，接著，執(zhí)行步驟S12,刻蝕所述研磨停止層31和半導(dǎo)體襯底30形成 標(biāo)記窗口 30a和摻雜區(qū)溝槽30b。
[0046] 具體地說，首先通過涂膠、曝光及顯影工藝在研磨停止層31上形成圖形化的光阻 層，然后以所述圖形化的光阻層為掩膜刻蝕研磨停止層31，隨后刻蝕部分厚度的半導(dǎo)體襯 底30,接著去除圖形化的光阻層，形成標(biāo)記窗口 30a和摻雜區(qū)溝槽30b。其中，刻蝕研磨停 止層31和和半導(dǎo)體襯底30時(shí)采用干法刻蝕工藝，優(yōu)選方案中，刻蝕研磨停止層31時(shí)，干法 刻蝕工藝保證標(biāo)記窗口 30a和摻雜區(qū)溝槽30b位置上的研磨停止層31去除干凈，如果不刻 蝕盡，后續(xù)刻蝕半導(dǎo)體襯底時(shí)易出現(xiàn)針刺異常。刻蝕研磨停止層31時(shí)較佳的過刻量大于 100%。
[0047] 在本實(shí)施例中，標(biāo)記窗口 30a和摻雜區(qū)溝槽30b形狀相同，標(biāo)記窗口 30a和摻雜區(qū) 溝槽30b的寬度W均為0· 1?50 μ m，深度Η均為0· 1?100 μ m，溝槽傾斜度Θ均為80? 90度。
[0048] 如圖3C所示，接著，執(zhí)行步驟S13,進(jìn)行外延生長工藝形成外延層32,所述外延層 32覆蓋所述研磨停止層31并填充所述標(biāo)記窗口 30a和摻雜區(qū)溝槽30b。
[0049] 所述P型外延生長是從溝槽底部開始呈V字型向溝槽頂部逐漸生長，最終使溝槽 填滿，溝槽頂部閉合，當(dāng)溝槽內(nèi)填充后，以研磨停止層為分界線，外延成橫向生長。
[0050] 可知，若形成N型超結(jié)M0SFET，采用N型半導(dǎo)體襯底，進(jìn)行P型外延生長形成P型 摻雜區(qū)，P型摻雜區(qū)作為NM0SFET的源（source)端；反之，若形成P型超結(jié)M0SFET，則采用 的是P型半導(dǎo)體襯底，進(jìn)行N型外延生長形成N型摻雜區(qū)，N型摻雜區(qū)作為NM0SFET的源 (source)端。本實(shí)施例中，形成N型超結(jié)M0SFET，P型外延生長工藝采用SiH2CL2、SiHCL3、 SiCL4等硅源，采用硼烷等摻雜源，采用硼烷摻雜可以使摻雜更均勻。進(jìn)一步的，P型外延生 長工藝中添加摻氯化氫，添加摻氯化氫的主要目的是使外延淀積速率降低。所述P型外延 生長工藝的溫度優(yōu)選在600?1000度之間。
[0051] 如圖3D所示，接著，執(zhí)行步驟S14,進(jìn)行化學(xué)機(jī)械研磨工藝，直至暴露所述研磨停 止層31表面時(shí)停止。具體的，所述化學(xué)機(jī)械研磨工藝中，研磨停止層31作為阻止層。根據(jù) CMP原理，采用Si02為主的研磨液，通過調(diào)節(jié)堿性濃度等加工條件，可以使研磨時(shí)只研磨硅 和多晶娃物質(zhì)，研磨停止層31 (本實(shí)施例是二氧化娃）不能研磨，當(dāng)研磨到研磨停止層31 時(shí)，由于二氧化硅的阻值作用，無法繼續(xù)研磨下去，形成平坦化表面。
[0052] 如圖3E所示，最后，執(zhí)行步驟S15,去除所述研磨停止層31，形成光刻標(biāo)記32a和 摻雜區(qū)32b。所述光刻標(biāo)記32a作為零層光刻標(biāo)記，后續(xù)半導(dǎo)體器件制作過程中的光刻均采 用零層光刻標(biāo)記。
[0053] 優(yōu)選方案中，采用濕法刻蝕的方式去除所述研磨停止層31，本實(shí)施例中采用緩沖 氫氟酸（Β0Ε)溶液去除所述研磨停止層31，如果腐蝕液中氫氟酸（HF)濃度大于20%，易出 現(xiàn)殘留異常。
[0054] 如圖3E所示，光刻標(biāo)記32a和摻雜區(qū)32b的頂面高于所述半導(dǎo)體襯底30的表面， 即均為凸起結(jié)構(gòu)，所述光刻標(biāo)記和摻雜區(qū)的頂面與所述半導(dǎo)體襯底表面存在高度差。
[0055] 可知，如果研磨停止層31厚度較厚，光刻標(biāo)記32a和摻雜區(qū)32相對(duì)于半導(dǎo)體襯底 30的凸起高度即臺(tái)階高度h會(huì)越高。
[0056] 本申請(qǐng)發(fā)明人反復(fù)實(shí)驗(yàn)發(fā)現(xiàn)，臺(tái)階高度h太低和太高都將導(dǎo)致光刻信號(hào)不佳，并 且，臺(tái)階高度h越高則硅片平整度越差，在臺(tái)階差大的位置容易出現(xiàn)電壓擊穿。優(yōu)選實(shí)施例 中，臺(tái)階高度h在200?丨0000A之間，既能保證較佳的光刻效果，又能保持相對(duì)理想的平整 度。
[0057] 在本發(fā)明一實(shí)施例中，如果臺(tái)階高度h超出預(yù)定值，可以在進(jìn)行化學(xué)機(jī)械研磨工 藝之后、去除所述研磨停止層31之前進(jìn)行低溫?zé)嵫跎L，利用選擇性氧化的特點(diǎn)，使臺(tái)階 差變小即減小臺(tái)階高度h，所述低溫?zé)嵫跎L的溫度優(yōu)選是小于1000°C。
[0058] 在本發(fā)明另一實(shí)施例中，為了減少臺(tái)階差帶來的平整度問題，可以在后續(xù)的氧化 層生長中采用高溫?cái)y帶氫氣（H2)進(jìn)行氧化的方法，可以使臺(tái)階拐角處變得緩和，有效減少 局部電壓擊穿的風(fēng)險(xiǎn)。
[0059] 需要說明的是，所述光刻標(biāo)記32a可以與摻雜區(qū)32b -樣均形成于器件區(qū)，所述光 刻標(biāo)記32a也可以形成于劃片道上。
[0060] 以上以形成N型超結(jié)M0SFET的P型摻雜區(qū)（P型硅結(jié)構(gòu)或稱P區(qū)）以及零層光刻標(biāo) 記為例進(jìn)行了詳細(xì)說明，然而應(yīng)當(dāng)認(rèn)識(shí)到，本發(fā)明的方法還可以運(yùn)用于其他具有溝槽工藝 以及需形成光刻標(biāo)記（對(duì)位標(biāo)記）的半導(dǎo)體器件制作過程中，例如應(yīng)用于其他功率MOSFET、 大功率晶體管、IGBT和MEMS等產(chǎn)品中。
[0061] 本發(fā)明雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的 保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種半導(dǎo)體器件的制作方法，包括： 提供一半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上形成一研磨停止層； 刻蝕所述研磨停止層和部分厚度的半導(dǎo)體襯底，同時(shí)形成標(biāo)記窗口和摻雜區(qū)溝槽； 進(jìn)行外延生長工藝形成外延層，所述外延層覆蓋所述研磨停止層并填充所述標(biāo)記窗口 和摻雜區(qū)溝槽； 進(jìn)行化學(xué)機(jī)械研磨工藝，以暴露所述研磨停止層表面；以及 去除所述研磨停止層，形成光刻標(biāo)記和摻雜區(qū)。
2. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述研磨停止層是氮化 硅、氮氧化物或多晶硅中的一種或者多種。
3. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，刻蝕所述研磨停止層和 部分厚度的半導(dǎo)體襯底時(shí)采用干法刻蝕工藝。
4. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述半導(dǎo)體器件是N型超 結(jié)MOSFET，所述半導(dǎo)體襯底是N型半導(dǎo)體襯底，所述外延生長工藝是P型外延生長工藝。
5. 如權(quán)利要求4所述的半導(dǎo)體器件的制作方法，其特征在于，所述P型外延生長工藝采 用SiH2CL2、SiHCL3、SiCL4作為硅源，采用硼烷作為摻雜源。
6. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述半導(dǎo)體器件是P型超 結(jié)MOSFET，所述半導(dǎo)體襯底是P型半導(dǎo)體襯底，所述外延生長工藝是N型外延生長工藝。
7. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，采用緩沖氫氟酸溶液去 除所述研磨停止層。
8. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述光刻標(biāo)記和摻雜區(qū) 的頂面與所述半導(dǎo)體襯底表面的高度差為200A?丨0000入。
9. 如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，進(jìn)行化學(xué)機(jī)械研磨工藝 之后、去除所述研磨停止層之前進(jìn)行低溫?zé)嵫跎L工藝，所述低溫?zé)嵫跎L工藝的溫度為 500 ?1000。。。
10. -種半導(dǎo)體器件，采用如權(quán)利要求1至9中任意一項(xiàng)所述的方法形成，其特征在于， 包括半導(dǎo)體襯底以及形成于所述半導(dǎo)體襯底中的光刻標(biāo)記和摻雜區(qū)，所述光刻標(biāo)記和摻雜 區(qū)的頂面高于所述半導(dǎo)體襯底的表面。
【文檔編號(hào)】H01L29/78GK104112670SQ201410304321
【公開日】2014年10月22日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】楊彥濤, 江宇雷, 趙金波, 袁家貴, 崔小鋒, 趙學(xué)峰 申請(qǐng)人:杭州士蘭集成電路有限公司