一種集成u形溝道器件和鰭形溝道器件的集成電路及其制備方法
【專利摘要】本發(fā)明屬于半導(dǎo)體器件制造【技術(shù)領(lǐng)域】，具體為一種集成U形溝道器件和鰭形溝道器件的集成電路及其制備方法。在半導(dǎo)體襯底內(nèi)形成帶有摻雜阱的溝槽隔離結(jié)構(gòu)，摻雜阱上形成多晶硅犧牲柵極，并在其兩側(cè)分別形成源極和漏極，覆蓋所形成的結(jié)構(gòu)，淀積層間介質(zhì)，拋光露出并蝕掉多晶硅犧牲柵極，通過光刻，在半導(dǎo)體襯底內(nèi)形成U形溝道器件；再通過光刻，在半導(dǎo)體襯底內(nèi)形成鰭形溝道結(jié)構(gòu)，然后形成柵介質(zhì)層和柵電極以形成鰭形溝道器件。本發(fā)明方法可在同一個芯片上集成鰭形溝道器件作為高性能器件并同時集成U形溝道器件作為低功耗器件，從而得到有很大形狀差異的器件，獲得小的關(guān)斷電流和大的開啟電流，提升芯片的性能。
【專利說明】一種集成U形溝道器件和鰭形溝道器件的集成電路及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件制造【技術(shù)領(lǐng)域】，具體涉及一種集成U形溝道器件和鰭形溝道器件的集成電路及其制備方法。
【背景技術(shù)】
[0002]近年來，以硅集成電路為核心的微電子器件技術(shù)得到了迅速的發(fā)展，集成電路芯片的發(fā)展基本上遵循摩爾定律，即半導(dǎo)體芯片的集成度以每18個月翻一番的速度增長。隨著半導(dǎo)體芯片集成度的不斷增加，在芯片上往往需要同時集成高性能器件和低功耗器件，以提高芯片的性能。傳統(tǒng)技術(shù)是通過調(diào)節(jié)器件的閾值電壓來實現(xiàn)這兩種器件，工藝過程復(fù)雜，難于控制。
[0003]在半導(dǎo)體器件尺寸不斷縮小的同時，MOS晶體管的溝道長度也在不斷的縮短，當(dāng)MOS晶體管的溝道長度變得非常短時，短溝道效應(yīng)會使半導(dǎo)體芯片性能劣化，甚至無法正常工作。為解決隨溝道長度的縮小而漏電流增大的問題，具有較長溝道長度的U形溝道器件和鰭形溝道器件(FinFET)被發(fā)明。U形溝道器件在不增大芯片面積的情況下可以有效增大溝道長度，從而可以降低漏電流。鰭形溝道器件具有漏電流小以及亞閾值擺幅小的特點，現(xiàn)已被廣泛應(yīng)用。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種同時集成U形溝道器件和鰭形溝道器件的集成電路及其制備方法，以方便的在同一個芯片上同時集成高性能器件和低功耗器件。
[0005]本發(fā)明所提供的同時集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，具體步驟如下:
步驟S1:在半導(dǎo)體襯底內(nèi)形成溝槽隔離結(jié)構(gòu)并形成多個摻雜阱；
步驟S2:在所述多個摻雜阱之上分別形成多晶硅犧牲柵極，在所述多晶硅犧牲柵極的兩側(cè)分別形成柵極側(cè)墻；
步驟S3:在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極；
步驟S4:在所形成的結(jié)構(gòu)上，淀積層間介質(zhì)，并拋光以露出所述多晶硅犧牲柵極，然后刻蝕掉所述多晶硅犧牲柵極，之后進行步驟S5或者S6 ；
步驟S5:首先通過光刻，暴露出需要形成U形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成U形溝道器件；接著再次通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕溝槽隔離結(jié)構(gòu)，再各向同性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成鰭形溝道器件；
步驟S6:首先通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕溝槽隔離結(jié)構(gòu)，再各向同性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成鰭形溝道器件；接著再次通過光刻，暴露出需要形成U形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，然后形成柵介質(zhì)層和柵電極以形成U形溝道器件。
[0006]本發(fā)明中，進一步地，在所述步驟S5或者S6之后，或者在步驟S4和步驟S5之間，或者在步驟S4和S6之間，還包括步驟S7，所述步驟S7為:
首先通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，再選擇性刻蝕溝槽隔離結(jié)構(gòu)，然后各向同性刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成帶U形溝道結(jié)構(gòu)的鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成帶U形溝道的鰭形溝道器件。
[0007]本發(fā)明中，優(yōu)選地，所述步驟S3中，在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極的方法是，通過離子注入工藝分別在半導(dǎo)體襯底形成內(nèi)源極和漏極。
[0008]本發(fā)明中，優(yōu)選地，所述步驟S3中:在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極的方法是，先在所述多晶硅犧牲柵極的兩側(cè)進行源、漏刻蝕，然后外延鍺化硅或者碳化硅材料并進行離子注入，在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極。
[0009]本發(fā)明中，優(yōu)選地，所述半導(dǎo)體襯底可以為硅或者絕緣體上的硅中的任意一種。
[0010]本發(fā)明中，步驟S5是在半導(dǎo)體襯底內(nèi)選擇的對應(yīng)區(qū)域內(nèi)先形成U形溝道器件然后再形成鰭形溝道器件；步驟S6是在半導(dǎo)體襯底內(nèi)選擇的對應(yīng)區(qū)域內(nèi)先形成鰭形溝道器件再形成U形溝道器件；步驟S7是在半導(dǎo)體襯底內(nèi)選擇的對應(yīng)區(qū)域內(nèi)形成帶U形溝道的鰭形溝道器件?？蛇x的，U形溝道器件、鰭形溝道器件和帶U形溝道器件的鰭形溝道器件的形成順序可以互換。
[0011]采用本發(fā)明的同時集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，能在同一個芯片上集成鰭形溝道器件作為高性能器件，并同時集成U形溝道器件作為低功耗器件，從而得到有很大形狀差異的集成電路器件，獲得小的關(guān)斷電流和大的開啟電流，提升芯片的性能。
[0012]采用本發(fā)明的一種同時集成U形溝道器件和鰭形溝道器件的集成電路制備方法，還可以方便的在同一個芯片上同時集成帶U形溝道的鰭形溝道器件，以得到更小的關(guān)斷電流，降低芯片的功耗。
【專利附圖】

【附圖說明】
[0013]圖1至圖10是本發(fā)明的一種同時集成U形溝道器件和鰭形溝道器件的集成電路制備方法的一個實施例的工藝流程圖；
圖11是普通的平面MOSFET、使用水平溝道的FinFET器件和本專利申請中的U形溝道器件的鰭形溝道器件的轉(zhuǎn)移特性曲線比較。
【具體實施方式】
[0014]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明。在圖中，為了方便說明，放大了層和區(qū)域的厚度，所示大小并不代表實際尺寸。參考圖是本發(fā)明的理想化實施例的示意圖，本發(fā)明所示的實施例不應(yīng)該被認為僅限于圖中所示區(qū)域的特定形狀，而是包括所得到的形狀，比如制備引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發(fā)明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術(shù)語襯底可以理解為包括正在工藝加工中的半導(dǎo)體襯底，可能包括在其上所制備的其它薄膜層。
[0015]首先，如圖1和圖2所示，其中，圖2為圖1所示結(jié)構(gòu)沿AA方向的剖面圖。在提供的半導(dǎo)體襯底200內(nèi)形成溝槽隔離結(jié)構(gòu)202，溝槽隔離結(jié)構(gòu)202將半導(dǎo)體襯底200分割為多個有源區(qū)，然后通過離子注入工藝在所形成的有源區(qū)內(nèi)形成摻雜阱，摻雜阱可以為η型摻雜阱，也可以為P型摻雜阱，圖1展示了在相鄰的有源區(qū)內(nèi)分別形成η型摻雜阱203和P型摻雜阱204的一個實施例的俯視圖示意圖，其中η型摻雜阱203用于形成ρ型MOS (PMOS)器件，P型摻雜阱204用于形成η型MOS (NMOS)器件。溝槽隔離結(jié)構(gòu)202的形成工藝通常為:先在半導(dǎo)體襯底200的表面形成一層緩存層201，接著在緩沖層201之上淀積一層硬掩膜層，半導(dǎo)體襯底200可以為硅或者絕緣體上的硅中的任意一種，緩沖層201通常為一層熱生長的幾納米厚的氧化硅薄膜，硬掩膜層為氮化硅薄膜，氧化硅薄膜用于改善氮化硅薄膜與硅襯底的應(yīng)力對硅襯底的影響。接下來通過光刻工藝定義出溝槽隔離結(jié)構(gòu)202的位置，然后對氮化硅薄膜進行刻蝕，并以氮化硅薄膜為掩膜層對半導(dǎo)體襯底200進行刻蝕，在半導(dǎo)體襯底200內(nèi)形成凹槽，之后在凹槽內(nèi)淀積絕緣材料以形成溝槽隔離結(jié)構(gòu)202，溝槽隔離結(jié)構(gòu)202通常由二氧化硅材料形成。
[0016]剝除氮化硅掩膜層后，在所形成結(jié)構(gòu)的表面淀積一層多晶硅，并在多晶硅層之上淀積一層防反射層205，防反射層205用于改善后續(xù)對多晶硅進行刻蝕時所形成的形狀。接下來通過光刻工藝定義出多晶硅犧牲柵極的位置，然后對防反射層206和多晶硅層進行刻蝕，刻蝕后剩余的多晶硅材料形成多晶硅犧牲柵極504，如圖3所示。
[0017]接下來，在多晶硅犧牲柵極504的兩側(cè)分別形成柵極側(cè)墻206。然后，對半導(dǎo)體襯底200進行離子注入，首先在η型摻雜阱203內(nèi)形成PMOS器件的ρ型源極301和ρ型漏極302 ;然后在ρ型摻雜阱204內(nèi)形成NMOS器件的η型源極303和η型漏極304，如圖4所示?？蛇x的，可以先在柵極側(cè)墻206的兩側(cè)進行源、漏刻蝕，然后選擇性外延鍺化硅材料或者碳化硅材料并進行離子注入，以分別形成PMOS器件和NMOS器件的源極和漏極。
[0018]接下來，覆蓋所形成的結(jié)構(gòu)，淀積一層層間介質(zhì)207，并通過化學(xué)機械拋光技術(shù)對層間介質(zhì)207進行拋光，直至露出多晶硅犧牲柵極504，然后刻蝕掉多晶硅犧牲柵極504，形成的結(jié)構(gòu)如圖5所示。層間介質(zhì)207通常為絕緣材料，比如磷硅玻璃或二氧化硅。
[0019]接下來，通過光刻工藝定義出PMOS器件的區(qū)域，然后刻蝕掉暴露出的緩沖層201，接著選擇性刻蝕半導(dǎo)體襯底200中的η型摻雜阱203，在η型摻雜阱203內(nèi)形成U形凹槽，隱藏掉溝槽隔離結(jié)構(gòu)202后的PMOS器件區(qū)域的三維結(jié)構(gòu)示意圖如圖6所示。之后，淀積柵極介質(zhì)和柵極金屬并拋光，以形成PMOS器件的柵介質(zhì)層401和柵電極402，所形成的PMOS器件的三維結(jié)構(gòu)示意圖如圖7所示，其中PMOS器件為U形溝道器件。
[0020]接下來，通過光刻工藝定義出NMOS器件的區(qū)域，接著選擇性刻蝕溝槽隔離結(jié)構(gòu)202，然后對半導(dǎo)體襯底200中的ρ型摻雜阱204進行各向同性刻蝕，對ρ型摻雜阱204進行各向同性刻蝕后的NMOS器件區(qū)域的三維結(jié)構(gòu)示意圖如圖8所示。之后，淀積柵極介質(zhì)和柵極金屬并拋光，以形成NMOS器件的柵介質(zhì)層403和柵電極404，所形成的NMOS器件沿垂直于電流溝道長度方向的剖面圖如圖9所示，其中NMOS器件為鰭形溝道器件。
[0021]上面的實施例中是先形成U形溝道器件，再形成鰭形溝道器件。采用本發(fā)明的一種同時集成U形溝道器件和鰭形溝道器件的集成電路制備方法也可以先形成鰭形溝道器件，再形成U形溝道器件。
[0022]采用本發(fā)明的一種同時集成U形溝道器件和鰭形溝道器件的集成電路制備方法還可以方便的在同一芯片上同時集成帶U形溝道的鰭形溝道器件，其主要形成過程可以為:在形成如圖6所示的U形凹槽后，先對溝槽隔離結(jié)構(gòu)202進行選擇性刻蝕，然后對半導(dǎo)體襯底200進行各向同性刻蝕，形成帶U形溝道的鰭形溝道結(jié)構(gòu)，如圖10所示。最后進行柵極介質(zhì)和柵極金屬的淀積和拋光，即可形成帶U形溝道的鰭形溝道器件。上述實施例中是先形成U形溝道器件和鰭形溝道器件，然后形成U形溝道的鰭形溝道器件，由于在選中的半導(dǎo)體襯底的區(qū)域中形成其中一個器件時，可以對半導(dǎo)體襯底中的其它區(qū)域進行遮蔽，因此，不會對其它器件造成影響，所以可選的，本發(fā)明中的U形溝道器件、鰭形溝道器件和帶U形溝道器件的鰭形溝道器件的形成順序可以互換。
[0023]圖11是普通的平面MOSFET、普通的水平溝道FinFET器件和本專利申請中的U形溝道器件的鰭形溝道器件的轉(zhuǎn)移特性曲線比較?？梢钥吹?，普通的水平溝道FinFET的漏電流和亞閾值擺幅均比相同柵長的平面MOSFET小很多，同時驅(qū)動電流也有提升。而本專利申請實現(xiàn)的U型溝道FinFET與水平溝道的FinFET相比，能在幾乎不降低驅(qū)動電流的情況下進一步減小器件的漏電流和亞閾值擺幅，其中亞閾值擺幅甚至能接近MOSFET的60mv/dec的極限。而且當(dāng)器件其他尺寸不變，U型溝道FinFET的U型槽越深，漏電流就越小。
[0024]如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實例。
【權(quán)利要求】
1.一種集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，包括以下步驟: 步驟S1:在半導(dǎo)體襯底內(nèi)形成溝槽隔離結(jié)構(gòu)并形成多個摻雜阱； 步驟S2:在所述多個摻雜阱之上分別形成多晶硅犧牲柵極，在所述多晶硅犧牲柵極的兩側(cè)分別形成柵極側(cè)墻； 步驟S3:在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極； 其特征在于，還包括以下步驟: 步驟S4:在所形成的結(jié)構(gòu)上，淀積層間介質(zhì)，并拋光以露出所述多晶硅犧牲柵極，然后刻蝕掉所述多晶硅犧牲柵極，之后進行步驟S5或者S6 ； 步驟S5:首先通過光刻，暴露出需要形成U形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成U形溝道器件；接著再次通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕溝槽隔離結(jié)構(gòu)，再各向同性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成鰭形溝道器件； 步驟S6:首先通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕溝槽隔離結(jié)構(gòu)，再各向同性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成鰭形溝道器件；接著再次通過光刻，暴露出需要形成U形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，然后形成柵介質(zhì)層和柵電極以形成U形溝道器件。
2.如權(quán)利要求1所述的集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，其特征在于，在所述步驟S5或者S6之后，或者在步驟S4和步驟S5之間，或者在步驟S4和S6之間，還包括步驟S7，所述步驟S7為: 首先通過光刻，暴露出需要形成鰭形溝道結(jié)構(gòu)器件的區(qū)域，選擇性刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成U形溝道結(jié)構(gòu)，再選擇性刻蝕溝槽隔離結(jié)構(gòu)，然后各向同性刻蝕所述半導(dǎo)體襯底，在半導(dǎo)體襯底內(nèi)形成帶U形溝道結(jié)構(gòu)的鰭形溝道結(jié)構(gòu)，去除光刻膠，然后形成柵介質(zhì)層和柵電極以形成帶U形溝道的鰭形溝道器件。
3.如權(quán)利要求1所述的集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，其特征在于，所述步驟S3中，在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極的方法是，通過離子注入工藝分別在半導(dǎo)體襯底內(nèi)形成源極和漏極。
4.如權(quán)利要求1所述的集成U形溝道器件和鰭形溝道器件的集成電路制備方法，其特征在于，所述步驟S3中:在所述多晶硅犧牲柵極的兩側(cè)分別形成的源極和漏極的方法是，先在所述多晶硅犧牲柵極的兩側(cè)進行源、漏刻蝕，然后外延鍺化硅或者碳化硅材料并進行離子注入，在所述多晶硅犧牲柵極的兩側(cè)分別形成源極和漏極。
5.如權(quán)利要求1所述的集成U形溝道器件和鰭形溝道器件的集成電路的制備方法，其特征在于，所述半導(dǎo)體襯底為硅或者絕緣體上的硅中的任意一種。
6.采用如權(quán)利要求1-5之一所述的制備方法獲得的集成U形溝道器件和鰭形溝道器件的集成電路。
【文檔編號】H01L21/8234GK103956338SQ201410175378
【公開日】2014年7月30日 申請日期:2014年4月29日 優(yōu)先權(quán)日:2014年4月29日
【發(fā)明者】王鵬飛, 周煒超 申請人:復(fù)旦大學(xué)