一種提高B4-Flash器件耐久性的方法
【專利摘要】本發(fā)明公開了一種提高B4-Flash器件耐久性的方法，通過提高淺溝槽結(jié)構(gòu)的高度，還在源區(qū)離子注入時(shí)增加注入能量，增加源區(qū)結(jié)深，從而提高了器件的隔離效果，另外，在CCT刻蝕中，改變刻蝕阻擋層的薄膜結(jié)構(gòu)，采用刻蝕選擇比更高的氮化硅薄膜，從而減少了過刻蝕的量，從而有效地減少了器件的漏電現(xiàn)象，提高了B4-Flash器件耐久性。
【專利說明】—種提高B4-Flash器件耐久性的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種提高B4-Flash器件耐久性的方法。
【背景技術(shù)】
[0002]針對(duì)NOR閃存記憶單元，限制其尺寸繼續(xù)縮減的最主要原因是柵極長度的縮短。這主要是由于溝道熱電子(CHE)注入編程方式要求漏端有一定的電壓(至少6V以上)，而這個(gè)電壓對(duì)源漏區(qū)的穿透具有很大的影響，對(duì)于短溝道器件溝道熱電子(CHE)方式并不適用。另外一個(gè)問題是相比于NAND和AND閃存器件，NOR flash的存儲(chǔ)密度較小。
[0003]Shoji Shukuri et.al提出了一種新穎的利用襯底偏壓協(xié)助的帶到帶的隧穿引起的熱電子(B4 - flash)來進(jìn)行編程的P溝道記憶單元(“60nm NOR Flash MemoryCell Technology Utilizing Back Bias Assisted Band—to—Band Tunneling InducedHot-Electron Injection (B4-Flash) ”，2006Symposium on VLSI Technology Digest ofTechnical Papers),其中的編程是利用襯底協(xié)助的帶到帶的隧穿,如圖1所示,首先,這種器件是由門極和漏區(qū)電壓產(chǎn)生的電場產(chǎn)生帶到帶的隧穿電子；然后，這些電子受到襯底偏置電壓產(chǎn)生的漏區(qū)空間電荷區(qū)電場加速到離開漏區(qū)有一定距離的區(qū)域；最后，在襯底偏置電壓和門極電壓的垂直電場的作用下注入到電荷存儲(chǔ)層。
[0004]由于有襯底偏壓的存在，漏區(qū)電壓可以從理論上至少6V降到1.8V以下。漏區(qū)電壓的下降提高了器件的擊穿(Breakdown)性能，使溝道長度可以進(jìn)一步縮短，器件存儲(chǔ)密
度提高。
[0005]同時(shí)，B4flash由于采用帶到帶隧穿(Band to Band tunneling)的編程方式，速度比傳統(tǒng)采用熱載流子注入(Hot carrier injection)的編程方式快很多?，F(xiàn)在量產(chǎn)的成熟工藝的Mflash讀寫速度可達(dá)到100MB/S，遠(yuǎn)超同類產(chǎn)品。B4fIash可廣泛運(yùn)用于通信，醫(yī)療，汽車和家電等領(lǐng)域，具有非常好的市場前景。
[0006]半導(dǎo)體器件中可靠性是很重要的參數(shù)。一般的器件(邏輯器件，高壓器件等)需要達(dá)到一些器件可靠性標(biāo)準(zhǔn)，諸如:熱電子HCI (Hot carrier injection),柵氧質(zhì)量GOI(Gate oxide Integrity)等；閃存作為存儲(chǔ)器件，可靠性標(biāo)準(zhǔn)比一般的邏輯器件更嚴(yán)格，其中耐久性(Endurance)是非常重要的一個(gè)標(biāo)準(zhǔn)。合格的閃存器件為了確保使用壽命，至少要達(dá)到IOOK的讀寫次數(shù)。
[0007]影響耐久性的一個(gè)重要因素是隧穿氧化層(tunnel oxide)的質(zhì)量，閃存器件在編程和擦除過程中通常會(huì)要求高電壓，高電壓使隧穿氧化層產(chǎn)生電荷陷阱(electron trap),電荷陷阱會(huì)在閃存讀寫過程中收集電子，產(chǎn)生漏電，同時(shí)這些電子的聚集也會(huì)產(chǎn)生大的反向電場，使編程和擦除過程中的閾值電壓提高，閾值電壓窗口(Vt window)變小，閃存器件耐久性降低。
[0008]由此，改善隧穿氧化層質(zhì)量，就能減少因?yàn)殡姾上葳鍖?dǎo)致的器件失效，常用的方法是生長高質(zhì)量的隧穿氧化層，如用Applied Materials提出的最新的ISSG(In_situ streamGeneration)等工藝方法；即在生長隧穿氧化層后用氮?dú)?N2),氧化氮(NO)等氣體退火。因?yàn)橛煤獨(dú)怏w退火后會(huì)在隧穿氧化層表面形成S1-N鍵，S1-N鍵的鍵力比S1-H鍵的鍵力聞，能減少電荷陷講的廣生，提聞器件的可罪性。
[0009]另外一個(gè)提高閃存耐久性的重要方法是減少器件的漏電流，如果閃存器件的漏電流過大，會(huì)損傷隧穿氧化層，導(dǎo)致器件可靠性下降。
[0010]在Mflash研發(fā)過程中，早期的器件耐久性很差(見圖2)。讀寫次數(shù)只能達(dá)到10K，遠(yuǎn)遠(yuǎn)達(dá)不到量產(chǎn)要求，并且該產(chǎn)品的隧穿氧化層已經(jīng)采用ISSG工藝，并且用氧化氮(NO)氣體退火，經(jīng)過大量的失效分析，發(fā)現(xiàn)耐久性差的主要原因在于器件源區(qū)漏電流較大，經(jīng)過版圖結(jié)構(gòu)比對(duì)，發(fā)現(xiàn)Mflash的連接方式與一般器件不同。一般的閃存器件源區(qū)和漏區(qū)都是通過接觸孔(Contact)往外連的，而Mflash的源區(qū)是通過CCT (cell contact)相連,如圖3?4所示，漏區(qū)是用接觸孔相連，再由接觸孔通過SV(stack Via)連到后段金屬層上，這樣做的好處是因?yàn)橛蠸V作為連接后段金屬層和contact的橋梁，contact之間的間距可以做得更小，提高整個(gè)器件的密度，但是在CCT形成過程中由于有兩步刻蝕工藝(CT etch和CCT etch),工藝很難控制，會(huì)存在過刻蝕的現(xiàn)象，導(dǎo)致STI oxide損失過多，淺槽隔離高度(STI step height)過低。過低的step height使器件隔離效果差,產(chǎn)生漏電。
[0011]中國專利(CN101740470A)公開了一種形成接觸孔的方法及半導(dǎo)體器件，其中形成接觸孔的方法包括步驟:在襯底上形成金屬硅化物層；使用含氮等離子體處理所述金屬硅化物層，從而在所述金屬硅化物層上形成刻蝕停止薄膜層；在所述刻蝕停止薄膜上形成堆棧層；刻蝕所述堆棧層至至少暴露刻蝕停止薄膜層，形成接觸孔。與現(xiàn)有技術(shù)相比，本申請(qǐng)?jiān)谛纬山饘俟杌飳又?，用含氮的等離子體處理該金屬硅化物層，使含氮等離子與金屬硅化物反應(yīng)生成一層刻蝕停止薄膜。在后續(xù)形成接觸孔的過程中，刻蝕停止薄膜可以保護(hù)其下的金屬硅化物層，使得金屬硅化物層被免于過刻蝕或是減少過刻蝕量。
[0012]該專利雖然提及減少過刻蝕的量，但并未涉及到針對(duì)B4Flash器件，通過減少CCT的過刻蝕來減少器件中漏電現(xiàn)象。
[0013]中國專利(CN102938405A)公開了一種B4_f Iash器件及其制作方法，包括在襯底和依次在襯底上形成的第一氧化娃層、氮化娃層和第二氧化娃層，所述第一氧化娃層包括沿溝道方向依次分布的第一段、第二段和第三段，所述第一段、第二段和第三段的厚度比為
1.5?2.5:0.8?1.2:1.5?2.5。本發(fā)明的實(shí)施例通過非均勻的氧化硅結(jié)構(gòu)，來緩解氧化硅的退化，和電子局域注入編譯和空穴均勻注入擦除的影響，使器件的可靠性增加。
[0014]通過該專利的方法提高了 MFlash器件的可靠性，但并未涉及減少器件的源區(qū)漏電流，也未提及優(yōu)化CCT的刻蝕條件，減少過刻蝕的量。
[0015]耐久性是Flash —個(gè)非常重要的可靠性參數(shù)，為了確保正常使用，一般要求flash達(dá)到100K的讀寫次數(shù)。在Mflash開發(fā)中發(fā)現(xiàn)器件的耐久性比較差。經(jīng)過實(shí)驗(yàn)發(fā)現(xiàn)，耐久性差的原因主要是源區(qū)漏電大。本發(fā)明通過工藝條件的優(yōu)化，改善源區(qū)的漏電，使器件的耐久性達(dá)到要求，為大規(guī)模量產(chǎn)掃清了障礙。

【發(fā)明內(nèi)容】

[0016]本發(fā)明公開了一種提高M(jìn)-Flash器件耐久性的方法，通過提高淺溝槽結(jié)構(gòu)的高度，還在源區(qū)離子注入時(shí)增加注入能量，增加源區(qū)結(jié)深，從而提高了器件的隔離效果，另外，在CCT刻蝕中，改變刻蝕阻擋層的薄膜結(jié)構(gòu)，采用刻蝕選擇比更高的氮化硅薄膜，從而減少了過刻蝕的量，從而有效地減少了器件的漏電現(xiàn)象，提高了 M-Flash器件耐久性。
[0017]本發(fā)明記載了一種提高M(jìn)-Flash器件耐久性的方法，其中，所述方法包括:
[0018]S1:由下到上堆疊N阱襯底、隧穿氧化層、浮動(dòng)?xùn)艠O層以及氮化硅層形成一堆疊器件，并從所述堆疊器件上表面直至所述N阱襯底內(nèi)部設(shè)置有一倒梯形的溝槽，在所述溝槽內(nèi)部填充滿二氧化硅并完全覆蓋所述氮化硅層；
[0019]S2:去除所述氮化硅上表面、所述氮化硅內(nèi)部以及部分所述浮動(dòng)?xùn)艠O層內(nèi)部的二氧化硅形成一淺溝槽隔離結(jié)構(gòu)；
[0020]S3:刻蝕去除所述浮動(dòng)?xùn)艠O層上表面的氮化硅層，在所述淺溝槽隔離結(jié)構(gòu)以及所述浮動(dòng)?xùn)艠O層的上表面依次覆蓋ONO層和控制柵極層；
[0021]S4:通過刻蝕工藝去除所述N阱襯底上方多余的隧穿氧化層、浮動(dòng)?xùn)艠O層、ONO層和控制柵極層，并形成堆疊柵極結(jié)構(gòu)；
[0022]S5:在所述堆疊柵極結(jié)構(gòu)兩側(cè)的N阱襯底內(nèi)形成源區(qū)和漏區(qū)，所述源區(qū)的結(jié)深大于所述漏區(qū)的結(jié)深；
[0023]S6:制備第一刻蝕阻擋層覆蓋暴露在所述源區(qū)一側(cè)的N阱襯底上表面以及堆疊柵極結(jié)構(gòu)靠近源區(qū)的側(cè)壁上；
[0024]S7:在所述第一刻蝕阻擋層上方制備第一絕緣層；
[0025]S8:在所述第一絕緣層和所述第一刻蝕阻擋層中位于所述源區(qū)上方的部分進(jìn)行刻蝕，使刻蝕停止于所述源區(qū)的表面，形成第一互連區(qū)域；
[0026]其中，所述刻蝕阻擋層的刻蝕選擇比為16:1?20:1。
[0027]上述方法，其中，所述淺溝槽隔離結(jié)構(gòu)的上表面到N阱襯底上表面的距離為95nm ?105nmo
[0028]上述方法，其中，對(duì)所述堆疊柵極結(jié)構(gòu)兩側(cè)的所述N阱襯底中注入P型離子，以形成所述源區(qū)和漏區(qū)。
[0029]上述方法，其中，所述刻蝕阻擋層為氮化硅薄膜。
[0030]上述方法，其中，通過濕法刻蝕形成所述淺溝槽隔離結(jié)構(gòu)。
[0031]上述方法，其中，S8中對(duì)所述第一刻蝕阻擋層進(jìn)行干法刻蝕。
[0032]上述方法，其中，所述源區(qū)通過所述第一互連區(qū)域與單元互連線相連。
[0033]上述方法，其中，制備第二刻蝕阻擋層覆蓋暴露在所述漏區(qū)一側(cè)的N阱襯底上表面以及堆疊柵極結(jié)構(gòu)靠近源漏區(qū)的側(cè)壁上，并覆蓋第二絕緣層于所述第二刻蝕阻擋層上；
[0034]其中，在所述第二絕緣層和所述第二刻蝕阻擋層中位于所述漏區(qū)上方的部分進(jìn)行刻蝕，使刻蝕停止于所述漏區(qū)的表面，形成第二互連區(qū)域。
[0035]上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:
[0036]1、通過提高淺溝槽結(jié)構(gòu)的高度，增加源區(qū)結(jié)深，從而提高了器件的隔離效果。
[0037]2、在CCT刻蝕中，減少了過刻蝕的量，從而有效地減少了器件的漏電現(xiàn)象，提高了B4-Flash器件耐久性。
【專利附圖】

【附圖說明】
[0038]參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。[0039]圖1是本發(fā)明堆疊器件的結(jié)構(gòu)示意圖；
[0040]圖2是本發(fā)明溝槽的結(jié)構(gòu)示意圖；
[0041]圖3是本發(fā)明填充二氧化硅后的結(jié)構(gòu)示意圖；
[0042]圖4是本發(fā)明形成淺溝槽隔離結(jié)構(gòu)的示意圖；
[0043]圖5是本發(fā)明形成ONO層和控制柵極層后的結(jié)構(gòu)示意圖；
[0044]圖6是本發(fā)明在控制柵極層上方旋涂光刻膠后的結(jié)構(gòu)示意圖；
[0045]圖7是本發(fā)明形成堆疊柵極結(jié)構(gòu)的示意圖；
[0046]圖8是本發(fā)明進(jìn)行離子注入工藝形成源漏區(qū)的示意圖；
[0047]圖9是本發(fā)明形成刻蝕阻擋層和絕緣層后的結(jié)構(gòu)示意圖；
[0048]圖10是本發(fā)明形成第一互連區(qū)域后的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0049]本發(fā)明公開了一種提高M(jìn)-Flash器件耐久性的方法，圖1是本發(fā)明堆疊器件的結(jié)構(gòu)示意圖，如圖1所示，首選，提供一 N阱襯底I，在N阱襯底I上表面由下到上堆疊隧穿氧化層2、浮動(dòng)?xùn)艠O層3以及氮化硅層4形成一堆疊器件5，優(yōu)選的，N阱襯底I在輕摻雜P型襯底上進(jìn)行N阱雜質(zhì)(如:磷)摻雜的區(qū)域，浮動(dòng)?xùn)艠O層為多晶硅；圖2是本發(fā)明溝槽的結(jié)構(gòu)示意圖，如圖2所示，并從堆疊器件5上表面直至N阱襯底I內(nèi)部設(shè)置有一倒梯形的溝槽6，具體的，圖3是本發(fā)明填充二氧化硅后的結(jié)構(gòu)示意圖，如圖3所示，通過刻蝕工藝去除溝槽6中的原有材料；在溝槽6內(nèi)部填充滿二氧化硅7并完全覆蓋所述氮化硅層。
[0050]其次，圖4是本發(fā)明形成淺溝槽隔離結(jié)構(gòu)的示意圖，如圖4所示，刻蝕去除所述氮化硅上表面、所述氮化硅內(nèi)部以及部分所述浮動(dòng)?xùn)艠O層內(nèi)部的二氧化硅形成一淺溝槽隔離結(jié)構(gòu)8,由于淺溝槽隔離結(jié)構(gòu)8的高度(Step Height)對(duì)器件稱合效率(CoupIe Ratio)有關(guān)，即本發(fā)明為了提高器件隔離效果，減少了該步驟的刻蝕量，提高了淺溝槽隔離結(jié)構(gòu)8的高度，但會(huì)導(dǎo)致器件耦合效率的下降，因此，必須在滿足工藝需求以及器件耦合效率的同時(shí)，增加淺溝槽隔離結(jié)構(gòu)8的高度，優(yōu)選的，本步驟的刻蝕工藝為濕法刻蝕(Wet etch)，淺溝槽隔離結(jié)構(gòu)8的上表面到N阱襯底I上表面的距離為95nm?105nm。
[0051]再者，圖5是本發(fā)明形成ONO層和控制柵極層后的結(jié)構(gòu)示意圖，如圖5所示，去除所述浮動(dòng)?xùn)艠O層上表面的氮化硅層4，在淺溝槽隔離結(jié)構(gòu)8以及浮動(dòng)?xùn)艠O層的上表面依次覆蓋ONO層9和控制柵極層10，優(yōu)選地，ONO層為氧化物/氮化物/氧化物三層復(fù)合結(jié)構(gòu)，控制柵極層10為多晶硅。
[0052]接著，通過刻蝕工藝去除所述N阱襯底I上方多余的隧穿氧化層、浮動(dòng)?xùn)艠O層、ONO層和控制柵極層，并形成堆疊柵極結(jié)構(gòu)，堆疊柵極結(jié)構(gòu)包括:浮動(dòng)?xùn)艠O、ONO層以及控制柵極(圖中未標(biāo)注)，具體地，圖6是本發(fā)明在控制柵極層上方旋涂光刻膠后的結(jié)構(gòu)示意圖，圖7是本發(fā)明形成堆疊柵極結(jié)構(gòu)的示意圖，如圖6?7所示，在控制柵極層上表面旋涂一層光刻膠20，通過曝光對(duì)準(zhǔn)、顯影、刻蝕后，形成堆疊柵極結(jié)構(gòu)11，其中，由于刻蝕后光刻膠沿著堆疊柵極結(jié)構(gòu)11的側(cè)壁流下，使堆疊柵極結(jié)構(gòu)的部分側(cè)壁上同樣覆蓋光刻膠(圖中未顯示)。
[0053]之后，圖8是本發(fā)明進(jìn)行離子注入工藝形成源漏區(qū)的示意圖，如圖8所示，在堆疊柵極結(jié)11構(gòu)兩側(cè)的N阱襯底I內(nèi)形成源漏區(qū)，具體的，對(duì)堆疊柵極結(jié)11構(gòu)兩側(cè)的N阱襯底I進(jìn)行P型離子注入，形成源區(qū)12和漏區(qū)13，并且對(duì)源區(qū)12采用加強(qiáng)離子能量注入，使源區(qū)12的結(jié)深大于所述漏區(qū)13的結(jié)深，從而有效的增加器件隔離效果。
[0054]然后，圖9是本發(fā)明形成刻蝕阻擋層和絕緣層后的結(jié)構(gòu)示意圖，如圖9所示，制備第一刻蝕阻擋層14覆蓋暴露在源區(qū)12—側(cè)的N阱襯底I上表面以及堆疊柵極結(jié)構(gòu)11靠近源區(qū)12的側(cè)壁上，在第一刻蝕阻擋層14上方制備第一絕緣層16，，刻蝕阻擋層14的刻蝕選擇比為16:1?20:1，現(xiàn)有技術(shù)中一般采用雙層薄膜結(jié)構(gòu)的刻蝕阻擋層，刻蝕選擇比10:1，本發(fā)明采用單層結(jié)構(gòu)、高刻蝕選擇比的刻蝕阻擋層可以更加有效的防止過刻蝕現(xiàn)象，優(yōu)選的，本實(shí)施例采用氮化硅薄膜。
[0055]最后，圖10是本發(fā)明形成第一互連區(qū)域后的結(jié)構(gòu)示意圖；如圖10所示，在第一絕緣層16和所述第一刻蝕阻擋層14中位于源區(qū)12上方的部分進(jìn)行刻蝕，使刻蝕停止于源區(qū)12的表面，形成第一互連區(qū)域15，具體的，本發(fā)明通過高刻蝕選擇比的刻蝕阻擋層14，減少該刻蝕工藝的過刻蝕現(xiàn)象，但是，為了確保器件的連通，第一互連區(qū)域15的刻蝕阻擋層必須被刻穿，從而使源區(qū)12通過第一互連區(qū)域15與單元互連線(圖中未顯示)相連，從而和上層的金屬層導(dǎo)電連通。
[0056]另外，制備第二刻蝕阻擋層(圖中未顯示)覆蓋暴露在漏區(qū)13—側(cè)的N阱襯底I上表面以及堆疊柵極結(jié)構(gòu)11靠近漏區(qū)13的側(cè)壁上，在第二刻蝕阻擋層上方制備第二絕緣層(圖中未顯示)，在第二絕緣層和所述第二刻蝕阻擋層中位于漏區(qū)13上方的部分進(jìn)行刻蝕，使刻蝕停止于源區(qū)12的表面，形成第二互連區(qū)域(圖中未顯示)，從而使漏區(qū)13通過第二互連區(qū)域內(nèi)形成的接觸孔與堆疊通道(Stack Via)(圖中未顯示)相連并最終和后端金屬層導(dǎo)通，由于堆疊通道作為接觸孔與后段金屬層之間導(dǎo)通的橋梁，接觸孔之間的間距可以做的更小，提高了整個(gè)器件的密度。
[0057]綜上所述，本發(fā)明通過提高淺溝槽結(jié)構(gòu)的高度，還在源區(qū)離子注入時(shí)增加注入能量，增加源區(qū)結(jié)深，從而提高了器件的隔離效果，另外，在CCT刻蝕中，改變刻蝕阻擋層的薄膜結(jié)構(gòu)，采用刻蝕選擇比更高的氮化硅薄膜，從而減少了過刻蝕的量，從而有效地減少了器件的漏電現(xiàn)象，提高了 B4_Flash器件耐久性。
[0058]對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種提高B4-Flash器件耐久性的方法，其特征在于，所述方法包括: 51:由下到上堆疊N阱襯底、隧穿氧化層、浮動(dòng)?xùn)艠O層以及氮化硅層形成一堆疊器件，并從所述堆疊器件上表面直至所述N阱襯底內(nèi)部設(shè)置有一倒梯形的溝槽，在所述溝槽內(nèi)部填充滿二氧化硅并完全覆蓋所述氮化硅層； 52:去除所述氮化硅上表面、所述氮化硅內(nèi)部以及部分所述浮動(dòng)?xùn)艠O層內(nèi)部的二氧化硅形成一淺溝槽隔離結(jié)構(gòu)； 53:刻蝕去除所述浮動(dòng)?xùn)艠O層上表面的氮化硅層，在所述淺溝槽隔離結(jié)構(gòu)以及所述浮動(dòng)?xùn)艠O層的上表面依次覆蓋ONO層和控制柵極層； 54:通過刻蝕工藝去除所述N阱襯底上方多余的隧穿氧化層、浮動(dòng)?xùn)艠O層、ONO層和控制柵極層，并形成堆疊柵極結(jié)構(gòu)； 55:在所述堆疊柵極結(jié)構(gòu)兩側(cè)的N阱襯底內(nèi)形成源區(qū)和漏區(qū)，所述源區(qū)的結(jié)深大于所述漏區(qū)的結(jié)深； 56:制備第一刻蝕阻擋層覆蓋暴露在所述源區(qū)一側(cè)的N阱襯底上表面以及堆疊柵極結(jié)構(gòu)靠近源區(qū)的側(cè)壁上； 57:在所述第一刻蝕阻擋層上方制備第一絕緣層； 58:在所述第一絕緣層和所述第一刻蝕阻擋層中位于所述源區(qū)上方的部分進(jìn)行刻蝕，使刻蝕停止于所述源區(qū)的表面，形成第一互連區(qū)域； 其中，所述刻蝕阻擋層的刻蝕選擇比為16:1?20:1。
2.如權(quán)利要求1所述的一種提高B4-Flash器件耐久性的方法，其特征在于，所述淺溝槽隔離結(jié)構(gòu)的上表面到N阱襯底上表面的距離為95nm?105nm。
3.如權(quán)利要求1所述的一種提高B4-Flash器件耐久性的方法，其特征在于，對(duì)所述堆疊柵極結(jié)構(gòu)兩側(cè)的所述N阱襯底中注入P型離子，以形成所述源區(qū)和漏區(qū)。
4.如權(quán)利要求1所述的一種提高B4-Flash器件耐久性的方法，其特征在于，所述刻蝕阻擋層為氮化硅薄膜。
5.如權(quán)利要求1所述的一種提高M(jìn)-Flash器件耐久性的方法，其特征在于，通過濕法刻蝕形成所述淺溝槽隔離結(jié)構(gòu)。
6.如權(quán)利要求1所述的一種提高B4-Flash器件耐久性的方法，其特征在于，S8中對(duì)所述第一刻蝕阻擋層進(jìn)行干法刻蝕。
7.如權(quán)利要求1所述的一種提高B4-Flash器件耐久性的方法，其特征在于，所述源區(qū)通過所述第一互連區(qū)域與單元互連線相連。
8.如權(quán)利要求1所述的一種提高M(jìn)-Flash器件耐久性的方法，其特征在于，制備第二刻蝕阻擋層覆蓋暴露在所述漏區(qū)一側(cè)的N阱襯底上表面以及堆疊柵極結(jié)構(gòu)靠近源漏區(qū)的側(cè)壁上，并覆蓋第二絕緣層于所述第二刻蝕阻擋層上； 其中，在所述第二絕緣層和所述第二刻蝕阻擋層中位于所述漏區(qū)上方的部分進(jìn)行刻蝕，使刻蝕停止于所述漏區(qū)的表面，形成第二互連區(qū)域。
【文檔編號(hào)】H01L21/8247GK103972179SQ201410106616
【公開日】2014年8月6日 申請(qǐng)日期:2014年3月20日 優(yōu)先權(quán)日:2014年3月20日
【發(fā)明者】陳精緯 申請(qǐng)人:上海華力微電子有限公司