具有用于無(wú)空隙金屬前電介質(zhì)層間隙填充的保形電介質(zhì)膜的間隔件塑形器形成的制作方法
【專利摘要】可通過(guò)以下操作來(lái)形成集成電路(100)：從MOS晶體管柵極(114、132)的側(cè)壁上的偏移間隔件移除源極/漏極間隔件；在所述MOS晶體管柵極的橫向表面上形成觸點(diǎn)蝕刻止擋層CESL間隔件層；回蝕所述CESL間隔件層以在所述MOS晶體管柵極的所述橫向表面上形成具有為所述MOS晶體管柵極的1/4到3/4的高度的傾斜CESL間隔件(156)；在所述傾斜CESL間隔件、所述MOS晶體管柵極及介入襯底上方形成CESL(164)；及在所述CESL上方形成金屬前電介質(zhì)層(172)。
【專利說(shuō)明】具有用于無(wú)空隙金屬前電介質(zhì)層間隙填充的保形電介質(zhì)膜的間隔件塑形器形成

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路中的電介質(zhì)層。

【背景技術(shù)】
[0002]使用先進(jìn)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)節(jié)點(diǎn)特征及工藝制作的集成電路可具有懸伸于柵極側(cè)壁間隔件上的金屬硅化物及在緊密間隔開(kāi)的柵極之間的高縱橫比開(kāi)口。在高縱橫比開(kāi)口中形成不具有空隙的金屬前電介質(zhì)(PMD)層可成問(wèn)題。


【發(fā)明內(nèi)容】

[0003]可通過(guò)以下操作來(lái)形成集成電路:從金屬氧化物半導(dǎo)體(MOS)晶體管柵極的側(cè)壁上的偏移間隔件移除源極/漏極間隔件；在所述MOS晶體管柵極的橫向表面上形成觸點(diǎn)蝕刻止擋層(CESL)間隔件層；回蝕所述CESL間隔件層以在所述MOS晶體管柵極的所述橫向表面上形成具有為所述MOS晶體管柵極的1/4到3/4的高度的傾斜CESL間隔件；在所述傾斜CESL間隔件、所述MOS晶體管柵極及介入襯底上方形成CESL ;及在所述CESL上方形成PMD 層。

【專利附圖】

【附圖說(shuō)明】
[0004]圖1A到II為在連續(xù)制作階段中描繪的實(shí)例性集成電路的橫截面。
[0005]圖2A及2B為集成電路的橫截面，其描繪用于形成CESL間隔件的替代過(guò)程序列。

【具體實(shí)施方式】
[0006]可通過(guò)以下操作來(lái)形成集成電路:從MOS晶體管柵極的側(cè)壁上的偏移間隔件移除源極/漏極間隔件；在所述MOS晶體管柵極的橫向表面上形成CESL間隔件層；回蝕所述CESL間隔件層以在所述MOS晶體管柵極的所述橫向表面上形成具有為所述MOS晶體管柵極的1/4到3/4的高度的傾斜CESL間隔件；在所述傾斜CESL間隔件、所述MOS晶體管柵極及柵極之間的襯底上方形成CESL ;及在所述CESL上方形成PMD層。
[0007]所述CESL間隔件層可包含二氧化硅第一子層及氮化硅第二子層?；蛘?，所述CESL間隔件層可實(shí)質(zhì)上全部為二氧化硅。
[0008]圖1A到II圖解說(shuō)明實(shí)例性集成電路的制作階段。
[0009]參考圖1A，在半導(dǎo)體襯底102中及上形成集成電路100，半導(dǎo)體襯底102例如為單晶硅晶片、絕緣體上硅(SOI)晶片、具有不同晶體定向的區(qū)的混合定向技術(shù)(HOT)晶片或適于制作集成電路100的其它材料。集成電路100包含P溝道金屬氧化物半導(dǎo)體(PMOS)晶體管區(qū)104及η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管區(qū)106。集成電路100可包含在襯底102的頂部表面處的場(chǎng)氧化物108以橫向隔離集成電路100的組件。
[0010]PMOS晶體管區(qū)104包含接近于彼此安置的多個(gè)PMOS柵極結(jié)構(gòu)110。PMOS柵極結(jié)構(gòu)110可為單個(gè)多指PMOS晶體管的柵極或可為例如在靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元中的NOR門中出現(xiàn)的單獨(dú)晶體管的柵極。PMOS柵極結(jié)構(gòu)110中的每一者可包含在襯底102的頂部表面處的柵極電介質(zhì)層112、在柵極電介質(zhì)層112上的(例如)多晶硅柵極114、在柵極114上的金屬硅化物層116及在柵極114的橫向表面上的二氧化硅及氮化硅柵極偏移間隔件118。在柵極偏移間隔件118的橫向表面上形成氮化硅源極/漏極間隔件120。在襯底102中鄰近于PMOS柵極結(jié)構(gòu)110且部分重疊于PMOS柵極結(jié)構(gòu)110下方而形成P型源極/漏極(PSD)區(qū)122。在襯底102的頂部表面處于PSD區(qū)122上方形成金屬硅化物124。在襯底102的η型阱126中形成PMOS晶體管區(qū)104。
[0011]對(duì)應(yīng)地，NMOS晶體管區(qū)106包含接近于彼此安置的多個(gè)NMOS柵極結(jié)構(gòu)128。NMOS柵極結(jié)構(gòu)128可為單個(gè)多指NMOS晶體管的柵極或可為例如在NAND門中或在SRAM單元中出現(xiàn)的單獨(dú)晶體管的柵極。NMOS柵極結(jié)構(gòu)128中的每一者可包含在襯底102的頂部表面處的柵極電介質(zhì)層130、在柵極電介質(zhì)層130上的也為多晶硅的柵極132、在柵極132上的金屬硅化物層134及在柵極132的橫向表面上的二氧化硅及氮化硅柵極偏移間隔件136。在柵極偏移間隔件136的橫向表面上形成氮化硅源極/漏極間隔件138。在襯底102中鄰近于NMOS柵極結(jié)構(gòu)128且部分重疊于NMOS柵極結(jié)構(gòu)128下方而形成N型源極/漏極(NSD)區(qū)140。在襯底102的頂部表面處于NSD區(qū)140上方形成金屬硅化物142。在襯底102的P型阱144中形成NMOS晶體管區(qū)106。
[0012]在本實(shí)例的一個(gè)版本中，PMOS柵極結(jié)構(gòu)110的柵極114可具有小于50納米的柵極長(zhǎng)度且以小于100納米安置于PMOS柵極結(jié)構(gòu)110的柵極114的鄰近實(shí)例之間。類似地，NMOS柵極結(jié)構(gòu)128的柵極132可具有小于50納米的柵極長(zhǎng)度且以小于100納米安置于NMOS柵極結(jié)構(gòu)128的柵極132的鄰近實(shí)例之間。
[0013]參考圖1Β，源極/漏極間隔件蝕刻過(guò)程移除圖1A的PMOS晶體管區(qū)104的源極/漏極間隔件120及NMOS晶體管區(qū)106的源極/漏極間隔件138。舉例來(lái)說(shuō)，源極/漏極間隔件蝕刻過(guò)程可包含其中將集成電路100在140°C到170°C下暴露于磷酸水溶液146的濕蝕刻步驟，如圖1B中所描繪。用于移除源極/漏極間隔件120及138的其它過(guò)程(例如使用氟及氧自由基的各向同性等離子蝕刻)在本實(shí)例的范圍內(nèi)。所述源極/漏極間隔件蝕刻過(guò)程并不完全移除PMOS晶體管區(qū)104的柵極偏移間隔件118及NMOS晶體管區(qū)106的柵極偏移間隔件136。
[0014]參考圖1C，在集成電路100的現(xiàn)有頂部表面上形成CESL間隔件層150的第一子層148。在本實(shí)例中，第一子層148可為二氧化硅。舉例來(lái)說(shuō)，第一子層148可使用次大氣壓化學(xué)氣相沉積(SACVD)過(guò)程形成且在PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128上為實(shí)質(zhì)上保形的。舉例來(lái)說(shuō)，第一子層148在PMOS晶體管區(qū)104的柵極偏移間隔件118及NMOS晶體管區(qū)106的柵極偏移間隔件136的橫向表面上可為3納米到7納米厚。
[0015]在第一子層148上形成CESL間隔件層150的第二子層152。在本實(shí)例的一個(gè)版本中，第二子層152可為氮化硅。第二子層152的氮化硅版本可通過(guò)使用硅烷及氨氣的等離子增強(qiáng)化學(xué)氣相沉積(PECVD)過(guò)程形成或可使用形成類似于原子層沉積(ALD)的多站循序沉積過(guò)程(例如諾發(fā)保形膜沉積(CFD)過(guò)程)形成。在本實(shí)例的另一版本中，第二子層152可為通過(guò)PECVD過(guò)程或通過(guò)多站循序沉積過(guò)程形成的碳化硅。舉例來(lái)說(shuō)，第二子層152在橫向鄰近于柵極偏移間隔件118及136處可為12納米到17納米厚。
[0016]參考圖1D，使用氟自由基及氧氣的各向異性反應(yīng)性離子蝕刻(RIE)過(guò)程154從PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的頂部表面且從集成電路100的現(xiàn)有頂部表面的在PMOS柵極結(jié)構(gòu)110與NMOS柵極結(jié)構(gòu)128之間的部分移除圖1C的CESL間隔件層150，從而在PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的橫向表面上留下CESL間隔件層150以形成傾斜CESL間隔件156，傾斜CESL間隔件156具有為PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的高度160的1/4到3/4的高度158。傾斜CESL間隔件156在傾斜CESL間隔件156的底部處可具有5納米到15納米的寬度162。將CESL間隔件層150形成為包含二氧化硅第一子層148及氮化硅第二子層152可為傾斜CESL間隔件156提供所要形狀。
[0017]參考圖1E，在集成電路100的現(xiàn)有頂部表面上方形成CESL 164。舉例來(lái)說(shuō)，CESL164可為15納米到30納米厚。由于傾斜CESL間隔件156的存在，CESL 164不具有在PMOS柵極結(jié)構(gòu)110之間或在NMOS柵極結(jié)構(gòu)128之間的凹角表面輪廓。凹角表面輪廓在較靠近于襯底102處于PSD區(qū)122上方或于NSD區(qū)140上方具有在CESL 164的面對(duì)表面之間的較寬間隔。CESL 164可包含一或多個(gè)氮化硅層且可能地可包含二氧化硅。在本實(shí)例的一個(gè)版本中，CESL 164可具有大于100兆帕的壓應(yīng)力，此可合意地增強(qiáng)PMOS晶體管區(qū)104的驅(qū)動(dòng)電流。
[0018]圖1F到IH描繪集成電路100的任選額外制作步驟，其中圖1E的CESL 164為第一CESL 164，且第二 CESL形成。參考圖1F，在PMOS晶體管區(qū)104上方形成第一 CESL蝕刻掩模166以便暴露NMOS晶體管區(qū)106上方的第一 CESL 164。第一 CESL蝕刻掩模166可包含光致抗蝕劑且通過(guò)光刻過(guò)程形成。隨后，第一 CESL蝕刻過(guò)程移除NMOS晶體管區(qū)106上方的第一 CESL 164的至少大部分。第一 CESL蝕刻過(guò)程可包含使用氟自由基及氧氣的RIE步驟。在完成第一 CESL蝕刻過(guò)程之后移除第一 CESL蝕刻掩模166。
[0019]參考圖1G，在第一 CESL 164上方且在NMOS晶體管區(qū)106上方形成第二 CESL168。舉例來(lái)說(shuō)，第二 CESL 168可為15納米到30納米厚。由于傾斜CESL間隔件156的存在，第二CESL 168不具有在PMOS柵極結(jié)構(gòu)110之間或在NMOS柵極結(jié)構(gòu)128之間的凹角表面輪廓。第二 CESL 168可包含一或多個(gè)氮化硅層且可能地可包含二氧化硅。在本實(shí)例的一個(gè)版本中，第二 CESL 168可具有大于100兆帕的張應(yīng)力，此可合意地增強(qiáng)NMOS晶體管區(qū)106的驅(qū)動(dòng)電流。
[0020]參考圖1H，在NMOS晶體管區(qū)106上方形成第二 CESL蝕刻掩模170以便暴露PMOS晶體管區(qū)104上方的第二 CESL 168。第二 CESL蝕刻掩模170可包含光致抗蝕劑且通過(guò)光刻過(guò)程形成，類似于圖1F的第一 CESL蝕刻掩模166。隨后，第二 CESL蝕刻過(guò)程移除PMOS晶體管區(qū)104上方的第二 CESL 168的至少大部分。第二 CESL蝕刻過(guò)程可包含使用氟自由基及氧氣的RIE步驟，類似于參考圖1F所論述的CESL蝕刻過(guò)程。在完成第二 CESL蝕刻過(guò)程之后移除第二 CESL蝕刻掩模170。
[0021]參考圖1I，在集成電路100的現(xiàn)有頂部表面(包含第一 CESL 164及第二 CESL168(如果存在))上方形成PMD層172。舉例來(lái)說(shuō)，PMD層172可包含通過(guò)PECVD沉積且通過(guò)化學(xué)機(jī)械拋光(CMP)過(guò)程調(diào)平的為100納米到1000納米厚的二氧化硅層、磷硅酸鹽玻璃(PSG)或硼磷硅酸鹽玻璃(BPSG)。可在PMD層172上方形成任選PMD帽層174。PMD帽層174可為10納米到100納米的硬材料，例如氮化硅、氮碳化硅或碳化硅。由于第一 CESL 164及第二 CESL 168不具有在PMOS柵極結(jié)構(gòu)110之間及在NMOS柵極結(jié)構(gòu)128之間的凹角表面輪廓，因此PMD層172可有利地?zé)o在PMOS柵極結(jié)構(gòu)110之間及在NMOS柵極結(jié)構(gòu)128之間的空隙。
[0022]將認(rèn)識(shí)到，在本實(shí)例的一個(gè)版本中，集成電路100可通過(guò)參考圖1A到圖1E及隨后圖1H(即，具有第二 CESL 168)所描述的步驟形成。還將認(rèn)識(shí)到，在替代版本中，集成電路100可通過(guò)參考圖1A到圖1G及隨后圖1H(即，具有第二 CESL 168的毯覆配置)所描述的步驟形成。將進(jìn)一步認(rèn)識(shí)到，第一 CESL 164及第二 CESL 168的相對(duì)形成次序可從參考圖1E到圖1H所描述的次序反轉(zhuǎn)。
[0023]圖2A及2B描繪對(duì)圖1C及ID中所描繪的序列的用于形成傾斜CESL間隔件156的替代過(guò)程序列。
[0024]參考圖2A，在集成電路100的現(xiàn)有頂部表面上方將CESL間隔件層150形成為15納米到25納米厚的二氧化硅同質(zhì)層。CESL間隔件層150可通過(guò)SACVD過(guò)程或通過(guò)ALD過(guò)程形成。形成二氧化硅層同質(zhì)的CESL間隔件層150可合意地降低集成電路100的制作成本及復(fù)雜性。
[0025]參考圖2B，使用氟自由基的各向異性RIE過(guò)程154從PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的頂部表面且從集成電路100的現(xiàn)有頂部表面的在PMOS柵極結(jié)構(gòu)110與NMOS柵極結(jié)構(gòu)128之間的部分移除圖2A的CESL間隔件層150，從而在PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的橫向表面上留下CESL間隔件層150以形成傾斜CESL間隔件156，傾斜CESL間隔件156具有為PMOS柵極結(jié)構(gòu)110及NMOS柵極結(jié)構(gòu)128的高度160的1/4到3/4的高度158。傾斜CESL間隔件156可具有5納米到15納米的寬度162。
[0026]所屬領(lǐng)域的技術(shù)人員將了解，在所主張發(fā)明的范圍內(nèi)，可對(duì)所描述的實(shí)施例做出額外修改，且許多其它實(shí)施例也為可能的。
【權(quán)利要求】
1.一種集成電路，其包括: 半導(dǎo)體襯底； 多個(gè)P溝道金屬氧化物半導(dǎo)體PMOS柵極結(jié)構(gòu)，其接近于彼此安置于所述半導(dǎo)體襯底上，所述PMOS柵極結(jié)構(gòu)中的每一者包括: 柵極電介質(zhì)層，其安置于所述半導(dǎo)體襯底的頂部表面上； 柵極，其安置于所述柵極電介質(zhì)層上； 金屬硅化物，其安置于所述柵極上 '及 柵極偏移間隔件，其安置于所述柵極的橫向表面上； 多個(gè)η溝道金屬氧化物半導(dǎo)體NMOS柵極結(jié)構(gòu)，其接近于彼此安置于所述半導(dǎo)體襯底上,所述NMOS柵極結(jié)構(gòu)中的每一者包括: 柵極電介質(zhì)層，其安置于所述半導(dǎo)體襯底的頂部表面上； 柵極，其安置于所述柵極電介質(zhì)層上； 金屬硅化物，其安置于所述柵極上；及 柵極偏移間隔件，其安置于所述柵極的橫向表面上； 傾斜觸點(diǎn)蝕刻止擋層CESL間隔件，其安置于所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的橫向表面上及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的橫向表面上，所述傾斜CESL間隔件具有為所述PMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的高度的1/4到3/4的高度；CESL，其安置于所述PMOS柵極結(jié)構(gòu)及所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方，所述CESL包括氮化硅，所述CESL無(wú)在所述PMOS柵極結(jié)構(gòu)之間的凹角表面輪廓；及 金屬前電介質(zhì)PMD層,其安置于所述CESL上方。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述傾斜CESL間隔件包括:二氧化硅第一子層，其鄰接所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件；及氮化硅第二子層，其安置于所述第一子層上。
3.根據(jù)權(quán)利要求2所述的集成電路，其中所述第一子層具有3納米到7納米的厚度；且所述第二子層具有12納米到17納米的厚度。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述傾斜CESL間隔件包括鄰接所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的二氧化硅同質(zhì)層。
5.根據(jù)權(quán)利要求4所述的集成電路，其中所述二氧化硅同質(zhì)層具有15納米到25納米的厚度。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述傾斜CESL間隔件在所述傾斜CESL間隔件的底部處具有5納米到15納米的寬度。
7.根據(jù)權(quán)利要求1所述的集成電路，其中所述傾斜CESL間隔件在所述傾斜CESL間隔件的底部處具有5納米到15納米的寬度。
8.根據(jù)權(quán)利要求1所述的集成電路，其中所述CESL也安置于所述NMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方，所述CESL無(wú)在所述NMOS柵極結(jié)構(gòu)之間的凹角表面輪廓。
9.根據(jù)權(quán)利要求1所述的集成電路，其中所述CESL為第一CESL，且所述第一 CESL不安置于所述NMOS柵極結(jié)構(gòu)上方，且所述集成電路進(jìn)一步包括安置于所述NMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方的第二 CESL，所述第二 CESL無(wú)在所述NMOS柵極結(jié)構(gòu)之間的凹角表面輪廓。
10.一種形成集成電路的方法，其包括: 提供半導(dǎo)體襯底； 形成接近于彼此安置的多個(gè)PMOS柵極結(jié)構(gòu)； 形成接近于彼此安置的多個(gè)NMOS柵極結(jié)構(gòu)； 在所述PMOS柵極結(jié)構(gòu)的柵極偏移間隔件的橫向表面上形成源極/漏極間隔件；在所述NMOS柵極結(jié)構(gòu)的柵極偏移間隔件的橫向表面上形成源極/漏極間隔件；從所述PMOS柵極結(jié)構(gòu)移除所述源極/漏極間隔件且從所述NMOS柵極結(jié)構(gòu)移除所述源極/漏極間隔件； 在所述集成電路的現(xiàn)有頂部表面上方包含在所述PMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)上方形成CESL間隔件層； 執(zhí)行各向異性反應(yīng)性離子蝕刻RIE過(guò)程，其從所述PMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的頂部表面且從所述集成電路的所述現(xiàn)有頂部表面的在所述PMOS柵極結(jié)構(gòu)與所述NMOS柵極結(jié)構(gòu)之間的部分移除所述CESL間隔件層，從而在所述PMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的橫向表面上留下所述CESL間隔件層以便形成傾斜CESL間隔件，所述傾斜CESL間隔件具有為所述PMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的高度的1/4到3/4的高度； 在所述PMOS柵極結(jié)構(gòu)及所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方形成CESL，所述CESL包括氮化硅，所述CESL無(wú)在所述PMOS柵極結(jié)構(gòu)之間的凹角表面輪廓；及在所述CESL上方形成PMD層。
11.根據(jù)權(quán)利要求10所述的方法，其中形成所述CESL間隔件層包括:形成鄰接所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的二氧化硅第一子層；及形成安置于所述第一子層上的氮化硅第二子層。
12.根據(jù)權(quán)利要求11所述的方法，其中形成所述第一子層包含次大氣壓化學(xué)氣相沉積SACVD過(guò)程。
13.根據(jù)權(quán)利要求11所述的方法，其中形成所述第二子層包含使用硅烷及氨氣的等離子增強(qiáng)化學(xué)氣相沉積PECVD過(guò)程。
14.根據(jù)權(quán)利要求11所述的方法，其中所述形成所述第二子層的步驟包含多站循序沉積過(guò)程。
15.根據(jù)權(quán)利要求11所述的方法，其中執(zhí)行所述形成所述第一子層的步驟使得所述第一子層具有3納米到7納米的厚度；且執(zhí)行所述形成所述第二子層的步驟使得所述第二子層具有12納米到17納米的厚度。
16.根據(jù)權(quán)利要求10所述的方法，其中所述形成所述CESL間隔件層的步驟包括形成鄰接所述PMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的二氧化硅同質(zhì)層。
17.根據(jù)權(quán)利要求16所述的方法，其中執(zhí)行所述形成所述同質(zhì)層的步驟使得所述同質(zhì)層具有15納米到25納米的厚度。
18.根據(jù)權(quán)利要求10所述的方法，其中執(zhí)行所述執(zhí)行所述各向異性RIE過(guò)程的步驟使得所述傾斜CESL間隔件在所述傾斜CESL間隔件的底部處具有5納米到15納米的寬度。
19.根據(jù)權(quán)利要求10所述的方法，其中所述CESL為第一CESL，且執(zhí)行所述形成所述CESL的步驟使得在所述NMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方形成CESL，所述CESL無(wú)在所述NMOS柵極結(jié)構(gòu)之間的凹角表面輪廓，且所述方法進(jìn)一步包括以下步驟: 在所述多個(gè)PMOS柵極結(jié)構(gòu)上方的所述第一 CESL上方形成CESL蝕刻掩模以便暴露所述多個(gè)NMOS柵極結(jié)構(gòu)上方的所述第一 CESL ； 移除所述多個(gè)NMOS柵極結(jié)構(gòu)上方的所述第一 CESL的至少大部分，同時(shí)所述CESL蝕刻掩模處于原位； 移除所述CESL蝕刻掩模；及 在所述形成所述PMD層的步驟之前，在所述NMOS柵極結(jié)構(gòu)及所述NMOS柵極結(jié)構(gòu)的所述柵極偏移間隔件的所述橫向表面上的所述傾斜CESL間隔件上方形成第二 CESL，所述第二 CESL包括氮化硅，所述第二 CESL無(wú)在所述NMOS柵極結(jié)構(gòu)之間的凹角表面輪廓。
20.根據(jù)權(quán)利要求10所述的方法，其中用磷酸水溶液的濕蝕刻執(zhí)行移除所述源極/漏極間隔件的步驟。
【文檔編號(hào)】H01L21/336GK104412378SQ201380035182
【公開(kāi)日】2015年3月11日 申請(qǐng)日期:2013年7月15日 優(yōu)先權(quán)日:2012年7月19日
【發(fā)明者】湯姆·Lll 申請(qǐng)人:德州儀器公司