碳化硅半導體裝置及其制造方法
【專利摘要】本發(fā)明的碳化硅半導體裝置，具備：碳化硅半導體層；柵極絕緣層，其配置在碳化硅半導體層上，且包含硅氧化膜；柵極電極，其配置在柵極絕緣層上；碳遷移層，其位于碳化硅半導體層與硅氧化膜之間，且碳原子濃度相對于碳化硅半導體層中的碳原子濃度為10％以上且90％以下，在碳遷移層中與氮原子濃度成為最大的位置相比更靠近硅氧化膜側(cè)的區(qū)域，氮原子濃度的積分值相對于碳原子濃度的積分值的比率為0.11以上。
【專利說明】碳化硅半導體裝置及其制造方法

【技術領域】
[0001]本發(fā)明涉及一種采用了碳化硅的寬帶隙半導體裝置。

【背景技術】
[0002]寬帶隙半導體，與硅半導體相比，耐壓更高，且能夠流過更大電流，因此作為功率器件等的半導體材料而備受關注。在寬帶隙半導體中，由于采用了碳化硅(SiC)的碳化硅半導體，尤其具有較高的絕緣破壞電場，因此被期待作為下一代的低損耗功率器件用的材料。作為采用了碳化硅半導體的半導體裝置，存在作為單極性的開關器件的金屬-絕緣體-半導體場效應晶體管(Metal-1nsulator-Semiconductor Field-Effect Transistor:M I SFET)。金屬-氧化物-半導體場效應晶體管(Metal-Oxide-SemiconductorField-Effect Transistor:M0SFET)是MISFET 中的一種。SiC-MOSFET 可執(zhí)行高速動作，作為用于實現(xiàn)功率器件的小型化以及低損耗化的關鍵的半導體裝置而備受關注。
[0003]SiC-MOSFET，存在溝道遷移率比理論界限顯著低的問題。在SiC-MOSFET中溝道遷移率低的原因被認為在于，因為在碳化硅半導體與硅氧化膜(S12膜)之間的界面，存在界面能級(level)等的較多的缺陷。因此，為了降低在氧化膜與碳化硅半導體之間的界面的缺陷，而研究了在通過熱氧化或者化學氣相沉積(CVD)法等形成氧化膜之后進行氮化處理。通過在氧化膜與碳化硅半導體之間的界面摻雜高濃度的氮，從而期待能夠降低界面能級密度，改善溝道遷移率。例如，在非專利文獻I中，公開了在氮氣氛中以1175°C進行2小時的熱處理，在硅氧化膜與碳化硅半導體之間的界面，導入面積濃度為例如2X 114CnT2以上的氮。
[0004]另一方面，在例如專利文獻I中，公開了在SiC-MOSFET的截止時若對柵極電極施加負偏置，則會產(chǎn)生閾值電壓(Vth)隨時間經(jīng)過而發(fā)生變動(向負側(cè)偏移)的現(xiàn)象。在專利文獻I中，記載了上述的現(xiàn)象會因如下原因而產(chǎn)生，即:在硅氧化膜與碳化硅半導體之間的界面附近高密度地存在有空穴陷阱，作為正電荷的空穴慢慢被俘獲。另外，為了抑制該變動，提出了抑制碳化硅半導體與硅氧化膜之間的界面的氮原子濃度，使之比非專利文獻I還小(小于 1.6 X 114CnT2)。
[0005]另外，公知在采用了硅(Si)半導體的P溝道MOSFET中，若對柵極電極也施加負偏置，貝1J會產(chǎn)生閾值電壓發(fā)生變動的現(xiàn)象(被稱作NBTI (Negative Bias TemperatureInstability))。閾值電壓的變動量是在長時間(例如100h)的應力電壓下為0.1V以下。該原因被認為是因有載流子出入于Si的懸掛鍵等而引起的界面能級(例如專利文獻2)，與在SiC-MOSFET中產(chǎn)生的上述現(xiàn)象的原因完全不同。
[0006]專利文獻
[0007]【專利文獻I】日本特開2011-82454號公報
[0008]【專利文獻2】日本特開2004-253777號公報
[0009]非專利文獻
[0010]【非專利文獻I ]J.Appl.Phys., Vol.93, N0.5,2003, p.2719


【發(fā)明內(nèi)容】

[0011]發(fā)明要解決的課題
[0012]然而，本發(fā)明人發(fā)現(xiàn)在SiC-MOSFET中，在對柵極電極施加了正偏置的情況下，也能產(chǎn)生閾值電壓的變動。有時在施加了正偏置的情況下產(chǎn)生的閾值電壓的變動量會變得極其大(例如數(shù)1mV?數(shù)V)。
[0013]本發(fā)明人進一步專心研究的結(jié)果是，找到:因正偏置的施加而產(chǎn)生的閾值變動是因與施加上述的負偏置而產(chǎn)生的閾值變動完全不同的因素以及機制而引起的。關于本發(fā)明人的研究結(jié)果后述。因此，難以通過與現(xiàn)有技術同樣的方法來充分抑制因正偏置的施加而引起的閾值變動。
[0014]本發(fā)明的一個實施方式在于，鑒于上述情況，提供一種抑制因?qū)艠O電極施加正偏置而產(chǎn)生的閾值變動的碳化硅半導體裝置。
[0015]解決課題的技術手段
[0016]本發(fā)明的一個實施方式的碳化硅半導體裝置，具備:碳化硅半導體層；柵極絕緣層，其配置在上述碳化硅半導體層上，且包含硅氧化膜；柵極電極，其配置在上述柵極絕緣層上；碳遷移層，其位于上述碳化硅半導體層與上述硅氧化膜之間，且上述碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上且90%以下，在上述碳遷移層中與氮原子濃度成為最大的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，氮原子濃度的積分值相對于碳原子濃度的積分值的比率為0.11以上。
[0017]本發(fā)明的一個實施方式的碳化硅半導體裝置的制造方法在于，包括:準備碳化硅半導體層的工序a ;工序b，是在上述碳化硅半導體層的表面形成含有硅氧化膜的柵極絕緣層的工序，且在該工序b中，在上述碳化硅半導體層與上述硅氧化膜之間，形成碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上90%以下的碳遷移層；以及工序C，是至少向上述碳遷移層導入氮原子的工序，且由此，在上述碳遷移層中與成為氮原子的峰值的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，將氮原子濃度的積分值相對于碳原子濃度的積分值的比率設為0.11以上。
[0018]發(fā)明效果
[0019]根據(jù)本發(fā)明的一個實施方式，能夠在碳化硅半導體裝置中，抑制因?qū)艠O電極施加正偏置而產(chǎn)生的閾值變動。

【專利附圖】

【附圖說明】
[0020]圖1 (a)是表示本發(fā)明的一個實施方式涉及的碳化硅半導體裝置的MOS構(gòu)造的部分剖面圖，(b)是對一個實施方式涉及的碳化硅半導體裝置(縱型M0SFET)進行例示的剖面圖。
[0021]圖2(a)以及(b)是用于對Si02/SiC界面附近的碳遷移層進行說明的示意圖。
[0022]圖3是對碳原子濃度以及氮原子濃度的厚度方向的分布的測量結(jié)果進行例示的圖。
[0023]圖4是表示對因向柵極電極施加正偏置施加而引起的閾值的變動量AVth進行測量所得的結(jié)果的圖形，橫軸表示施加了正偏置的時間，縱軸表示閾值的變動量AVth。
[0024]圖5是用于對因向柵極電極施加正偏置而引起的閾值變動的因素進行說明的示意圖。
[0025]圖6是表示試樣B以及F的厚度方向上的氮原子濃度分布的測量結(jié)果的圖。
[0026]圖7是表示試樣B以及F的傳導帶側(cè)帶端附近的界面能級密度的測量結(jié)果的圖。
[0027]圖8是用于對氮原子濃度相對于碳原子濃度的積分值的比率R、與因施加300秒的正偏置而產(chǎn)生的閾值變動量AVths之間的相互關系進行說明的圖。
[0028]圖9是對本發(fā)明的其他實施方式涉及的碳化硅半導體裝置(橫型M0SFET)進行例示的剖面圖。

【具體實施方式】
[0029]如上所述，本發(fā)明人針對在對SiC-MOSFET施加了正偏置時閾值電壓發(fā)生變動的現(xiàn)象，研究了其機制。另外，本說明書中，所謂“對柵極電極施加了正偏置時的閾值變動”，是指相對于在對柵極電極施加正偏置之前的閾值Vthl而言，在對柵極電極施加正偏置之后的閾值Vth2發(fā)生變動。另外，將這些閾值電壓之差(Vth2-Vthl)設為閾值電壓的變動量ΔVth(V)。
[0030]本發(fā)明人進行研究的結(jié)果是，發(fā)現(xiàn)在對柵極電極施加正偏置時的閾值變動的因素至少有兩個，其中的一個是因在硅氧化膜與SiC半導體層之間殘留的碳原子而引起。這是SiC特有的因素。
[0031]在SiC-MOSFET中，有時通過對SiC半導體層的表面進行熱氧化來形成柵極氧化膜(熱氧化膜)。在熱氧化的情況下，SiC半導體層中的硅原子與氧結(jié)合成為S12 (Si+O2 — S12)，碳原子與氧結(jié)合成為COn而升華(C+nO — COn)。然而，一部分碳原子未升華，而殘留在SiC半導體層與柵極氧化膜之間的界面(SiC/Si02界面)附近。本發(fā)明人在調(diào)查時發(fā)現(xiàn)所殘留的碳原子(殘留碳)遍及例如包含SiC/Si02界面在內(nèi)的厚度為數(shù)nm的區(qū)域而存在1.0X 119CnT3以上。推測出因該殘留碳而引起的缺陷能級(或者陷阱)存在于該區(qū)域，而使閾值電壓大幅變動。而且，還查明因殘留碳而引起的閾值變動主要發(fā)生在剛剛開始向柵極電極施加正偏置之后至短時間經(jīng)過為止的期間(例如300秒以內(nèi))。本說明書中，將在向柵極電極的累計電壓施加時間較短時產(chǎn)生的閾值變動簡稱“初始變動”。另夕卜，還知道在SiC/Si02界面附近存在殘留碳的區(qū)域的厚度、殘留碳量等并非恒定，而是隨著熱氧化中的氧化速度、熱氧化膜的厚度而發(fā)生變化。
[0032]基于這樣的見解，本發(fā)明人發(fā)現(xiàn)利用通過氮原子置換或者終止殘留碳的效果，能夠降低因殘留碳引起的閾值電壓的變動，從而實現(xiàn)本申請發(fā)明。
[0033]本發(fā)明的一個實施方式的概要如下。
[0034]本發(fā)明的一個實施方式的碳化硅半導體裝置，具備:碳化硅半導體層；配置在上述碳化硅半導體層上，且包含硅氧化膜的柵極絕緣層；配置在上述柵極絕緣層上的柵極電極；以及位于上述碳化硅半導體層與上述硅氧化膜之間，且碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上且90%以下的碳遷移層，在上述碳遷移層中與氮原子濃度最大的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，氮原子濃度的積分值相對于碳原子濃度的積分值的比率為0.11以上。
[0035]上述的碳化硅半導體裝置，還具備:例如，對上述碳化硅半導體層進行支撐的基板；在上述基板的與上述碳化硅半導體層相反的一側(cè)設置的漏極電極；和在上述碳化硅半導體層之上設置的源極電極，上述碳化硅半導體層，具有:第I導電型的漂移區(qū)域；與上述漂移區(qū)域鄰接配置的第2導電型的體區(qū)域；在上述體區(qū)域內(nèi)配置的第I導電型的雜質(zhì)區(qū)域；以及在上述體區(qū)域與上述柵極絕緣層之間，設置成連接上述漂移區(qū)域與上述雜質(zhì)區(qū)域的溝道層，上述源極電極與上述雜質(zhì)區(qū)域電連接，上述碳遷移層也可以位于上述溝道層與上述硅氧化膜之間。
[0036]上述碳化硅半導體裝置還具備:例如，對上述碳化硅半導體層進行支撐的基板；和在上述碳化硅半導體層之上設置的源極電極以及漏極電極，上述碳化硅半導體層具有:第I導電型的漂移區(qū)域；與上述漂移區(qū)域鄰接配置的第2導電型的體區(qū)域；在上述體區(qū)域內(nèi)彼此隔開間隔地配置的第I導電型的第I雜質(zhì)區(qū)域以及第2雜質(zhì)區(qū)域；和在上述體區(qū)域與上述柵極絕緣層之間設置成連接上述第I雜質(zhì)區(qū)域與上述第2雜質(zhì)區(qū)域的溝道層，上述源極電極與上述第I雜質(zhì)區(qū)域電連接，上述漏極電極與上述第2雜質(zhì)區(qū)域電連接，上述碳遷移層也可以位于上述溝道層與上述硅氧化膜之間。
[0037]上述氮原子濃度在深度方向的分布，在例如上述碳遷移層內(nèi)具有峰值。
[0038]本發(fā)明的一個實施方式的碳化硅半導體裝置的制造方法，包括:準備碳化硅半導體層的工序(a);工序(b)，是在上述碳化硅半導體層的表面形成包含硅氧化膜的柵極絕緣層的工序，且在該的工序(b)中，在上述碳化硅半導體層與上述硅氧化膜之間，形成碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上且90%以下的碳遷移層；以及工序(C)，是至少向上述碳遷移層導入氮原子的工序，且由此，在上述碳遷移層中與成為氮原子的峰值的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，將氮原子濃度的積分值相對于碳原子濃度的積分值的比率設為0.11以上。
[0039]上述工序(b)，也可以包含對上述碳化硅半導體層的上述表面進行熱氧化來形成上述硅氧化膜的工序。
[0040]上述工序(C)，包含例如，對形成了上述柵極絕緣層的上述碳化硅半導體層，在含氮的氣氛中以1200°C以上的溫度進行熱處理的工序。
[0041]如上述那樣，在本發(fā)明的一個實施方式中，在SiC/Si02界面附近的存在殘留碳的區(qū)域，根據(jù)殘留碳量導入適量的氮。由此，能夠抑制因殘留碳而引起的初始變動。在此所謂的“SiC/Si02界面附近”，是指位于碳化硅層與硅氧化膜之間的具有規(guī)定的厚度的層。如后所述，在通過碳原子濃度來劃定碳化硅層、硅氧化膜以及位于其間的碳遷移層的情況下，相當于碳遷移層。
[0042]另外，在采用例如硅半導體的MOSFET(S1-MOSFET)中，原本就不存在殘留碳，因此不會產(chǎn)生因殘留碳而引起的閾值電壓的變動。另外，通過降低SiC-MOSFET的閾值變動的現(xiàn)有的方法，難以抑制因向柵極電極施加正偏置而引起的初始變動。在例如專利文獻1、非專利文獻I中，雖然公開了進行氮化處理，但未認識到因向柵極電極施加正偏置而引起的閾值變動的因素在于殘留碳，且對于碳遷移層中的碳原子濃度與氮原子濃度之間的關系完全沒有提及。
[0043]以下，參照附圖來對本發(fā)明的實施方式進行更具體說明。附圖中，對于同樣的構(gòu)成要素賦予相同的參照符號，為了避免冗長的說明而省略重復說明。另外，附圖所示的結(jié)構(gòu)要素被示意性示出，結(jié)構(gòu)要素的形狀不限定于圖示的形狀。
[0044]圖1(a)是用于對本實施方式的碳化硅半導體裝置進行說明的部分剖面圖。本實施方式的碳化硅半導體裝置，具備:碳化硅半導體層102 ;配置在碳化硅半導體層102上，且包含硅氧化膜(S12膜)104a的柵極絕緣層104 ;和在柵極絕緣層104上配置的柵極電極105。由此，將包含碳化硅半導體層102、柵極絕緣層104以及柵極電極105在內(nèi)的構(gòu)造體還稱作“M0S構(gòu)造體”。
[0045]在碳化硅半導體層102與硅氧化膜104a之間，設置相對于碳化硅半導體層102中的碳原子濃度具有10%以上且90%以下的碳原子濃度的層110。在本說明書中，將這樣的層110稱作碳遷移層。碳遷移層110包含氮原子。在本實施方式中，在碳遷移層110中與氮原子濃度最大的位置相比更靠近硅氧化膜104a側(cè)的區(qū)域(原子濃度積分區(qū)域)，氮原子濃度的積分值相對于碳原子濃度的積分值的比率R為0.11以上。
[0046]圖2 (a)是用于對本實施方式中的碳遷移層110進行說明的圖，是表示從硅氧化膜104a的表面起向深度方向的碳原子以及氮原子的濃度分布的一例的圖形。
[0047]在圖2 (a)所示的例中，碳原子濃度從碳化硅半導體層102朝向硅氧化膜104a側(cè)變低，碳原子濃度相對于碳化硅半導體層102中的碳原子濃度在90%至10%的范圍內(nèi)變化的區(qū)域成為碳遷移層110。例如，在對碳化硅半導體層102的表面進行熱氧化來形成硅氧化膜104a的情況下，碳遷移層110包含在熱氧化時未升華而殘留的碳原子(殘留碳)。碳遷移層110的厚度，隨著硅氧化膜104a的形成方法和條件等而變化，是例如0.5nm以上且3nm以下。在基于熱氧化而形成硅氧化膜104a的情況下，與通過CVD法等形成的情況相比，存在碳遷移層110變得更厚的傾向，其厚度是例如0.5nm以上且5nm以下。
[0048]對碳遷移層110導入氮原子。在圖示的例中，氮原子濃度分布，在碳遷移層110內(nèi)具有峰值。因此，碳遷移層110中從氮原子濃度分布成為峰值的深度起至位于硅氧化膜104a側(cè)的區(qū)域104b，成為原子濃度積分區(qū)域。在該區(qū)域中，氮原子濃度的積分值相對于碳原子濃度的積分值的比率R只要在0.11以上即可。這樣，若氮原子濃度分布的峰值位于碳遷移層110內(nèi)，則由于能夠更有效地導入氮原子，因此能得到更顯著的效果。
[0049]另外，氮原子濃度分布的峰值也可以不位于碳遷移層110內(nèi)。在該情況下，碳遷移層I1中從氮原子濃度成為最大的深度起至位于硅氧化膜104a側(cè)的區(qū)域104b，成為原子濃度積分區(qū)域。因此，如果氮原子濃度分布的峰值位于比硅氧化膜104a與碳遷移層110之間的界面的深度(碳原子濃度成為10%的深度)更深的位置，則能夠確定原子濃度積分區(qū)域。例如如圖2 (b)所示，若氮原子濃度分布的峰值位于碳化硅半導體層102內(nèi)，則碳遷移層110整體成為原子濃度積分區(qū)域104b?；蛘?，氮原子濃度分布也可以不具有尖銳的峰值，而是具有平坦的區(qū)域。在平坦的區(qū)域成為碳遷移層110中的氮原子濃度的最大值的情況下，平坦的區(qū)域中從最靠硅氧化膜104a側(cè)起至硅氧化膜104a為止的區(qū)域104b成為原子濃度積分區(qū)域。
[0050]根據(jù)本實施方式，在作為包含殘留碳的區(qū)域的碳遷移層110，包含相對于碳原子量為規(guī)定的比例以上的氮原子量，因此能夠降低在對柵極電極105施加正偏置時因殘留碳而引起的閾值變動。關于其理由，參照實驗結(jié)果進行后述。
[0051]接著，以縱型MOSFET為例，對本實施方式的碳化硅半導體裝置的構(gòu)造進行具體說明。
[0052]圖1 (b)是對本實施方式的碳化硅半導體裝置(縱型M0SFET) 100進行例示的剖面圖?？v型M0SFET100具備多個單元部(unit cell)，圖1(b)表示I個單元部。
[0053]碳化硅半導體裝置100的各單元部，具備:基板101 ;在基板101的主面上配置的依次包含碳化硅半導體層102、碳遷移層110、柵極絕緣層104以及柵極電極105的MOS構(gòu)造體；在碳化硅半導體層102上設置的源極電極106 ;和在基板101的背面(與主面相反側(cè)的面)上設置的漏極電極107。參照圖1(a)，MOS構(gòu)造體具有與前述的結(jié)構(gòu)同樣的結(jié)構(gòu)。
[0054]基板101是例如低電阻的第I導電型(在此為η.型)的碳化硅基板。
[0055]柵極絕緣層104是例如硅氧化膜104a。另外，柵極絕緣層104只要包含硅氧化膜104a即可，也可以在硅氧化膜104a與柵極電極105之間包含其他絕緣膜。
[0056]碳化硅半導體層102包括:具有與第I導電型不同的第2導電型(在此為P型)的體區(qū)域122 ;位于碳化硅半導體層102中未配置體區(qū)域122的部分的第I導電型的漂移區(qū)域121 ;和在體區(qū)域122與柵極絕緣層104之間設置的溝道層125。漂移區(qū)域121與體區(qū)域122鄰接地配置。漂移區(qū)域121，是例如以比基板101更低的濃度含有η型雜質(zhì)的n_型的碳化硅半導體區(qū)域。在體區(qū)域122的內(nèi)部，以高濃度配置包含第I導電型的雜質(zhì)(在此為η.型)的雜質(zhì)區(qū)域(源極區(qū)域)123。雜質(zhì)區(qū)域123與源極電極106相接。另外，在體區(qū)域122的內(nèi)部，也可以以比體區(qū)域122更高的濃度配置包含第2導電型的雜質(zhì)(在此為P+型)的接觸區(qū)域124。接觸區(qū)域124與源極電極106相接地配置。因此，體區(qū)域122，介由接觸區(qū)域124與源極電極106電連接。
[0057]溝道層125，在體區(qū)域122上配置成連接漂移區(qū)域121與雜質(zhì)區(qū)域123。溝道層125也可以是例如第I導電型(在此為η型)的碳化硅層。在該例子中，溝道層125設置為從體區(qū)域122以及位于其內(nèi)部的源極區(qū)域123上至鄰接的體區(qū)域122以及位于其內(nèi)部的源極區(qū)域123上為止橫跨位于它們的體區(qū)域122之間的漂移區(qū)域121。溝道層125中的位于體區(qū)域122上的部分，作為載流子遷移的溝道發(fā)揮作用。
[0058]碳化娃半導體層102,也可以具有:在基板101上通過外延生長而形成的碳化娃外延層(例如厚度:10 μ m)、和在碳化硅外延層上形成的溝道層125。在該情況下，也可以在碳化硅外延層形成體區(qū)域122、漂移區(qū)域121以及接觸區(qū)域124。另外，溝道層125，也可以通過外延生長而形成在碳化硅外延層上。
[0059]在碳化硅半導體裝置100中，通過對柵極電極105施加的電壓，從而能夠讓電流在位于柵極電極105之下的溝道層125流動。因此，來自漏極電極107的電流(漏極電流)，經(jīng)由基板101、漂移區(qū)域121、溝道層125以及源極區(qū)域123向源極電極106流動(導通狀態(tài))。
[0060]本實施方式中的基板101，優(yōu)選包含例如、I X 118CnT3以上的η型雜質(zhì)?；?01中包含的η型雜質(zhì)優(yōu)選為氮、磷或者砷等。漂移區(qū)域121，可以摻雜IX 114CnT3?IXlO16cnT3左右的η型雜質(zhì),雜質(zhì)區(qū)域123可以摻雜IX 119CnT3?IX 121CnT3左右的η型雜質(zhì)。該情況下的η型雜質(zhì)可以是氮。溝道層125，可以包含微量的氮、磷或者銻等η型雜質(zhì)。體區(qū)域122也可以包含IXlO16Cnr3?2Χ 119CnT3左右的ρ型雜質(zhì)，接觸區(qū)域124可以包含5Χ 119CnT3左右的P型雜質(zhì)。體區(qū)域122中的ρ型雜質(zhì)濃度優(yōu)選為IX 117CnT3以上。
[0061]雖然未圖示，但可以根據(jù)需要形成將柵極電極105以及源極電極106覆蓋的層間絕緣膜，在層間絕緣膜形成與柵極電極105以及源極電極106等連接的布線。另外，在該示例中，源極電極106設置成與源極區(qū)域123以及接觸區(qū)域124雙方相接，但源極電極106也可以不與接觸區(qū)域124相接。在該情況下，也可以在接觸區(qū)域124上形成接觸電極，通過布線等來連接源極電極106和接觸電極。接觸區(qū)域124只要配置在體區(qū)域122內(nèi)即可，也可以不與源極區(qū)域123相接。
[0062]即使在碳化硅半導體裝置100中，也可以如參照圖1(a)前述的那樣，在碳化硅半導體層102 (在此為溝道層125)與硅氧化膜104a之間定位碳遷移層110。在碳遷移層110中與氮原子濃度最大的位置相比更靠近硅氧化膜104a側(cè)的區(qū)域(原子濃度積分區(qū)域)，氮原子濃度的積分值相對于碳原子濃度的積分值的比率R為0.11以上。通過將氮原子濃度的比率R設定在上述范圍，從而不僅能夠降低界面能級密度，還能夠降低對柵極電極105施加了正偏置時的閾值變動。
[0063]<氮原子濃度的比率R的計算方法>
[0064]氮原子濃度的積分值相對于碳原子濃度的積分值的比率R，能夠按照例如以下方式求出。
[0065]首先，采用二次離子質(zhì)量分析(SMS)，測量硅氧化膜104a與碳化硅半導體層102之間的界面附近的碳原子濃度以及氮原子濃度。圖3是例示通過SIMS得到的、碳原子以及氮原子在深度方向的濃度分布的圖形。圖形的橫軸表示距離硅氧化膜104a的表面的深度。
[0066]接著,求出碳原子濃度成為碳化娃半導體層102的碳原子濃度的10%以上且90%以下的深度，對碳遷移層110進行劃定(圖2(a)以及(b)參照)。進而，求出碳遷移層110中的氮原子濃度成為最大的深度，對原子濃度積分區(qū)域進行劃定。
[0067]之后，進行原子濃度積分區(qū)域中的碳原子濃度以及氮原子濃度的積分。所得到的積分值，能夠評價作為忽略了深度方向的維數(shù)(dimens1n)的、面積氮原子濃度(原子/cm2)以及面積碳原子濃度(原子/cm2)。
[0068]對深度方向的濃度進行積分，通過采用能夠忽略深度方向的維數(shù)的面積濃度作為濃度的指標，從而能夠降低深度方向的分辨率精度的影響。
[0069]<碳化硅半導體裝置100的制造方法>
[0070]接著，對碳化硅半導體裝置100的制造方法的一例進行說明。
[0071]首先,在基板101上通過外延生長形成η型的碳化娃外延層。碳化娃外延層的雜質(zhì)濃度，能夠通過在外延生長中添加雜質(zhì)(例如氮)氣體來進行控制。
[0072]接著，通過在碳化硅外延層注入ρ型雜質(zhì)離子(在此為Al (鋁)離子)，從而在碳化硅外延層形成多個體區(qū)域122。碳化硅外延層中未形成體區(qū)域122的區(qū)域，成為η型的漂移區(qū)域。
[0073]接著，通過在體區(qū)域122內(nèi)注入η型雜質(zhì)離子(在此為N(氮)離子)，從而形成源極區(qū)域123。另外，通過在體區(qū)域122內(nèi)注入ρ型雜質(zhì)離子(Al離子)，從而形成接觸區(qū)域124。
[0074]之后，進行用于使注入碳化硅外延層的雜質(zhì)離子激活的退火(激活退火)。激活退火，是在例如Ar氣氛中、以1700°C的溫度在30分鐘內(nèi)進行的。
[0075]接著，在碳化硅外延層上，進一步使碳化硅外延生長來形成溝道層125。這樣便得到碳化硅半導體層102。
[0076]溝道層125是η型，其雜質(zhì)濃度設置為例如I X 1015cnT3，厚度設置為10nm左右。溝道層125的雜質(zhì)濃度，能夠通過在外延生長中添加雜質(zhì)(例如氮)氣體來進行控制。溝道層125的厚度，在之后形成柵極絕緣層時減少。另外，即使在溝道層125含有作為η型雜質(zhì)的氮的情況下，該氮濃度也為例如2Χ 119CnT3左右。因此，在之后的工序中通過熱氧化而形成柵極絕緣層的區(qū)域所包含的氮量為SIMS檢測下限以下，與通過后述的氮化處理在該區(qū)域摻雜的氮量相比極其少。
[0077]接著，通過使溝道層125的表面部分熱氧化，從而在溝道層125上形成硅氧化膜104a作為柵極絕緣層104。熱氧化，例如能夠在干氧氣氛中以1100°C?1250°C左右的溫度進行。處理時間能夠被適當調(diào)整，以得到所希望的厚度的熱氧化膜(硅氧化膜104a)。在熱氧化時，也可以在氧氣氛中添加氮氣或者氬氣等稀釋氣體。在此，在干氧氣氛中，以1200°C的溫度形成厚度為70nm的硅氧化膜104a。在形成厚度為例如70nm的硅氧化膜104a的情況下，通過熱氧化從而使溝道層125的表面部分被消耗30nm左右。
[0078]在該工序中，碳化硅半導體層102 (在此為溝道層125)中的硅原子變成二氧化硅，并且碳化硅半導體層102中的碳原子變成COn并升華。然而，一部分碳原子未升華而是殘留在碳化硅半導體層102與通過熱氧化而形成的硅氧化膜104a之間，成為殘留碳。這樣，便形成含有殘留碳的碳遷移層110。
[0079]另外，硅氧化膜104a，也可以通過熱氧化以外的方法、例如高溫熱(pyrogenic)氧化、化學氣相沉積(CVD)法等形成。即使在采用熱氧化以外的方法的情況下，也能形成碳遷移層110。其中，若采用熱氧化，則與其他方法相比，殘留碳的量變得更多，因此根據(jù)本申請發(fā)明，能夠更有效地抑制因殘留碳而弓I起的閾值變動。
[0080]接著，從硅氧化膜104a的上方，至少對碳遷移層110進行氮的摻雜(氮化處理)。氮的摻雜能夠在例如一氧化氮(NO)氣氛中以1200°C以上的溫度進行。氮化處理溫度以及時間被適當調(diào)整，使得所希望的量的氮被導入碳遷移層110。處理氣氛不限定于一氧化氮氣氛，也可以是含氮的各種氣體氣氛。在進行氮的摻雜時，優(yōu)選以氮進行稀釋，使得一氧化碳不被過多分解。
[0081]接著，在柵極絕緣層104上形成柵極電極105。柵極電極105，也可以通過對例如摻雜了 η型雜質(zhì)的聚合硅膜進行沉積，并對其進行圖案化來形成。在采用聚合硅膜來形成柵極電極105的情況下，也可以在柵極電極105的上部設置硅化物層。
[0082]之后，形成源極電極106以及漏極電極。源極電極106，能夠通過與源極區(qū)域123以及接觸區(qū)域124相接地形成Ni膜，并采用熱處理來進行SiC與Ni之間的合金化反應來形成。由此得到的源極電極106包含鎳硅化合物，且與源極區(qū)域123以及接觸區(qū)域124形成歐姆接合。漏極電極107也同樣地通過在基板101的背面沉積Ni，并進行基板101中的SiC與Ni之間的合金化反應來形成。
[0083](實施例)
[0084]以下，由于使氮化處理的條件改變來制作了多個評價用試樣(SiC-MOSFET)A?F，并對這些試樣的閾值電壓的變動量進行了評價，因此對其方法以及結(jié)果進行說明。
[0085]〈試樣的制作〉
[0086]試樣A?F的制作中采用晶型為4Η、且偏離角為4°的碳化硅基板。并且，在這些試樣中，通過對碳化硅半導體層(溝道層)的表面進行熱氧化，從而形成了硅氧化膜(厚度:70nm)。熱氧化是在干氧氣氛中以1200°C的溫度進行的。氮化處理，通過在一氧化氮氣氛中從硅氧化膜的上方導入氮而進行。具體而言，在大氣壓下向腔室內(nèi)以Islm的流量(其中，slm為0°C、101.3KPa下的L/min。)導入一氧化氮，以4slm的流量導入氮來進行熱處理。氮化處理條件(溫度以及時間)按每個試樣而不同。試樣A~F中的導入氮時的溫度以及時間如表1所示。假設氮化處理條件以外的工藝條件完全相同，來制作了圖1(b)所示的縱型MOSFET，得到試樣A~F。
[0087]【表1】
[0088]

【權(quán)利要求】
1.一種碳化硅半導體裝置，具備: 碳化娃半導體層； 柵極絕緣層，其配置在上述碳化硅半導體層上，且包含硅氧化膜； 柵極電極，其配置在上述柵極絕緣層上； 碳遷移層，其位于上述碳化硅半導體層與上述硅氧化膜之間，且碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上且90%以下， 在上述碳遷移層中與氮原子濃度成為最大的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，氮原子濃度的積分值相對于碳原子濃度的積分值的比率為0.11以上。
2.根據(jù)權(quán)利要求1所述的碳化硅半導體裝置，其特征在于， 該碳化硅半導體裝置還具備: 對上述碳化硅半導體層進行支撐的基板； 在上述基板的與上述碳化硅半導體層相反的一側(cè)設置的漏極電極；和 在上述碳化硅半導體層上設置的源極電極， 上述碳化硅半導體層具有: 第I導電型的漂移區(qū)域； 與上述漂移區(qū)域鄰接配置的第2導電型的體區(qū)域； 在上述體區(qū)域內(nèi)配置的第I導電型的雜質(zhì)區(qū)域；和 溝道層，其在上述體區(qū)域與上述柵極絕緣層之間設置成將上述漂移區(qū)域與上述雜質(zhì)區(qū)域連接， 上述源極電極與上述雜質(zhì)區(qū)域電連接， 上述碳遷移層位于上述溝道層與上述硅氧化膜之間。
3.根據(jù)權(quán)利要求1所述的碳化硅半導體裝置，其特征在于， 該碳化硅半導體裝置還具備: 對上述碳化硅半導體層進行支撐的基板；和 在上述碳化硅半導體層上設置的源極電極以及漏極電極， 上述碳化硅半導體層具有: 第I導電型的漂移區(qū)域； 與上述漂移區(qū)域鄰接配置的第2導電型的體區(qū)域； 在上述體區(qū)域內(nèi)彼此隔開間隔配置的第I導電型的第I雜質(zhì)區(qū)域以及第2雜質(zhì)區(qū)域；和 溝道層，其在上述體區(qū)域與上述柵極絕緣層之間設置成將上述第I雜質(zhì)區(qū)域與上述第2雜質(zhì)區(qū)域連接， 上述源極電極與上述第I雜質(zhì)區(qū)域電連接，上述漏極電極與上述第2雜質(zhì)區(qū)域電連接， 上述碳遷移層位于上述溝道層與上述硅氧化膜之間。
4.根據(jù)權(quán)利要求1至3中任一項所述的碳化硅半導體裝置，其特征在于， 上述氮原子濃度在深度方向上的分布，在上述碳遷移層內(nèi)具有峰值。
5.一種碳化硅半導體裝置的制造方法，其特征在于，包括: 工序a,準備碳化娃半導體層； 工序b，是在上述碳化硅半導體層的表面形成含有硅氧化膜的柵極絕緣層的工序，且在該工序b中，在上述碳化硅半導體層與上述硅氧化膜之間，形成碳原子濃度相對于上述碳化硅半導體層中的碳原子濃度為10%以上且90%以下的碳遷移層；以及 工序C，是至少向上述碳遷移層導入氮原子的工序，且由此，在上述碳遷移層中與成為氮原子的峰值的位置相比更靠近上述硅氧化膜側(cè)的區(qū)域，將氮原子濃度的積分值相對于碳原子濃度的積分值的比率設為0.11以上。
6.根據(jù)權(quán)利要求5所述的碳化硅半導體裝置的制造方法，其特征在于， 上述工序b包括: 對上述碳化硅半導體層的上述表面進行熱氧化來形成上述硅氧化膜的工序。
7.根據(jù)權(quán)利要求5或6所述的碳化硅半導體裝置的制造方法，其特征在于， 上述工序c包括: 對形成了上述柵極絕緣層的上述碳化硅半導體層，在含氮的氣氛中以1200°C以上的溫度進行熱處理的工序。
【文檔編號】H01L29/12GK104137266SQ201380010965
【公開日】2014年11月5日 申請日期:2013年12月3日 優(yōu)先權(quán)日:2012年12月27日
【發(fā)明者】田中康太郎, 內(nèi)田正雄, 庭山雅彥, 楠本修 申請人:松下電器產(chǎn)業(yè)株式會社