一種容量為512M×8bit的立體封裝NAND FLASH存儲器的制造方法
【專利摘要】本實用新型涉及一種容量為512M×8bit的立體封裝NAND?FLASH存儲器，其特征在于，包括兩個256M×8bit的NAND?FLASH芯片，還包括從下至上進行堆疊的一個引線框架層和兩個芯片層，引線框架層上設(shè)有用于對外連接的引腳，兩個NAND?FLASH芯片分別一一對應(yīng)地設(shè)置在兩個芯片層上；所述堆疊的一個引線框架層和兩個芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有鍍金連接線；鍍金連接線將所述一個引線框架層和兩個芯片層上露出的電氣連接引腳進行相應(yīng)連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。本實用新型能相對降低占用印刷電路板的平面空間。
【專利說明】—種容量為512MX8bit的立體封裝NAND FLASH存儲器
【【技術(shù)領(lǐng)域】】
[0001]本實用新型涉及存儲設(shè)備，尤其涉及一種容量為512MX8bit的立體封裝NANDFLASH存儲器。
【【背景技術(shù)】】
[0002]目前，很多印刷電路板(PCB)上都需要裝有NAND FLASH存儲芯片，由于每一 NANDFLASH存儲芯片的容量有限，如果在某一應(yīng)用是要使用很大的NANDFLASH存儲空間，那么就要擴充印刷電路板的面積，然后在上面貼置多個NANDFLASH存儲芯片。
[0003]由于在一些特定場所，對某些使用印刷電路板的設(shè)備所占用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充NAND FLASH印刷電路板(PCB)上的存儲空間。
【實用新型內(nèi)容】
[0004]本實用新型要解決的技術(shù)問題是提供一種容量為512MX8bit的立體封裝NANDFLASH存儲器，其能相對降低占用印刷電路板的平面空間。
[0005]上述技術(shù)問題通過以下技術(shù)方案實現(xiàn):
[0006]一種容量為512MX8bit的立體封裝NAND FLASH存儲器，其特征在于，包括兩個256MX8bit的NAND FLASH芯片，還包括從下至上進行堆疊的一個引線框架層和兩個芯片層，引線框架層上設(shè)有用于對外連接的引腳，兩個NAND FLASH芯片分別一一對應(yīng)地設(shè)置在兩個芯片層上；所述堆疊的一個引線框架層和兩個芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有·鍍金連接線；鍍金連接線將所述一個引線框架層和兩個芯片層上露出的電氣連接引腳進行相應(yīng)連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
[0007]所述兩個NAND FLASH芯片均采用存儲容量為256Mb、數(shù)據(jù)總線寬度為8位的TS0P-48 的封裝 NAND FLASH 芯片。
[0008]兩個NAND FLASH芯片的數(shù)據(jù)線、命令使能信號線、讀信號線、寫信號線、寫保護、地址鎖存信號分別對應(yīng)復(fù)合，兩個NAND FLASH芯片的片選信號并置。
[0009]由兩個256MX8bit的NAND FLASH芯片之間連接成容量為512MX8bit的NANDFLASH存儲器的技術(shù)可以采用本【技術(shù)領(lǐng)域】人員通常掌握的技術(shù)，本實用新型的首要創(chuàng)造點是利用兩個芯片層來置放NAND FLASH芯片，然后通過堆疊、灌封、切割后在外表面設(shè)置鍍金連接線以將置芯片的兩個芯片層和一個引線框架層的引腳接線連接成一個NAND FLASH存儲器?？梢?，本實用新型通立體封裝方式避免在一個芯片層上進行并置所有NAND FLASH芯片，減少了占用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應(yīng)用于航空、航天領(lǐng)域。本實用新型進一步具體了本申請自身設(shè)計的兩個256MX8bit的NANDFLASH芯片之間的連接關(guān)系?！尽緦＠綀D】

【附圖說明】】
[0010]圖1為實施例一的本實用新型的截面圖；
[0011]圖2為實施例一的本實用新型的內(nèi)部結(jié)構(gòu)示意圖。
【【具體實施方式】】
[0012]實施例一
[0013]如圖1和圖2所示，本實施例提供的一種容量為512MX8bit的立體封裝NANDFLASH存儲器，包括從下至上進行堆疊的一個引線框架層和二個芯片層:一設(shè)有用于對外連接的引腳11的引線框架層I，一貼裝有NAND FLASH芯片21的第一芯片層2，一貼裝有NAND FLASH芯片31的第二芯片層3 ；NAND FLASH芯片21、31采用存儲容量為256Mb、數(shù)據(jù)總線寬度為8位的TS0P-48(48個引腳)的封裝NAND FLASH芯片；堆疊的一個引線框架層和二個芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有鍍金連接線；鍍金連接線將引線框架層和芯片層上露出的電氣連接引腳進行相應(yīng)連接以形成一個存儲容量總達4Gb、數(shù)據(jù)總線寬度達08位、引腳封裝為S0P-48 (48個引腳)封裝的立體封裝NANDFLASH存儲器，引線框架層I的引腳11作為立體封裝NAND FLASH存儲器的對外接入信號與對外輸出信號的物理連接物。
[0014]其中，兩個NAND FLASH芯片的數(shù)據(jù)線、命令使能信號線、讀信號線、寫信號線、寫保護、地址鎖存信號分別對應(yīng)復(fù)合，兩個NAND FLASH芯片的片選信號并置。
[0015]引線框架層和兩個芯片層可以采用印刷電路板。
[0016]上述立體封裝NAND FLASH存儲器的制備過程如下:
[0017](I)將引腳11焊接在引線框架層I上；將NAND FLASH芯片21、31分別對應(yīng)地設(shè)置在芯片層2、3上；
[0018](2)將引線框架層1、第一芯片層2、第二芯片層3從下至上進行堆疊；
[0019](3)使用環(huán)氧樹脂對一個引線框架層和兩個芯片層進行灌封，對灌封后的一個引線框架層和二個芯片層進行切割，以讓一個引線框架層和二個芯片層在各自的周邊上露出電氣連接引腳；
[0020](4)對一個引線框架層和二個芯片層進行表面鍍金以形成鍍金層，此時，鍍金層與二個芯片層在各自的周邊上露出的電氣連接引腳連接，露出的電氣連接引腳之間都相互連接且同時也連接引腳；
[0021](5)為了把該分離的信號結(jié)點分割開，對鍍金層進行表面連線雕刻以形成鍍金連接線，鍍金連接線將引線框架層和芯片層上露出的電氣連接引腳進行相應(yīng)連接以形成一個存儲容量達4Gb、數(shù)據(jù)總線寬度達8位、引腳封裝為S0P-48 (48個引腳)封裝的立體封裝NAND FLASH存儲器，引線框架層I的引腳11作為立體封裝NAND FLASH存儲器的對外接入信號與對外輸出信號的物理連接物。
[0022]本立體封裝NAND FLASH存儲器的各引腳的具體用途如表1。
[0023]表1引腳的具體用途
【權(quán)利要求】
1.一種容量為512MX8bit的立體封裝NAND FLASH存儲器，其特征在于，包括兩個256MX8bit的NAND FLASH芯片，還包括從下至上進行堆疊的一個引線框架層和兩個芯片層，引線框架層上設(shè)有用于對外連接的引腳，兩個NANDFLASH芯片分別一一對應(yīng)地設(shè)置在兩個芯片層上；所述堆疊的一個引線框架層和兩個芯片層經(jīng)灌封、切割后在周邊上露出電氣連接引腳，并在外表面設(shè)有鍍金連接線；鍍金連接線將所述一個引線框架層和兩個芯片層上露出的電氣連接引腳進行相應(yīng)連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
2.根據(jù)權(quán)利要求1所述的一種容量為512MX8bit的立體封裝NANDFLASH存儲器，其特征在于，所述兩個NAND FLASH芯片均采用存儲容量為256Mb、數(shù)據(jù)總線寬度為8位的TS0P-48 的封裝 NAND FLASH 芯片。
3.根據(jù)權(quán)利要求1至2任意一項所述的一種容量為512MX8bit的立體封裝NANDFLASH存儲器，其特征在于，兩個NAND FLASH芯片的數(shù)據(jù)線、命令使能信號線、讀信號線、寫信號線、寫保護、地址鎖存信號分別對應(yīng)復(fù)合，兩個NAND FLASH芯片的片選信號并置。
【文檔編號】H01L25/065GK203644763SQ201320682854
【公開日】2014年6月11日 申請日期:2013年10月30日 優(yōu)先權(quán)日:2013年10月30日
【發(fā)明者】王烈洋, 葉振榮, 黃小虎, 蔣曉華, 顏軍 申請人:珠海歐比特控制工程股份有限公司