陣列基板、顯示裝置制造方法
【專利摘要】本實(shí)用新型提供了一種陣列基板、顯示裝置，屬于顯示【技術(shù)領(lǐng)域】。其中，所述陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。本實(shí)用新型的技術(shù)方案能夠減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
【專利說(shuō)明】陣列基板、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示【技術(shù)領(lǐng)域】，特別涉及一種陣列基板、顯示裝置。
【背景技術(shù)】
[0002]隨著TFT產(chǎn)業(yè)的進(jìn)步及工藝的改善，AD_ADS(ADvancedSuper Dimension Switch,高級(jí)超維場(chǎng)轉(zhuǎn)換，簡(jiǎn)稱ADS)廣視角技術(shù)已被應(yīng)用到越來(lái)越多的產(chǎn)品當(dāng)中，包括手機(jī)、數(shù)碼相機(jī)、平板電腦、筆記本電腦、及液晶電視等，其優(yōu)良的顯示特性已被越來(lái)越多的用戶所推崇，市場(chǎng)競(jìng)爭(zhēng)力很強(qiáng)。
[0003]ADS技術(shù)是通過同一平面內(nèi)狹縫電極邊緣所產(chǎn)生的電場(chǎng)以及狹縫電極層與板狀電極層間產(chǎn)生的電場(chǎng)形成多維電場(chǎng)，使液晶盒內(nèi)狹縫電極間、電極正上方所有取向液晶分子都能夠產(chǎn)生旋轉(zhuǎn)，從而提高了液晶工作效率并增大了透光效率。高級(jí)超維場(chǎng)轉(zhuǎn)換技術(shù)可以提高 TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜場(chǎng)效應(yīng)晶體管液晶顯示器)產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過率、低功耗、寬視角、高開口率、低色差、無(wú)擠壓水波紋(push Mura)等優(yōu)點(diǎn)。
[0004]由于ADS自身的特點(diǎn)，其Array陣列工藝較傳統(tǒng)的TN (&曲向列)產(chǎn)品復(fù)雜，構(gòu)圖及Tact Time (節(jié)拍時(shí)間)均有所增加，因此成本較高?，F(xiàn)有ADS產(chǎn)品的陣列基板需要6次或7次構(gòu)圖工藝制作，構(gòu)圖工藝復(fù)雜，制作成本較高。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型要解決的技術(shù)問題是提供一種陣列基板、顯示裝置，減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
[0006]為解決上述技術(shù)問題，本實(shí)用新型的實(shí)施例提供技術(shù)方案如下:
[0007]—方面，提供一種陣列基板，所述陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。
[0008]進(jìn)一步地，所述陣列基板的公共電極和有源層為采用透明金屬氧化物半導(dǎo)體材料制成。
[0009]進(jìn)一步地，所述透明金屬氧化物半導(dǎo)體材料為非晶IGZO、HIZO、IZO、InZnO, ZnO,TiO2, SnO, CdSnO中的一種或多種。
[0010]進(jìn)一步地，所述陣列基板具體包括:
[0011]襯底基板；
[0012]所述襯底基板上的柵電極和柵線；
[0013]所述柵電極和所述柵線上的柵絕緣層；
[0014]所述柵絕緣層上的公共電極和有源層；
[0015]所述公共電極和有源層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接；
[0016]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0017]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0018]進(jìn)一步地，所述陣列基板具體包括:
[0019]襯底基板；
[0020]所述襯底基板上的柵電極和柵線；
[0021]所述柵電極和所述柵線上的柵絕緣層；
[0022]所述柵絕緣層上的公共電極和有源層；
[0023]所述公共電極和有源層上的溝道保護(hù)層；
[0024]所述溝道保護(hù)層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接；
[0025]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0026]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0027]進(jìn)一步地，所述陣列基板具體包括:
[0028]襯底基板；
[0029]所述襯底基板上的公共電極和有源層；
[0030]所述公共電極和有源層上的柵絕緣層；
[0031]所述柵絕緣層上的柵電極和柵線；
[0032]所述柵電極和所述柵線上的層間絕緣層，所述層間絕緣層包括有對(duì)應(yīng)所述有源層的源電極過孔和漏電極過孔、對(duì)應(yīng)所述公共電極的公共電極線過孔；所述源電極過孔、漏電極過孔、公共電極線過孔還貫穿柵絕緣層；
[0033]所述層間絕緣層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述源電極和漏電極分別通過所述源電極過孔和漏電極過孔與所述有源層連接，所述公共電極線通過所述公共電極線過孔與所述公共電極連接；
[0034]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0035]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0036]本實(shí)用新型實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。
[0037]本實(shí)用新型的實(shí)施例具有以下有益效果:
[0038]上述方案中，ADS陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。本實(shí)用新型能夠減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
【專利附圖】

【附圖說(shuō)明】
[0039]圖1為本實(shí)用新型實(shí)施例一的ADS陣列基板的平面示意圖；
[0040]圖2為本實(shí)用新型實(shí)施例一溝道刻蝕型的ADS陣列基板的剖面示意圖；[0041]圖3為本實(shí)用新型實(shí)施例一溝道保護(hù)型的ADS陣列基板的剖面示意圖；
[0042]圖4為本實(shí)用新型實(shí)施例一第一次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0043]圖5為本實(shí)用新型實(shí)施例一第一次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0044]圖6為本實(shí)用新型實(shí)施例一第二次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0045]圖7為本實(shí)用新型實(shí)施例一第二次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0046]圖8為本實(shí)用新型實(shí)施例一第三次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0047]圖9為本實(shí)用新型實(shí)施例一第三次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0048]圖10為本實(shí)用新型實(shí)施例一第四次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0049]圖11為本實(shí)用新型實(shí)施例一第四次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0050]圖12為本實(shí)用新型實(shí)施例二的ADS陣列基板的平面示意圖；
[0051]圖13為本實(shí)用新型實(shí)施例二的ADS陣列基板的剖面示意圖；
[0052]圖14為本實(shí)用新型實(shí)施例二第一次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0053]圖15為本實(shí)用新型實(shí)施例二第一次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0054]圖16為本實(shí)用新型實(shí)施例二第二次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0055]圖17為本實(shí)用新型實(shí)施例二第二次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0056]圖18為本實(shí)用新型實(shí)施例二第三次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0057]圖19為本實(shí)用新型實(shí)施例二第三次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0058]圖20為本實(shí)用新型實(shí)施例二第四次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0059]圖21為本實(shí)用新型實(shí)施例二第四次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖；
[0060]圖22為本實(shí)用新型實(shí)施例二第五次構(gòu)圖工藝后形成結(jié)構(gòu)的平面示意圖；
[0061]圖23為本實(shí)用新型實(shí)施例二第五次構(gòu)圖工藝后形成結(jié)構(gòu)的剖面示意圖。
[0062]附圖標(biāo)記
[0063]110,210襯底基板 120、220柵線121、221柵電極
[0064]122,215柵絕緣層 131、211有源層 132、212公共電極
[0065]140,240數(shù)據(jù)線141、241源電極 142、242漏電極
[0066]143,243公共電極線151、219鈍化層 152、251鈍化層過孔
[0067]161,261像素電極 231源電極過孔232漏電極過孔
[0068]233公共電極線過孔 135刻蝕阻擋層
【具體實(shí)施方式】
[0069]為使本實(shí)用新型的實(shí)施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0070]本實(shí)用新型的實(shí)施例針對(duì)現(xiàn)有技術(shù)在制備ADS陣列基板時(shí)，構(gòu)圖工藝復(fù)雜，制作成本較高的問題，提供一種陣列基板、顯示裝置，減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
[0071]本實(shí)用新型實(shí)施例提供了一種陣列基板，所述陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。
[0072]本實(shí)用新型的陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。本實(shí)用新型能夠減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
[0073]進(jìn)一步地，所述陣列基板的公共電極和有源層為采用透明金屬氧化物半導(dǎo)體材料制成。所述透明金屬氧化物半導(dǎo)體材料可以為非晶IGZ0、HIZ0、IZ0、InZn0、Zn0、Ti02、Sn0、CdSnO中的一種或多種。
[0074]進(jìn)一步地，所述陣列基板具體可以包括:
[0075]襯底基板；
[0076]所述襯底基板上的柵電極和柵線；
[0077]所述柵電極和所述柵線上的柵絕緣層；
[0078]所述柵絕緣層上的公共電極和有源層；
[0079]所述公共電極和有源層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接；
[0080]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0081]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0082]進(jìn)一步地，所述陣列基板具體可以包括:
[0083]襯底基板；
[0084]所述襯底基板上的柵電極和柵線；
[0085]所述柵電極和所述柵線上的柵絕緣層；
[0086]所述柵絕緣層上的公共電極和有源層；
[0087]所述公共電極和有源層上的溝道保護(hù)層；
[0088]所述溝道保護(hù)層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接；
[0089]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0090]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0091]進(jìn)一步地，所述陣列基板具體可以包括:
[0092]襯底基板；
[0093]所述襯底基板上的公共電極和有源層；
[0094]所述公共電極和有源層上的柵絕緣層；
[0095]所述柵絕緣層上的柵電極和柵線；
[0096]所述柵電極和所述柵線上的層間絕緣層，所述層間絕緣層包括有對(duì)應(yīng)所述有源層的源電極過孔和漏電極過孔、對(duì)應(yīng)所述公共電極的公共電極線過孔；所述源電極過孔、漏電極過孔、公共電極線過孔還貫穿柵絕緣層；
[0097]所述層間絕緣層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述源電極和漏電極分別通過所述源電極過孔和漏電極過孔與所述有源層連接，所述公共電極線通過所述公共電極線過孔與所述公共電極連接；
[0098]所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔；
[0099]所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
[0100]本實(shí)用新型實(shí)施例還提供了一種顯示裝置，包括上述的陣列基板。其中，陣列基板的結(jié)構(gòu)同上述實(shí)施例，在此不再贅述。另外，顯示裝置其他部分的結(jié)構(gòu)可以參考現(xiàn)有技術(shù)，對(duì)此本文不再詳細(xì)描述。該顯示裝置可以為:液晶面板、電子紙、液晶電視、液晶顯示器、數(shù)碼相框、手機(jī)、平板電腦等具有任何顯示功能的產(chǎn)品或部件。
[0101]本實(shí)用新型實(shí)施例還提供了一種上述陣列基板的制作方法，通過一次構(gòu)圖工藝同時(shí)形成公共電極和有源層的圖形。
[0102]本實(shí)用新型的陣列基板的制作方法，在制備ADS陣列基板時(shí)，通過一次構(gòu)圖工藝同時(shí)形成陣列基板的公共電極和有源層。本實(shí)用新型能夠減少制備ADS陣列基板時(shí)構(gòu)圖工藝的次數(shù)，提高生產(chǎn)效率，減少制作成本。
[0103]具體地，本實(shí)用新型實(shí)施例采用透明金屬氧化物半導(dǎo)體層制備公共電極和有源層，首先在襯底基板上沉積透明金屬氧化物半導(dǎo)體層；之后通過一次構(gòu)圖工藝?yán)盟鐾该鹘饘傺趸锇雽?dǎo)體層同時(shí)形成所述公共電極和所述有源層的圖形。所述透明金屬氧化物半導(dǎo)體層可以采用非晶IGZO、HIZO、IZO、InZnO, ZnO, TiO2, SnO、CdSnO中的一種或多種制成。
[0104]具體地，在制作底柵結(jié)構(gòu)的溝道刻蝕型ADS陣列基板時(shí)，所述制作方法包括:
[0105]提供一襯底基板；
[0106]通過一次構(gòu)圖工藝在所述襯底基板上形成柵電極和柵線的圖形；
[0107]通過一次構(gòu)圖工藝在形成有所述柵電極和柵線的襯底基板上形成所述公共電極和有源層的圖形；
[0108]通過一次構(gòu)圖工藝在形成有所述公共電極和有源層的襯底基板上形成數(shù)據(jù)線、源電極、漏電極和公共電極線的圖形，所述公共電極線與所述公共電極連接；
[0109]通過一次構(gòu)圖工藝在形成有所述數(shù)據(jù)線、源電極、漏電極和公共電極線的襯底基板上形成包括有鈍化層過孔的鈍化層的圖形；
[0110]通過一次構(gòu)圖工藝在形成有所述鈍化層的襯底基板上形成像素電極的圖形，所述像素電極通過所述鈍化層過孔與所述漏電極連接。
[0111]具體地，在制作底柵結(jié)構(gòu)的溝道保護(hù)型ADS陣列基板時(shí)，所述制作方法包括:
[0112]提供一襯底基板；
[0113]通過一次構(gòu)圖工藝在所述襯底基板上形成柵電極和柵線的圖形；
[0114]通過一次構(gòu)圖工藝在形成有所述柵電極和柵線的襯底基板上形成所述公共電極和有源層的圖形；
[0115]通過一次構(gòu)圖工藝在形成有所述公共電極和有源層的襯底基板上形成溝道保護(hù)層的圖形；
[0116]通過一次構(gòu)圖工藝在形成有所述溝道保護(hù)層的襯底基板上形成數(shù)據(jù)線、源電極、漏電極和公共電極線的圖形，所述公共電極線與所述公共電極連接；
[0117]通過一次構(gòu)圖工藝在形成有所述數(shù)據(jù)線、源電極、漏電極和公共電極線的襯底基板上形成包括有鈍化層過孔的鈍化層的圖形；[0118]通過一次構(gòu)圖工藝在形成有所述鈍化層的襯底基板上形成像素電極的圖形，所述像素電極通過所述鈍化層過孔與所述漏電極連接。
[0119]具體地，所述通過一次構(gòu)圖工藝在形成有所述柵電極和柵線的襯底基板上形成所述公共電極和有源層的圖形包括:
[0120]通過濺射方法在形成有所述柵電極和柵線的襯底基板上沉積一層厚度為20-1OOOA的透明金屬氧化物半導(dǎo)體層；
[0121]在所述透明金屬氧化物半導(dǎo)體層上涂覆光刻膠，曝光顯影之后刻蝕所述透明金屬氧化物半導(dǎo)體層，并剝離光刻膠，形成由所述透明金屬氧化物半導(dǎo)體層組成的所述公共電極和有源層的圖形。
[0122]進(jìn)一步地，在制作頂柵型的ADS陣列基板時(shí)，所述制作方法具體包括:
[0123]提供一襯底基板；
[0124]通過一次構(gòu)圖工藝在所述襯底基板上形成所述公共電極和有源層的圖形；
[0125]通過一次構(gòu)圖工藝在形成有所述公共電極和有源層的襯底基板上形成柵電極和柵線的圖形；
[0126]通過一次構(gòu)圖工藝在形成有所述柵電極和柵線的襯底基板上形成包括有源電極過孔、漏電極過孔和公共電極線過孔的層間絕緣層的圖形；所述源電極過孔、漏電極過孔、公共電極線過孔還貫穿柵絕緣層；
[0127]通過一次構(gòu)圖工藝在形成有所述層間絕緣層的襯底基板上形成數(shù)據(jù)線、源電極、漏電極和公共電極線的圖形，所述源電極和漏電極分別通過所述源電極過孔和漏電極過孔與所述有源層連接，所述公共電極線通過所述公共電極線過孔與所述公共電極連接；
[0128]通過一次構(gòu)圖工藝在形成有所述數(shù)據(jù)線、源電極、漏電極和公共電極線的襯底基板上形成包括有鈍化層過孔的鈍化層的圖形；
[0129]通過一次構(gòu)圖工藝在形成有所述鈍化層的襯底基板上形成像素電極的圖形，所述像素電極通過所述鈍化層過孔與所述漏電極連接。
[0130]下面結(jié)合具體的實(shí)施例對(duì)本實(shí)用新型的陣列基板進(jìn)行詳細(xì)介紹:
[0131]實(shí)施例一
[0132]通過本實(shí)施例可以制作底柵結(jié)構(gòu)的溝道刻蝕型ADS陣列基板，該底柵結(jié)構(gòu)的溝道刻蝕型ADS陣列基板的結(jié)構(gòu)如圖1所示，圖2為圖1中沿兩端箭頭的剖面線1-1’所在位置的剖面示意圖。本實(shí)施例中，采用透明金屬氧化物半導(dǎo)體材料制作公共電極和有源層，采用5次構(gòu)圖工藝即可完成溝道刻蝕型ADS陣列基板的制作，制作工藝簡(jiǎn)單，可降低生產(chǎn)成本。
[0133]本實(shí)施例的陣列基板的制作方法包括以下步驟:
[0134]步驟al:提供一襯底基板110，通過一次構(gòu)圖工藝在襯底基板110上形成柵電極121和柵線120的圖形；
[0135]提供一襯底基板110，在襯底基板110上形成由柵金屬層組成的包括柵電極和與柵電極連接的柵線的圖形。其中，襯底基板110可為玻璃基板或石英基板。
[0136]具體地，可以采用濺射或熱蒸發(fā)的方法在襯底基板110上沉積一層厚度為2500-16000A 的柵金屬層，柵金屬層可以是 Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W 等金屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵線和柵電極的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵線120和柵電極121的圖形，如圖4和圖5所示。
[0137]步驟a2:通過一次構(gòu)圖工藝在襯底基板110上形成公共電極132和有源層131的圖形；
[0138]具體地，可以采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)方法，在經(jīng)過步驟al的襯
底基板110上沉積厚度約為2000-6000人的柵絕緣層122，其中，柵絕緣層材料可以選用氧
化物、氮化物或者氮氧化物，柵絕緣層可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層可以是 SiNx， SiOx 或 Si(ON)X。
[0139]之后在柵絕緣層上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚度約為20-1000A的透明金屬氧化物半導(dǎo)體層，透明金屬氧化物半導(dǎo)體層可以選用非晶IGZ0、HIZO、IZO、InZnO, ZnO, Ti02、SnO、CdSnO或其他金屬氧化物半導(dǎo)體材料。在透明金屬氧化物半導(dǎo)體層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明金屬氧化物半導(dǎo)體層，并剝離光刻膠，形成由透明金屬氧化物半導(dǎo)體層組成的有源層131和公共電極132的圖形，如圖6和圖7所示。
[0140]步驟a3:通過一次構(gòu)圖工藝在襯底基板110上形成數(shù)據(jù)線140、源電極141、漏電極142和公共電極線143的圖形，公共電極線143與公共電極132連接；
[0141]具體地，在經(jīng)過步驟a2的襯底基板110上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚度約為2000-6000A的源漏金屬層，源漏金屬層可以是Cu，Al，Ag，Mo, Cr，Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Μο\Α1\Μο等。在源漏金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于源電極、漏電極、公共電極線和數(shù)據(jù)線的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的源漏金屬薄膜，剝離剩余的光刻膠，形成數(shù)據(jù)線140、源電極141、漏電極142和公共電極線143的圖形，如圖8和圖9所示，公共電極線143與公共電極132電性連接。
[0142]步驟a4:通過一次構(gòu)圖工藝在襯底基板110上形成包括有鈍化層過孔152的鈍化層151的圖形；
[0143]具體地，在經(jīng)過步驟a3的襯底基板110上采用磁控濺射、熱蒸發(fā)、PECVD或其它成膜方法沉積厚度為400-5000A的鈍化層材料，其中，鈍化層材料可以選用氧化物、氮化物或氮氧化物，具體地，鈍化層可以是SiNx，SiOx或Si(0N)x。鈍化層可以是單層結(jié)構(gòu)，也可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0144]在鈍化層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于鈍化層的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的鈍化層材料，剝離剩余的光刻膠，形成包括鈍化層過孔152的鈍化層151的圖形，如圖10和圖11所示。
[0145]步驟a5:通過一次構(gòu)圖工藝在襯底基板110上形成像素電極161的圖形，像素電極161通過鈍化層過孔152與漏電極142連接。
[0146]具體地，在經(jīng)過步驟a4的襯底基板110上采用磁控濺射、熱蒸發(fā)或其它成膜方法
沉積厚度為300-1500A的透明導(dǎo)電層，透明導(dǎo)電層可以是ιτο或ιζο。在透明導(dǎo)電層上涂
敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于像素電極161的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的透明導(dǎo)電層，剝離剩余的光刻膠，形成像素電極161的圖形，如圖1和圖2所示。像素電極161通過鈍化層過孔152與薄膜晶體管的漏電極142電性連接。
[0147]通過上述步驟al_a5即可制作出如圖1和圖2所示的陣列基板，本實(shí)施例的陣列基板中，溝道刻蝕型的金屬氧化物薄膜晶體管形成在柵線120和數(shù)據(jù)線140的交叉處，ADS陣列基板的像素電極161上具有規(guī)則排列的狹縫。本實(shí)施例的ADS陣列基板，公共電極132采用透明金屬氧化物半導(dǎo)體材料制成，透明金屬氧化物半導(dǎo)體薄膜具有良好透光性，有源層131和公共電極132在同一次構(gòu)圖工藝中形成，能夠減少構(gòu)圖工藝的次數(shù)。
[0148]進(jìn)一步地，利用本實(shí)施例的制作方法還可以制作底柵結(jié)構(gòu)的溝道保護(hù)型ADS陣列基板，如圖3所示，溝道保護(hù)型ADS陣列基板具有刻蝕阻擋層135，與溝道刻蝕型ADS陣列基板相比，制作溝道保護(hù)型ADS陣列基板僅需在步驟a2和a3之間增加形成刻蝕阻擋層的步驟。
[0149]其中，形成刻蝕阻擋層的步驟具體包括:
[0150]通過磁控濺射、熱蒸發(fā)、PECVD或其它成膜方法在襯底基板110上沉積厚度約為400-5000A的絕緣層，該絕緣層可以采用氧化物、氮化物或氮氧化物，具體地，該絕緣層可以是SiNx，Si0x或Si(0N)x。在該絕緣層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕絕緣層，并剝離光刻膠，形成溝道保護(hù)層35的圖形。
[0151]溝道保護(hù)型ADS陣列基板的制作方法中的其他構(gòu)圖工藝與溝道刻蝕型ADS陣列基板的制作方法中的其他構(gòu)圖工藝完全相同。
[0152]實(shí)施例二
[0153]通過本實(shí)施例可以制作頂柵結(jié)構(gòu)的ADS陣列基板?，F(xiàn)有頂柵結(jié)構(gòu)的ADS陣列基板的結(jié)構(gòu)如圖12所示，圖13為圖12中沿兩端箭頭的剖面線1-1’所在位置的剖面示意圖。本實(shí)施例中，采用透明金屬氧化物半導(dǎo)體材料制作公共電極和有源層，采用6次構(gòu)圖工藝即可完成頂柵結(jié)構(gòu)ADS陣列基板的制作，制作工藝簡(jiǎn)單，可降低生產(chǎn)成本。
[0154]本實(shí)施例的陣列基板的制作方法包括以下步驟:
[0155]步驟bl:提供一襯底基板210，通過一次構(gòu)圖工藝在襯底基板210上形成公共電極212和有源層211的圖形；
[0156]提供一襯底基板210，在襯底基板210上形成由透明金屬氧化物半導(dǎo)體材料組成的公共電極212和有源層211的圖形。其中，襯底基板210可為玻璃基板或石英基板。[0157]具體地，在襯底基板210上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚度約為20-1000A的透明金屬氧化物半導(dǎo)體層，透明金屬氧化物半導(dǎo)體層可以選用非晶IGZ0、HIZ0、IZ0、InZn0、Zn0、Ti02、SnO、CdSnO或其他金屬氧化物半導(dǎo)體材料。在透明金屬氧化物半導(dǎo)體層上涂覆光刻膠，進(jìn)行曝光、顯影，刻蝕透明金屬氧化物半導(dǎo)體層，并剝離光刻膠，形成由透明金屬氧化物半導(dǎo)體層組成的公共電極212和有源層211的圖形，如圖14和圖15所示。
[0158]步驟b2:通過一次構(gòu)圖工藝在襯底基板210上形成柵電極221和柵線220的圖形；
[0159]具體地，可以采用PECVD方法，在經(jīng)過步驟bl的襯底基板210上沉積厚度約為2000-6000A的柵絕緣層215，其中，柵絕緣層材料可以選用氧化物、氮化物或者氮氧化物，柵絕緣層可以為單層、雙層或多層結(jié)構(gòu)。具體地，柵絕緣層可以是SiNx，SiOx或Si (ON)X，柵絕緣層可以采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0160]在柵絕緣層215上形成由柵金屬層組成的包括柵電極和與柵電極連接的柵線的圖形。具體地，可以采用濺射或熱蒸發(fā)的方法在柵絕緣層215上沉積一層厚度為2500-16000A 的柵金屬層，柵金屬層可以是 Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W 等金屬以及這些金屬的合金，柵金屬層可以為單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在柵金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于柵線和柵電極的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的柵金屬薄膜，剝離剩余的光刻膠，形成柵線220和柵電極221的圖形，如圖16和圖17所示。
[0161]步驟b3:通過一次構(gòu)圖工藝在襯底基板210上形成包括源電極過孔231、漏電極過孔232、公共電極線過孔233的層間絕緣層217的圖形；所述源電極過孔231、漏電極過孔232、公共電極線過孔233還貫穿柵絕緣層215 ；
[0162]具體地，在經(jīng)過步驟b2的襯底基板210上采用磁控濺射、熱蒸發(fā)、PECVD或其它成膜方法沉積厚度為400-5000A的絕緣層材料，其中，絕緣層材料可以選用氧化物、氮化物或氮氧化物，具體地，絕緣層材料可以是SiNx，Si0x或Si (ON) X。層間絕緣層可以是單層結(jié)構(gòu)，也可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0163]在層間絕緣層上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于層間絕緣層的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的層間絕緣層和柵絕緣層，剝離剩余的光刻膠，形成包括源電極過孔231、漏電極過孔232、公共電極線過孔233的層間絕緣層217的圖形，如圖18和圖19所示。
[0164]步驟b4:通過一次構(gòu)圖工藝在襯底基板210上形成數(shù)據(jù)線240、源電極241、漏電極242和公共電極線243的圖形，公共電極線243通過公共電極線過孔233與公共電極212連接，源電極241、漏電極242分別通過源電極過孔231、漏電極過孔232與有源層211連接;
[0165]具體地，在經(jīng)過步驟b3的襯底基板210上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積一層厚度約為2000-6000A的源漏金屬層，源漏金屬層可以是Cu, Al, Ag, Mo, Cr, Nd,Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金。源漏金屬層可以是單層結(jié)構(gòu)或者多層結(jié)構(gòu)，多層結(jié)構(gòu)比如Cu\Mo，Ti\Cu\Ti，Μο\Α1\Μο等。在源漏金屬層上涂覆一層光刻膠，采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于源電極、漏電極、公共電極線和數(shù)據(jù)線的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的源漏金屬薄膜，剝離剩余的光刻膠，形成數(shù)據(jù)線240、源電極241、漏電極242和公共電極線243的圖形，如圖20和圖21所示，公共電極線243通過公共電極線過孔233與公共電極212電性連接，源電極241、漏電極242分別通過源電極過孔231、漏電極過孔232與有源層211連接。
[0166]步驟b5:通過一次構(gòu)圖工藝在襯底基板210上形成包括有鈍化層過孔251的鈍化層219的圖形；
[0167]具體地，在經(jīng)過步驟b4的襯底基板210上采用磁控濺射、熱蒸發(fā)、PECVD或其它成膜方法沉積厚度為400-5000A的鈍化層材料，其中，鈍化層材料可以選用氧化物、氮化物或氮氧化物，具體地，鈍化層可以是SiNx，SiOx或Si (ON)X。鈍化層可以是單層結(jié)構(gòu)，也可以是采用氮化硅和氧化硅構(gòu)成的兩層結(jié)構(gòu)。
[0168]在鈍化層材料上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于鈍化層的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的鈍化層材料，剝離剩余的光刻膠，形成包括鈍化層過孔251的鈍化層219的圖形，如圖22和圖23所示。
[0169]步驟b6:通過一次構(gòu)圖工藝在襯底基板210上形成像素電極261的圖形，像素電極261通過鈍化層過孔251與漏電極242連接。
[0170]具體地，在經(jīng)過步驟b5的襯底基板210上采用磁控濺射、熱蒸發(fā)或其它成膜方法沉積厚度為300-1500A的透明導(dǎo)電層，透明導(dǎo)電層可以是ιτο或ιζο。在透明導(dǎo)電層上涂敷一層光刻膠；采用掩膜板對(duì)光刻膠進(jìn)行曝光，使光刻膠形成光刻膠未保留區(qū)域和光刻膠保留區(qū)域，其中，光刻膠保留區(qū)域?qū)?yīng)于像素電極261的圖形所在區(qū)域，光刻膠未保留區(qū)域?qū)?yīng)于上述圖形以外的區(qū)域；進(jìn)行顯影處理，光刻膠未保留區(qū)域的光刻膠被完全去除，光刻膠保留區(qū)域的光刻膠厚度保持不變；通過刻蝕工藝完全刻蝕掉光刻膠未保留區(qū)域的透明導(dǎo)電層，剝離剩余的光刻膠，形成像素電極261的圖形，如圖12和圖13所示。像素電極261通過鈍化層過孔251與薄膜晶體管的漏電極242電性連接。
[0171]通過上述步驟bl_b6即可制作出如圖12和圖13所示的陣列基板，本實(shí)施例的陣列基板中，金屬氧化物薄膜晶體管形成在柵線220和數(shù)據(jù)線240的交叉處，ADS陣列基板的像素電極261上具有規(guī)則排列的狹縫。本實(shí)施例的ADS陣列基板，公共電極212采用透明金屬氧化物半導(dǎo)體材料制成，透明金屬氧化物半導(dǎo)體薄膜具有良好透光性，有源層211和公共電極212在同一次構(gòu)圖工藝中形成，能夠減少構(gòu)圖工藝的次數(shù)。
[0172]以上所述是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1. 一種陣列基板，其特征在于，所述陣列基板的公共電極和有源層位于同一層，為通過一次構(gòu)圖工藝同時(shí)形成。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板的公共電極和有源層為采用透明金屬氧化物半導(dǎo)體材料制成。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述透明金屬氧化物半導(dǎo)體材料為非晶 IGZO、HIZO、IZO、InZn0、Zn0、Ti02、SnO、CdSnO 中的一種或多種。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的陣列基板，其特征在于，所述陣列基板具體包括: 襯底基板； 所述襯底基板上的柵電極和柵線； 所述柵電極和所述柵線上的柵絕緣層； 所述柵絕緣層上的公共電極和有源層； 所述公共電極和有源層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接； 所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔； 所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
5.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的陣列基板，其特征在于，所述陣列基板具體包括: 襯底基板； 所述襯底基板上的柵電極和柵線； 所述柵電極和所述柵線上的柵絕緣層； 所述柵絕緣層上的公共電極和有源層； 所述公共電極和有源層上的溝道保護(hù)層； 所述溝道保護(hù)層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述公共電極線與所述公共電極連接； 所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔； 所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
6.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的陣列基板，其特征在于，所述陣列基板具體包括: 襯底基板； 所述襯底基板上的公共電極和有源層； 所述公共電極和有源層上的柵絕緣層； 所述柵絕緣層上的柵電極和柵線； 所述柵電極和所述柵線上的層間絕緣層，所述層間絕緣層包括有對(duì)應(yīng)所述有源層的源電極過孔和漏電極過孔、對(duì)應(yīng)所述公共電極的公共電極線過孔；所述源電極過孔、漏電極過孔、公共電極線過孔還貫穿柵絕緣層； 所述層間絕緣層上的數(shù)據(jù)線、源電極、漏電極和公共電極線，所述源電極和漏電極分別通過所述源電極過孔和漏電極過孔與所述有源層連接，所述公共電極線通過所述公共電極線過孔與所述公共電極連接； 所述數(shù)據(jù)線、源電極、漏電極和公共電極線上的鈍化層，所述鈍化層包括有對(duì)應(yīng)所述漏電極的鈍化層過孔； 所述鈍化層上的像素電極，所述像素電極通過所述鈍化層過孔與所述漏電極電連接。
7.—種顯示裝置，其特`征在于，包括如權(quán)利要求1-6中任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】H01L27/12GK203444219SQ201320563201
【公開日】2014年2月19日 申請(qǐng)日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】程鴻飛 申請(qǐng)人:京東方科技集團(tuán)股份有限公司