通過組合工藝形成的電互連的制作方法
【專利摘要】本公開大體涉及一種電子芯片封裝，該封裝可包括管芯和大體上包圍該管芯的堆積層。電互連可電耦合到管芯，并且至少部分穿過堆積層?？刹捎秒娀ミB中的第一個將光發(fā)射器電耦合到管芯，且將該光發(fā)射器構造為從電子芯片封裝的第一主表面發(fā)射光?？刹捎秒娀ミB中的第二個將焊接凸點電耦合到管芯，且將該焊接凸點定位在電子芯片封裝中的不同于第一主表面的第二主表面上。
【專利說明】通過組合工藝形成的電互連
【技術領域】
[0001]本公開大體涉及電互連的形成及其方法。
【背景技術】
[0002]電子芯片封裝、印刷電路板以及其它本領域已知的電子封裝已合并了各種類型材料的多個層。某些層可利用金屬或其它傳導材料來制作用于將電信號從板上的一個地方路由到另一地方的導線，或建立接地層等等。其它層可利用絕緣體(例如電介質)用于物理分開電傳導層并向板提供機械穩(wěn)定性。為了在傳導層之間提供電通信，可以貫穿絕緣體層在導線之間建立電傳導結構(例如通孔)。依據(jù)本領域已知的各種方法，通過鉆通絕緣體層并在通孔中施加與導線電通信的導體，來常規(guī)地建立通孔。
【專利附圖】

【附圖說明】
[0003]圖1A和圖1B是電子封裝的示意性剖面圖。
[0004]圖2A-2H示出用于制作電子封裝的示意性的順序工藝流程。
[0005]圖3A-3H示出用于制作電子封裝的示意性的順序工藝流程。
[0006]圖4是電子封裝的頂視圖。
[0007]圖5是用于制作電子封裝的流程圖。
[0008]圖6是合并了至少一個電子封裝的電子設備的框圖。
【具體實施方式】
[0009]以下的描述和附圖充分地闡述了具體實施例，以使本領域技術人員能夠實踐它們。另外的實施例可合并結構的、邏輯的、電氣的工藝和其它改變。某些實施例的部分和特征可被包含在，或替代其它實施例的部分和特征。權利要求中列舉的實施例包含了那些權利要求的所有可獲得的等同形式。
[0010]常規(guī)的電互連鉆孔(例如使用激光鉆孔、機械鉆孔以及等等)在互連之間可具有相對高的變化，甚至在同一板內也是如此。這樣的變化可將其顯現(xiàn)在位置變化、x-y平面變化、尺寸變化、形狀變化以及等等。常規(guī)鉆孔工藝可包括誤差幅度，隨著部件尺寸和板的跡線減小，這個誤差幅度可變得越來越顯著。在一示例中，各種鉆孔和通孔形成技術可具有十五(15)微米的對準容差，同時板制造工藝可提供在九(9)到十二(12)微米之間的最小跡線尺寸。所以，在各種環(huán)境中，例如通孔被放置為緊鄰另一個的那些環(huán)境(例如，在輸入/輸出區(qū)域)中，跡線尺寸的進一步減小的效用會被降低(因為通孔的尺寸沒有被因此類似地減小)，從而減小板上的密度的可能增大。
[0011]本公開涉及通過形成通孔，例如通過半加成工藝(SAP)，而不是通過在絕緣體中鉆孔，來建立通孔。換句話說，通孔可被在絕緣體層之前或可能與絕緣體層并行地形成，而絕緣體然后可能形成在通孔的周圍，而不是先形成絕緣體層，然后切除絕緣體材料并在已經(jīng)建立的絕緣體上形成通孔。因為可依據(jù)例如與可用于在板中跡線的工藝同樣的、類似的或相關的工藝來建成這樣的通孔，所以通孔可被構建為與軌道具有相同或類似的容差。進一步的，因為這樣的通孔是不依賴于去除絕緣的工藝，通孔可以具有可配置和可選擇的形狀和尺寸。在各種實施例中，通孔可被尺寸調節(jié)為與電子封裝內的輸入/輸出焊盤和電傳導跡線相同或類似的尺寸。
[0012]圖1A和圖1B分別是電子封裝100A、100B (例如印刷電路板或芯片封裝)的示意性剖面圖。每個封裝100AU00B在絕緣體104內包括管芯101和電互連(例如通孔102A、102B)。管芯101可電耦合到通孔102A、102B (沒有示出)。通孔102A可利用劃線工藝(例如激光劃線工藝)形成，同時通孔10213可根據(jù)干膜抗蝕劑工藝形成。
[0013]每個通孔102 (總體涉及通孔102A、102B)和絕緣體104可在多階段和/或多層中形成。每個封裝100 (總體涉及封裝100AU00B)包括第一金屬層106、包含通孔102的第二金屬層108、以及第三金屬層110。應當注意，封裝通?？杀灰暈閮H僅具有兩層金屬，例如可形成兩條跡線或導電線，而通孔在金屬層之間。但是，因為通孔102可以在SAP金屬應用的三個階段中形成，所以為了描述的目的可以理解通孔102包括三個金屬層106、108、110。但是，這種通孔102仍然可以僅僅包含第一層和第三層106、110中的兩個焊盤和它們之間的第二層108中的通孔導體。
[0014]在各種示例中，通孔102可與常規(guī)通孔(例如由鉆孔及相關技術形成的通孔)區(qū)別在于:與可能具有實質上錐形或不規(guī)則的邊緣(例如來自激光鉆孔中的激光焦點變化、或機械鉆孔中的振動或其它不規(guī)則性)的常規(guī)鉆孔通孔相比較，通孔102的第二金屬層108具有邊緣111，其大體上關于彼此平行和/或正交于由金屬層106、110形成的主平面。由于本文描述的工藝的緣故，通孔102可在第二金屬層108的頂部具有與底部本質上相同的尺寸。此外，至少部分由于本文描述的工藝的緣故，通孔102可根據(jù)期望被成形為在所利用的制造工藝的容限之內，并且可包含根據(jù)期望的多個金屬層106、108、110。
[0015]電子封裝100可包括導電線112。導電線112可電耦合電子封裝100的各種部件。在特定示例中，這種導電線112可被限定為存在于封裝100中的單個層中(例如在說明性示例中，在層110中)，同時通孔102在單獨層106、110之間延伸。在各種示例中，導電線112由與通孔102相同的導電材料制成，同時在各種替代示例中，通孔102和導電線112可由不同材料制成。在特定示例中，電管芯的電氣互連、輸入/輸出端口、和測試點可利用導電線112和通孔102來關于彼此電耦合。
[0016]圖2A-2H示出用于制造電子封裝100A的示意性順序工藝流程。工藝流程可進一步用于制造各種電子封裝，同時電子封裝100A自身可根據(jù)任何合適的特定工藝來制造。
[0017]在圖2A中，在絕緣體104的第一堆積(buildup)層202上施加沉積層200。在各種示例中，將第一金屬層106預先嵌入到堆積層202中。在各種示例中，第一金屬層106被施加有沉積層200。在各種示例中，利用無電鍍沉積工藝施加沉積層200。在各種示例中，第一金屬層106和沉積層200是各種示例性傳導材料和金屬中的銅。
[0018]在圖2B中，在沉積層200的頂部上施加掩模層204。在各種示例中，掩模層204是干膜抗蝕劑層。在特定示例中，在沉積層200的頂部上層疊干膜抗蝕劑層。在這樣的示例中，干膜抗蝕劑層被曝光和顯影(develop)。
[0019]如所示出的，掩模層204的施加留下了具有合適尺寸以接納第二金屬層108的凹部206。如本文所討論的，可施加掩模層204來以多種形狀和構造形成凹部206?？赏ㄟ^在干膜抗蝕劑中圖案化來形成凹部206。
[0020]在圖2C中，在掩模層204中的凹部206之內施加第二金屬層108。在各種示例中，采用電解沉積施加第二金屬層108?？蛇x地，通過層壓或其它應用工藝來施加第二金屬層108。在各種示例中，第二金屬層108由銅形成。
[0021]在圖2D中，去除掩模層204。在其中掩模層204是干膜抗蝕劑的各種示例中，通過剝離來去除掩模層204。和干膜抗蝕劑剝離一樣，可以應用蝕刻工藝(例如在干膜抗蝕劑剝離之后)來去除例如沉積層200。去除掩模層204的結果是，形成通孔102A的第二金屬層108大體上沒有被覆蓋。應當注意，如本文公開的，部分由于掩模層204的構造性，不同通孔102A的物理尺寸，以及在各種具體示例中的金屬層108的物理尺寸，可改變。
[0022]在圖2E中，施加絕緣體104的第二堆積層208以大體上圍繞且隔絕第二金屬層108。在各種示例中，第二堆積層208是電介質，與絕緣體104的剩余部分一樣。在各種示例中，可將第二金屬層108的頂表面210暴露出來。
[0023]在圖2F中，在第二堆積層208覆蓋第二金屬層108的頂表面210的情況下，通過去除第二堆積層208中在頂表面之上的部分而將頂表面210暴露。在各種示例中，通過激光劃線工藝來去除第二堆積層208的該部分。在各種示例中，通過與暴露頂表面210相同的工藝，任選地建立一個或多個凹部212用于第二堆積層208中額外的導電線112。在各種示例中，第二金屬層108可在第一金屬層106和第三金屬層110之間充當連續(xù)傳導路徑的提供者。
[0024]在圖2G中，施加第三金屬層110，從而第三金屬層110經(jīng)由第二金屬層108而電耦合到第一金屬層106。在各種示例中，通過無電鍍沉積施加第三金屬層110。在各種示例中,將跡線112施加到凹部212中(例如通過電解鍍)。在各種示例中,例如通過研磨和/或拋光，對第三金屬層110和跡線112進行平面化。
[0025]在圖2H中，在第三金屬層110的頂部施加絕緣體104的第三堆積層214。在多種示例中，第三堆積層214是電介質，與絕緣體104的剩余部分相同。
[0026]圖3A-3H示出用于制造電子封裝100B的示意性順序工藝流程。該工藝流程可進一步用于制造各種電子封裝，同時電子封裝100B自身可根據(jù)任何合適的特定工藝來制造。
[0027]在圖3A中，在絕緣體104的第一堆積層302上施加沉積層300。在各種示例中，將第一金屬層106預先嵌入到堆積層302中。在各種不例中，第一金屬層106被施加有沉積層300。在各種不例中，利用無電鍍沉積工藝施加沉積層200。在各種不例中，第一金屬層106和沉積層300是各種示例性傳導材料和金屬中的銅。
[0028]在圖3B中，在沉積層200的頂部施加第一掩模層304。在各種示例中，第一掩模層304是干膜抗蝕劑層。在特定示例中，干膜抗蝕劑被層疊在沉積層300的頂部。在這樣的示例中，干膜抗蝕劑層被曝光和顯影。
[0029]如所示出的，掩模層304的施加留下了具有合適尺寸來接納第二金屬層108的凹部306。如本文所討論的，可施加掩模層304來以各種形狀和構造形成凹部306。
[0030]在圖3C中，在第一掩模層304中的凹部306之內施加第二金屬層108。在各種示例中，采用電解沉積施加第二金屬層108。在各種示例中，第二金屬層108由銅形成。
[0031]在圖3D中，去除第一掩模層304。在其中掩模層304是干膜抗蝕劑的各種示例中，通過剝離去除第一掩模層304。和干膜抗蝕劑剝離一樣，可以應用蝕刻工藝(例如在干膜抗蝕劑剝離之后)來去除，例如沉積層300。去除第一掩模層304的結果是，形成通孔102B的第二金屬層大體上沒有被覆蓋。應當注意，如本文公開的，部分由于掩模層304的構造性，不同通孔102A的物理尺寸，以及在各種特定示例中的金屬層108的物理尺寸，可改變。
[0032]在圖3E中，施加絕緣體104的第二堆積層308以大體圍繞且隔絕第二金屬層108。在各種示例中，第二堆積層308是電介質，與絕緣體104的剩余部分相同。如所示出的，將第二金屬層108的頂表面310暴露出來。在各種示例中，可覆蓋頂表面310且然后通過例如本文中應用于其它工藝步驟的工藝來將其顯露。在各種示例中，芯片封裝108B的第二堆積層308比電子封裝100A的第二堆積層208更薄。
[0033]在圖3F中，在頂表面310和第二堆積層308的頂部上施加第二掩模層312。在各種不例中，第二掩模層312和第一掩模層304是相同的材料。在多種不例中，第二掩模層312是干膜抗蝕劑層。在特定示例中，在頂表面310和第二堆積層308的頂部上層疊干膜抗蝕劑。在這樣的示例中，干膜抗蝕劑被曝光和顯影。
[0034]如所示出的，第二掩模層312的應用留下了具有合適尺寸來接納第三金屬層110的凹部314和具有合適尺寸來接納導電線112的凹部316。如本文所討論的，可以施加第二掩模層312來以各種形狀和構造形成凹部314、316。
[0035]在圖3G中，在凹部314、316中分別施加第三金屬層110和導電線112，且去除第二掩模層312。在各種示例中，通過電解鍍來施加第三金屬層110和導電線。在各種示例中，第三金屬層110由銅形成。
[0036]在圖3H中，施加第三堆積層318(例如以第二堆積層308的方式)。在各種示例中，第三堆積層318是電介質，與絕緣體104的剩余部分相同。
[0037]圖4是電子封裝100的頂視圖，電子封裝100可利用本文描述的任何方法來形成且可包含上文關于圖1A、1B、2A-2H以及3A-3H描述的電子封裝100A、100B中的任何一個。
[0038]大體從通孔102和電子封裝100的頂部輪廓來看，電子封裝100包括具有不同形狀和尺寸的多個通孔102。通孔102通過導電線112不同地連接。根據(jù)本文描述的各種掩模層204、304、312的應用以及各種絕緣體104去除工藝的使用，可以以各種形狀和尺寸來形成通孔102。由于掩模層204、304、312和絕緣體104去除工藝是可配置的，凹部206、304、314、316等等可類似地具有不同的尺寸和形狀，且結果是，布置在其內的金屬可以具有不同的尺寸和形狀。此外，在具有多個層106、110的封裝100中，通孔102可延伸通過多個層。
[0039]如所示出的，通孔102的輪廓(例如由第三金屬層110確定)是規(guī)則的形狀(例如圓形102’或正方形102”)，以及不規(guī)則的形狀102”’。在說明性示例中，輸入/輸出組件402的焊盤400通過跡線或導電線112可變地連接到通孔102，電耦合到通孔102的金屬層110，或是通孔102的金屬層110自身。在各種示例中，通孔102的金屬層110的尺寸可以是與導電線112或焊盤400相同的或大體上類似的長度和/或寬度尺寸，其中通孔102連接到該導電線或焊盤，或在特定焊盤400的情況下，通孔102形成該導電線或焊盤。
[0040]圖5是用于制造電子封裝100的流程圖，電子封裝100包括電子封裝100AU00B中的任何一個。流程圖可應用于創(chuàng)建各種芯片封裝或除了電子封裝100AU00B之外的其它電子設備。此外，電子封裝100AU00B可替代地根據(jù)各種合適的方法中的任意來制造。
[0041]在500，針對嵌入到第一絕緣體層202、302中的第一導電層106建立掩模層204、304,掩模層形成凹部206、306。在各種不例中，第一導電層106可以是用于通孔102的金屬焊盤和/或可以是導電線112。在各種示例中，該導電層包括金屬焊盤和導電線112。在各種示例中，掩模層204、304是干膜抗蝕劑，且采用層疊工藝形成。
[0042]在502，在凹部206、306之內形成金屬層108，至少一部分金屬層108在金屬層108的第一端部與第一導電層106電稱合。在各種不例中，金屬層108具有側邊或邊緣111,側邊或邊緣111大體上正交于第一導電層106和第二導電線110 (例如正交于第一導電層106和第二導電線110的主平面)。在各種示例中，采用電解沉積工藝(例如采用銅電解沉積工藝)形成金屬層108。
[0043]在504，如本文所描述的，去除掩模層204、304。
[0044]在506，在之前被掩模層204、304至少部分占據(jù)的空間中形成第二絕緣體層208、308，以將金屬層108大體上嵌入到第二絕緣體層208、308之內。
[0045]在508，在形成電子封裝100A的各種示例中，去除一部分第二絕緣體層208以形成第二凹部212。在一示例中，可在第二凹部212之內形成第二導電層110。在各種示例中，通過劃線工藝去除該部分第二絕緣體層208。
[0046]在510，形成電子封裝100B的各種示例中，在金屬層108和第二絕緣體層308的第一主表面310上形成第二掩模層312。在這樣的不例中，第二掩模層312形成第二凹部314，并且可在第二凹部314之內形成第二導電層110。在各種示例中，第二掩模層312是干膜抗蝕劑。
[0047]在512，在凹部212、314中形成第二導電層110。在各種示例中，第二導電層110在金屬層108的第二端部與金屬層108電耦合。在各種示例中，第二導電層110是用于通孔102A的第二金屬焊盤和/或是導電線112。在各種示例中，該導電層包括第二金屬焊盤和導電線112。在各種示例中，第二掩模層312形成第三凹部316，并且在第三凹部316之內形成導電線112。
[0048]在514，形成第三絕緣體層214、318使得其大體上包圍第二導電層110。在各種不例中，第一導電層106、金屬層108、以及第二導電層110形成通孔102A、102B。在這樣的不例中，通孔102A、102B在第一導電層106之內電稱合第一導電線112,并且在第二導電層110之內電耦合第二導電線112。
[0049]在特定示例中，通孔102A、102B具有大體上非圓形的輪廓。在特定示例中，通孔102AU02B具有大體上不規(guī)則的輪廓。在電子封裝100的各種示例中，通孔102包括圓形、非圓形以及不規(guī)則的輪廓中的任意一種。
[0050]包括使用如在本公開中所描述的半導體芯片和細長結構的電子設備的示例，用以示出本發(fā)明的更高水平設備應用的示例。圖6是合并至少一個芯片封裝100、200的電子設備600的框圖。電子設備600僅僅是其中可以使用本發(fā)明的實施例的電子系統(tǒng)的一個示例。電子設備600的示例包括但不限于個人電腦、臺式計算機、移動電話、個人數(shù)據(jù)助理、MP3或其它數(shù)字音樂播放器、汽車應用、嵌入式應用等等。在這個示例中，電子設備600包括數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理系統(tǒng)包括系統(tǒng)總線602來耦合該系統(tǒng)的各種部件。系統(tǒng)總線602在電子設備600的各種部件之間提供通信鏈接，并且可能以單個總線、總線的組合或任何其它合適的方式來實施。
[0051]電子組件610耦合到系統(tǒng)總線602。電子組件610可包括任何電路或電路組合。在一個實施例中，電子組件610包括可以是任何類型的處理器612。如本文使用的“處理器”意思是任何類型的計算電路，例如但不限于微處理器、微控制器、復雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、圖形處理器、數(shù)字信號處理器(DSP)、多核處理器、或任何其它類型的處理器或處理電路。
[0052]可包括在電子組件610中的其它類型電路是定制電路、專用集成電路(ASIC)等等，例如舉例來說，在無線設備中使用的一個或多個電路(例如通信電路614)，其中無線設備是例如移動電話、尋呼機、個人數(shù)據(jù)助理、便攜式計算機、雙向無線電設備、以及類似的電子系統(tǒng)。該集成電路(IC)可執(zhí)行任何其它類型的功能。
[0053]電子設備600還可包括外部存儲器620，外部存儲器620轉而可包括適于特殊應用的一個或多個存儲器元件，例如，以隨機存取存儲器(RAM)的形式的主存儲器622、一個或多個硬盤驅動器624、和/或處理可移動介質626 (例如光盤(⑶)、數(shù)字視頻光盤(DVD)等等)的一個或多個驅動器。
[0054]電子設備600還可包括顯不設備616、一個或多個揚聲器618、以及鍵盤和/或控制器630，其可包括鼠標、軌跡球、觸摸屏、語音識別設備、或允許系統(tǒng)用戶輸入信息到電子設備600和從電子設備600接收信息的任何其它設備。
[0055]附加示例
[0056]示例I可包括如下的主題(例如裝置、方法、執(zhí)行動作的模塊)，該主題可包括制造電子封裝的方法。所述方法可包括針對嵌入在第一絕緣體層中的第一導電層建立掩模層，該掩模層形成凹部，在凹部之內形成金屬層，至少部分的第二金屬層在金屬層的第一端部與第一導電層電耦合，去除掩模層，在之前被掩模層至少部分占據(jù)的空間中形成第二絕緣體層，將第二金屬層大體上嵌入到第二絕緣體層之內，以及形成第二導電層，第二導電層在金屬層的第二端部與金屬層電f禹合。
[0057]在示例2中，示例I的方法可任選地進一步包括，去除部分的第二絕緣體層以形成第二凹部，且其中在第二凹部之內形成第二導電層。
[0058]在示例3中，示例I和示例2中的任一或多個的方法可任選地進一步包括,通過劃線工藝去除該部分的第二絕緣體層。
[0059]在示例4中，示例1-3中的任一或多個的方法可任選地進一步包括，在金屬層和第二絕緣體層的第一主表面上形成第二掩模層，該第二掩模層形成第二凹部，并且其中在第二凹部之內形成第二導電層。
[0060]在示例5中，示例1-4中的任一或多個的方法可任選地進一步包括掩模層，并且第二掩模層是干膜抗蝕劑。
[0061]在示例6中，示例1-5中的任一或多個的方法可任選地進一步包括，形成第三絕緣體層，第三絕緣體層大體上包圍第二導電層。
[0062]在不例7中，不例1-6中的任一或多個的方法可任選地進一步包括，第一導電層、金屬層和第二導電層形成通孔，其中該通孔電耦合第一導電線和第二導電線。
[0063]在示例8中，示例1-7中的任一或多個的方法可任選地進一步包括,通孔具有大體上非圓形的輪廓。
[0064]在示例9中，示例1-8中的任一或多個的方法可任選地進一步包括,通孔具有大體上不規(guī)則的輪廓。
[0065]在示例10中，示例1-9中的任一或多個的方法可任選地進一步包括，金屬層具有大體上正交于第一導電層和第二導電層的側邊。
[0066]在示例11中，示例1-10中的任一或多個的方法可任選地進一步包括，采用電解沉積工藝形成金屬層。
[0067]在示例12中，示例1-11中的任一或多個的方法可任選地進一步包括，采用銅電解沉積工藝形成金屬層。
[0068]在示例13中，示例1-12中的任一或多個的方法可任選地進一步包括，采用層疊工藝建立掩模層。
[0069]示例14可包括如下的主題(例如裝置、方法、執(zhí)行動作的模塊)，該主題可包括一種電子封裝，所述電子封裝包括:嵌入到第一絕緣體層中的第一導電層，嵌入到第二絕緣體層中的第二導電層，以及嵌入到第三絕緣體層中的金屬層，且該金屬層具有大體上正交于第一導電層和第二導電層的側邊，該金屬層將第一導電層電稱合到第二導電層。
[0070]在不例15中，不例14的設備可任選地進一步包括，第一導電層、第二導電層和金屬層形成通孔，其中該通孔具有大體上非圓形的輪廓。
[0071]在示例16中，示例14和15中的任一或多個的設備可任選地進一步包括，該通孔具有大體上規(guī)則的輪廓。
[0072]在示例17中，示例14-16中的任一或多個的設備可任選地進一步包括,該通孔具有大體上不規(guī)則的輪廓。
[0073]示例18可包括如下的主題(例如裝置、方法、執(zhí)行動作的模塊)，該主題可包括一種電子封裝組件，該電子封裝組件包括，嵌入到第一絕緣體層中的導電層，針對第一導電層形成的掩模層，該掩模層形成凹部，并且在凹部之內形成金屬層，至少部分的第二金屬層在金屬層的第一端部與第一導電層電稱合，金屬層具有大體上正交于導電層的側邊。
[0074]在示例19中，示例18的設備可任選地進一步包括，掩模層是干膜抗蝕劑層。
[0075]在示例20中，示例18和19中的任一或多個的設備可任選地進一步包括，導電層和金屬層中的至少一個具有非圓形的輪廓。
[0076]這些非限制性的示例中的每一個可獨立存在，或可與一個或多個其它示例以任意置換或組合的方式結合。
[0077]上文的詳細描述包括了對附圖的參考，該附圖形成詳細描述的一部分。附圖以說明的方式示出了在其中可實踐本發(fā)明的具體實施例。在本文中這些實施例還稱作“示例”。這樣的示例可包括除了那些示出的或描述的元件之外的元件。但是，本發(fā)明人同樣設想在其中僅僅提供那些示出的或描述的元件的示例。而且，本發(fā)明人還設想關于特殊示例(或其一個或多個方面)、或關于本文示出的或描述的其它示例(或其一個或多個方面)的、使用示出的或描述的那些元件(或其一個或多個方面)的任何組合或置換的示例。
[0078]在本文件中，如專利文件中常見的，使用術語“一”或“一個”以包括一個或多于一個，其獨立于“至少一個”或“一個或多個”的任何其它例子或用法。在本文件中，使用術語“或”表示非排它的意思，例如“A或B”包括“A但不是B”、“B但不是A”以及“A和B”的意思，除非另有說明。在本文件中，使用術語“包括”和“其中”分別作為相應術語“包含”和“其中”的通俗英語等價物。同樣，在下文的權利要求中，術語“包括”和“包含”是開放式的，也就是說，包括除了在權利要求中在這樣的術語之后列舉的那些元件之外的元件的系統(tǒng)、設備、制品、組成、配方或工藝也同樣視為落入該權利要求的保護范圍之內。而且，在下文權利要求中，術語“第一”、“第二”以及“第三”等等僅僅用作標記，且并不旨在對它們的對象施加數(shù)值要求。
[0079] 上文的描述旨在說明性而不是限制性。例如上文描述的示例(或其一個或多個方面)可以彼此結合使用。例如由本領域普通技術人員通過回顧上文的描述可以使用其它的實施例。提供摘要以符合37C.F.R§ 1.72(b)的規(guī)定，以允許讀者快速查明技術公開的本質。其在其將不用于解釋或限制權利要求的范圍或含義的理解下被提交。同樣，在上文的詳細描述中，各種特征可組合在一起以使該公開合理化。這不應解釋為一個未要求保護的公開特征對于任何權利要求都是必須的。相反，發(fā)明的主題可在于比具體公開實施例的所有特征要少。因此，下文的權利要求因此被合并到詳細描述中，其中每一項權利要求自身可作為獨立的實施例，且預想到，這些實施例可以各種組合或置換的方式彼此結合。本發(fā)明的范圍應由所附權利要求以及被稱作這樣的`權利要求的等價物的全部范圍所確定。
【權利要求】
1.一種制造電氣封裝的方法，包括: 針對嵌入到第一絕緣體層中的第一導電層建立掩模層，所述掩模層形成凹部； 在所述凹部之內形成金屬層，所述金屬層的至少一部分在所述金屬層的第一端部與所述第一導電層電稱合； 去除所述掩模層； 在之前至少部分由所述掩模層所占據(jù)的空間中形成第二絕緣體層，將所述金屬層大體上嵌入到所述第二絕緣體層之內；以及 形成第二導電層，所述第二導電層在所述金屬層的第二端部與所述金屬層電耦合。
2.如權利要求1所述的制造電氣封裝的方法，進一步包括，去除所述第二絕緣體層的一部分以形成第二凹部，并且其中，在所述第二凹部之內形成所述第二導電層。
3.如權利要求1-2中的任一項所述的制造電氣封裝的方法，其中，通過劃線工藝去除所述第二絕緣體層的所述部分。
4.如權利要求1-3中的任一項所述的制造電氣封裝的方法，進一步包括，在所述金屬層和所述第二絕緣體層的第一主表面上形成第二掩模層，所述第二掩模層形成第二凹部，并且其中在所述第二凹部之內形成所述第二導電層。
5.如權利要求1-4中的任一項所述的制造電氣封裝的方法，其中，所述掩模層和所述第二掩模層是干膜抗蝕劑。
6.如權利要求1-5中的任一項所述的制造電氣封裝的方法，進一步包括，形成第三絕緣體層，所述第三絕緣體層 大體上包圍所述第二導電層。
7.如權利要求1-6中的任一項所述的制造電氣封裝的方法，其中，所述第一導電層、所述金屬層和所述第二導電層形成通孔，其中，所述通孔電耦合第一導電線和第二導電線。
8.如權利要求1-7中的任一項所述的制造電氣封裝的方法，其中，所述通孔具有大體上非圓形的輪廓。
9.如權利要求1-7中的任一項所述的制造電氣封裝的方法，其中，所述通孔具有大體上不規(guī)則的輪廓。
10.如權利要求1-9中的任一項所述的制造電氣封裝的方法，其中，所述金屬層具有大體上正交于所述第一導電層和所述第二導電層的側邊。
11.如權利要求1-10中的任一項所述的制造電氣封裝的方法，其中，采用電解沉積工藝形成所述金屬層。
12.如權利要求1-10中的任一項所述的制造電氣封裝的方法，其中，采用銅電解沉積工藝形成所述金屬層。
13.如權利要求1-12中的任一項所述的制造電氣封裝的方法，其中，采用層疊工藝建立所述掩模層。
14.一種電子封裝，包括: 至少部分嵌入到絕緣體中的管芯； 嵌入到所述絕緣體的第一絕緣體層中的第一導電層； 嵌入到所述絕緣體的第二絕緣體層中的第二導電層；以及 嵌入到所述絕緣體的第三絕緣體層中的金屬層，所述金屬層具有大體上正交于所述第一導電層和所述第二導電層的側邊，所述金屬層將所述第一導電層電耦合到所述第二導電層。
15.如權利要求14所述的電子封裝，其中，所述第一導電層、所述第二導電層和所述金屬層形成通孔，其中，所述通孔具有大體上非圓形的輪廓。
16.如權利要求14-15中的任一項所述的電子封裝，其中，所述通孔具有大體上規(guī)則的輪廓。
17.如權利要求14-16中的任一項所述的電子封裝，其中，所述通孔具有大體上不規(guī)則的輪廓。
18.一種電子封裝組件，包括: 嵌入到第一絕緣體層中的導電層； 針對第一導電層形成的掩模層，所述掩模層形成凹部； 形成在所述凹部之內的金屬層，所述第二金屬層的至少一部分在所述金屬層的第一端部與所述第一導電層電耦合，所述金屬層具有大體上正交于所述導電層的側邊。
19.如權利要求18所述的電子封裝組件，其中，所述掩模層是干膜抗蝕劑層。
20.如權利要求18-19中的任一項所述的電子封裝組件，其中，所述導電層和該金屬層中的至少一個具有非圓形的輪廓`。
【文檔編號】H01L21/48GK103871906SQ201310757420
【公開日】2014年6月18日 申請日期:2013年12月17日 優(yōu)先權日:2012年12月17日
【發(fā)明者】M·K·羅伊, M·J·馬努沙羅 申請人:英特爾公司