具有場板終端保護的4H-SiC肖特基源漏MOSFET器件及其制備方法
【專利摘要】本發(fā)明公開了一種具有場板終端保護的4H-SiC肖特基源漏MOSFET器件及其制備方法為：標準清洗流程，場氧LPCVD方法淀積場區(qū)二氧化硅；光刻有源區(qū)，HF漂洗；淀積多晶硅標準LPCVD多晶硅淀積工藝；多晶硅摻雜磷離子注入；刻蝕多晶硅，等離子體刻蝕；犧牲氧化樣片1：離子注入退火1050度N2氣氛退火；腐蝕犧牲氧化層樣片1，HF漂洗；清洗標準清洗流程；形成柵氧和側墻；氧化后退火1050度N2氣氛退火；光刻源漏接觸區(qū)，HF漂沈；光刻金屬引線，形成金屬電極蒸發(fā)Ti，150nm，剝離；合金退火700度N2氣氛退火；器件為襯底和外延層。本發(fā)明較好的解決了4H-SiCMOSFET存在反型層遷移率過低，導致器件跨導、導通電阻輸出特性變差的問題。
【專利說明】具有場板終端保護的4H-SiC肖特基源漏MOSFET器件及其制備方法
【技術領域】
[0001]本發(fā)明屬于高壓半導體器件【技術領域】，尤其涉及一種具有場板終端保護的4H-SiC肖特基源漏MOSFET器件及其制備方法。
【背景技術】
[0002]基于整個微電子領域的基石——娃材料的高壓MOSFET半導體器件的研究應用半個多世紀以來，使高壓半導體器件得到長足發(fā)展，極大地促進了電力電子技術的進步。20世紀80年代以來，硅材料本身的物理特性對硅基功率器件性能的限制被認識得越來越清晰，基硅高壓MOSFET器件在導通壓降與耐壓之間存在嚴重矛盾，要進一步發(fā)展存在瓶頸。
[0003]目前限制SiCMOSFET發(fā)展的主要因素是反型層遷移率過低，導致器件跨導、導通電阻等輸出特性變差。據報道η溝SiCMOSFET的表面遷移率不到體遷移率的一半，這一點嚴重影響了 SiCMOSFET的進一步發(fā)展。造成SiCMOS器件表面遷移率低的主要原因是:高密度的界面態(tài)電荷和非理想平面造成的表面粗糙。源漏區(qū)高摻雜的離子注入工藝是導致Si02/SiC界面不平整和界面態(tài)密度高的主要原因。SiC材料離子注入的工藝難度較大，離子注入后雜質需要在1600°C左右的高溫下進行退火，注入及退火過程會在SiC表面及體內產生大量缺陷。注入在表面產生缺陷又會直接影響到柵氧化層的質量，導致Si02/SiC界面態(tài)密度增大。離子注入后的雜質在常溫下不能完全離化，也會導致源漏區(qū)的電阻變大、跨導減小。另外，隨著4H-SiCM0SFET器件的耐壓不斷提高，該器件的終端會存在嚴重的電場集中問題。
[0004]現有的SiCMOSFET存在反型層遷移率過低，導致器件跨導、導通電阻輸出特性變差的問題。

【發(fā)明內容】

[0005]本發(fā)明實施例的目的在于提供一種具有場板終端保護的4H_SiC肖特基源漏MOSFET器件及其制備方法，旨在解決現有的SiCMOSFET存在反型層遷移率過低，導致器件跨導、導通電阻輸出特性變差的問題。
[0006]本發(fā)明實施例是這樣實現的，一種具有場板終端保護的4H_SiC肖特基源漏MOSFET器件的制備方法，該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件的制備方法包括以下步驟:
[0007]步驟一,標準清洗流程,場氧LPCVD方法淀積場區(qū)二氧化娃,淀積厚度500nm ；
[0008]步驟二，光刻有源區(qū)I，HF漂洗；淀積多晶硅標準LPCVD多晶硅淀積工藝，厚度在600nm;多晶硅摻雜磷離子注入，劑量4 X 1015cm，能量120keV ；
[0009]步驟三，刻蝕多晶硅，等離子體刻蝕；犧牲氧化樣片1，1050度干氧氧化10分鐘:離子注入退火1050度N2氣氛退火，40分鐘；
[0010]步驟四，腐蝕犧牲氧化層樣片1，光刻版，HF漂洗；清洗標準清沈流程；形成柵氧和側墻，1050度干氧氧化90分鐘；
[0011]步驟五，氧化后退火1050度N2氣氛退火，30分鐘；光刻源漏接觸區(qū)，HF漂沈；光刻會屬引線，形成金屬電極蒸發(fā)Ti, 150nm,剝離；
[0012]步驟六，合金退火700度N2氣氛退火，30秒。
[0013]進一步，該具有場板終端保護的4H_SiC肖特基源漏MOSFET器件的制備方法需要四塊光刻掩模版，基本描述如下:
[0014]有源區(qū)光刻掩模版，去掉有源區(qū)的二氧化硅；源漏區(qū)掩模版，刻蝕掉源漏區(qū)以外的多晶硅；源漏接觸孔掩模版，去掉源漏接觸孔的二氧化硅，形成接觸窗口 ；源漏柵金屬掩模版，形成源漏柵接觸和壓焊點。
[0015]本發(fā)明實施例的另一目的在于提供一種具有場板終端保護的4H_SiC肖特基源漏MOSFET器件，該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件包括:襯底和外延層；外延層設置在襯底的上面。
[0016]進一步,外延層的厚度為2μηι的摻硼外延層,硼的摻雜濃度為1.4X1016cm_3。
[0017]進一步，該具有場板終端保護的4H_SiC肖特基源漏MOSFET器件的單管柵長分別1.5 μ m,柵寬為 30 μ m。
[0018]進一步，室溫下不同側墻厚度對MOSFET器件特性的影響，小于0.12 μ m的側墻使器件的飽和電流有減小，器件的跨導降低，側墻大于0.12 μ m后，器件不能正常開啟，飽和電流急劇減小，sidewall = 0.3 μ m時器件的飽和電流不到I μ A/ μ m ;
[0019]表面反型后η型溝道和側墻下的P型區(qū)形成ρη結，溝道的打開寄希望于ρη結空間電荷區(qū)的橫向擴展，下式給出了 Pn結勢壘寬度的表達式:
[0020]
【權利要求】
1.一種具有場板終端保護的4H-Sic肖特基源漏MOSFET器件的 制備方法， 該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件的制備方法包括以下主要步驟: 步驟一,標準清洗流程,場氧LPCVD方法淀積場區(qū)二氧化娃,淀積厚度500nm ； 步驟二，光刻有源區(qū)1，光刻版，HF漂洗；淀積多晶硅標準LPCVD多晶硅淀積工藝，厚度在600nm ;多晶硅摻雜磷離子注入，劑量4X 1015cm，能量120keV ； 步驟三，刻蝕多晶硅，等離子體刻蝕；犧牲氧化樣片1，1050度干氧氧化10分鐘:離子注入退火1050度N2氣氛退火，40分鐘； 步驟四，腐蝕犧牲氧化層樣片1，光刻版，HF漂洗；標準清洗流程；形成柵氧和側墻，1050度干氧氧化90分鐘； 步驟五，氧化后退火1050度N2氣氛退火，30分鐘；光刻源漏接觸區(qū)，HF漂沈；光刻會屬引線44光刻版,形成金屬電極蒸發(fā)Ti, 150nm,剝離； 步驟六，合金退火700度N2氣氛退火，30秒。
2.如權利要求1所述 的具有場板終端保護的4H-SiC肖特基源漏MOSFET器件的制備方法，其特征在于，該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件的制備方法需要四塊光刻掩模版，基本描述如下: 有源區(qū)光刻掩模版，去掉有源區(qū)的二氧化硅；源漏區(qū)掩模版，刻蝕掉源漏區(qū)以外的多晶硅；源漏接觸孔掩模版，去掉源漏接觸孔的二氧化硅，形成接觸窗口 ；源漏柵金屬掩模版，形成源漏柵接觸和壓焊點。
3.一種具有場板終端保護的4H-SiC肖特基源漏MOSFET器件，其特征在于，該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件包括:襯底和外延層；外延層設置在襯底的上面。
4.如權利要求3所述的具有場板終端保護的4H-SiC肖特基源漏MOSFET器件，其特征在于，外延層的厚度為2μπι的摻硼外延層，硼的摻雜濃度為1.4X1016cm_3。
5.如權利要求3所述的具有場板終端保護的4H-SiC肖特基源漏MOSFET器件，其特征在于，該具有場板終端保護的4H-SiC肖特基源漏MOSFET器件的單管柵長分別1.5μπι，柵寬為 30 μ m。
6.如權利要求3所述的具有場板終端保護的4H-SiC肖特基源漏MOSFET器件，其特征在于，室溫下不同側墻厚度對MOSFET器件特性的影響，小于0.12 μ m的側墻使器件的飽和電流有減小，器件的跨導降低，側墻大于0.12 μ m后，器件不能正常開啟，飽和電流急劇減小，sidewall = 0.3 μ m時器件的飽和電流不到I μ A/ μ m ； 表面反型后η型溝道和側墻下的P型區(qū)形成ρη結，溝道的打開寄希望于ρη結空間電荷區(qū)的橫向擴展，下式給出了 Pn結勢壘寬度的表達式:4-到丄
Vq [n Ni ) 式中Vd為ρη結的自建勢，V表示加在ρη結上的電壓，η為溝道中的電子濃度，對于N溝M0SFET，源極接低電位，源端ρη結反偏(V〈0)，源漏電壓增大ρη結的勢壘區(qū)變寬，所以在側墻大于0.12 μ m后需要`增大源漏電壓器件才能開啟。
【文檔編號】H01L21/336GK103560087SQ201310520355
【公開日】2014年2月5日 申請日期:2013年10月29日 優(yōu)先權日:2013年10月29日
【發(fā)明者】張發(fā)生 申請人:中南林業(yè)科技大學