一種半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，涉及半導(dǎo)體【技術(shù)領(lǐng)域】。本發(fā)明的半導(dǎo)體器件的制造方法，通過在柵極疊層結(jié)構(gòu)中增加蓋帽層和阻擋層，實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。本發(fā)明的半導(dǎo)體器件，由于在柵極疊層結(jié)構(gòu)中增加了蓋帽層和阻擋層，可以實(shí)現(xiàn)對(duì)晶體管的閾值電壓的調(diào)節(jié)，具有更好的閾值電壓特性。
【專利說(shuō)明】一種半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體而言涉及一種半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0002] 在半導(dǎo)體【技術(shù)領(lǐng)域】中，如何在保證半導(dǎo)體器件的性能的同時(shí)降低功耗已經(jīng)成為人 們面臨的一個(gè)主要挑戰(zhàn)。功耗/性能優(yōu)化（Power-performanceoptimization)通常要求 半導(dǎo)體器件具有多個(gè)閾值電壓（Vt)和低的關(guān)斷電流（Ioff)。在平面體硅半導(dǎo)體器件中，通 過使用兩個(gè)功函數(shù)層(分別對(duì)應(yīng)N型場(chǎng)效應(yīng)晶體管NFET和P型場(chǎng)效應(yīng)晶體管PFET)以及采 用不同的柵極長(zhǎng)度和摻雜濃度來(lái)實(shí)現(xiàn)多閾值電壓。鰭型場(chǎng)效應(yīng)晶體管（FinFET)由于可以 實(shí)現(xiàn)小的器件尺寸、應(yīng)用小的工作電壓而具有優(yōu)秀的靜電控制能力，然而，器件尺寸和工作 電壓的減小，尤其工作電壓的減小，導(dǎo)致對(duì)閾值電壓可變性的控制變得十分困難。在大規(guī)模 應(yīng)用鰭型場(chǎng)效應(yīng)晶體管（FinFET)的半導(dǎo)體器件中，隨著工藝節(jié)點(diǎn)不斷減小，需要注入的離 子的數(shù)量不斷減少(例如采用IOnm工藝節(jié)點(diǎn)的器件需要注入的離子數(shù)量非常少)，離子注入 工藝變得非常難以控制。
[0003] 不同金屬蓋帽工藝（capping)可以有效地調(diào)節(jié)鰭型場(chǎng)效應(yīng)晶體管的閾值電壓，但 是該方法需要復(fù)雜的集成工藝并且不會(huì)帶來(lái)其他方面的提升。而傳統(tǒng)的離子注入工藝會(huì)降 低器件的離子遷移率，并且可能會(huì)導(dǎo)致對(duì)器件的影響非常壞的摻雜物隨機(jī)波動(dòng)。并且，對(duì)于 采用金屬柵極技術(shù)的半導(dǎo)體器件的制造方法而言，離子注入工藝還面臨控制離子注入劑量 以防止離子滲透入高k介電層或器件的溝道區(qū)域的挑戰(zhàn)。
[0004] 可見，如何獲得良好的閾值電壓，是應(yīng)用后高k介電層工藝的半導(dǎo)體器件的制造 方法必須要解決的問題。為解決上述問題，有必要提出一種新的半導(dǎo)體器件及其制造方法。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明實(shí)施例一提供一種半導(dǎo)體器件的制造方法，該方法包括：
[0006] 步驟SlOl:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的擬形成N型低閾值電壓晶體管、 N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的區(qū)域分別形成包 括偽柵極氧化層、偽柵極和柵極側(cè)壁的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)之間形成層間介 電層，去除所述偽柵極和所述偽柵極氧化層；
[0007] 步驟S102 :在所述柵極側(cè)壁之間自下而上依次形成N型低閾值電壓晶體管、N型高 閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的界面層、高k介電層、 蓋帽層和阻擋層；
[0008] 步驟S103:在所述阻擋層上形成所述N型低閾值電壓晶體管、N型高閾值電壓晶體 管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的功函數(shù)金屬層；
[0009] 步驟S104 :在所述功函數(shù)金屬層上分別形成所述N型低閾值電壓晶體管、所述N 型高閾值電壓晶體管、所述P型低閾值電壓晶體管和所述P型高閾值電壓晶體管的金屬柵 極。
[0010] 其中，所述蓋帽層的材料為氮化鈦，所述阻擋層的材料為氮化鉭。
[0011] 其中，所述阻擋層的厚度為5-40A。
[0012] 其中，所述半導(dǎo)體器件中的N型晶體管與P型晶體管的功函數(shù)金屬層不同。
[0013] 其中，所述步驟S103包括：
[0014] 步驟S1031:形成所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高 閾值電壓晶體管的第一功函數(shù)金屬層；
[0015] 步驟S1032:形成所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高閾 值電壓晶體管的第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬層 和所述P型高閾值電壓晶體管的第二功函數(shù)金屬層；
[0016] 步驟S1033:形成所述N型高閾值電壓晶體管的第二功函數(shù)金屬層；
[0017] 步驟S1034:形成所述N型低閾值電壓晶體管的第二功函數(shù)金屬層、所述N型高閾 值電壓晶體管的第三功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第三功函數(shù)金屬層 和所述P型高閾值電壓晶體管的第三功函數(shù)金屬層。
[0018] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的材料為氮化鈦；
[0019] 所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高閾值電壓晶體管的 第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬層和所述P型高閾值 電壓晶體管的第二功函數(shù)金屬層的材料為氮化鉭；
[0020] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層為氮化鈦；
[0021] 所述N型低閾值電壓晶體管的第二功函數(shù)金屬層、所述N型高閾值電壓晶體管的 第三功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第三功函數(shù)金屬層和所述P型高閾值 電壓晶體管的第三功函數(shù)金屬層的材料為鈦鋁合金。
[0022] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的厚度為10-50A:
[0023] 所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高閾值電壓晶體管的 第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬層和所述P型高閾值 電壓晶體管的第二功函數(shù)金屬層的厚度為4-40A;
[0024] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層的厚度為10-50A。
[0025] 其中，在所述步驟SlOl中，所提供的半導(dǎo)體襯底在擬形成的所述P型低閾值電壓 晶體管的溝道區(qū)域形成有鍺硅層以及位于所述鍺硅層上的鍺硅蓋帽層。
[0026] 其中，所述鍺硅層中鍺的濃度為10%_60%，所述鍺硅層的厚度為2_20nm;所述鍺硅 蓋帽層的材料為硅，所述鍺硅蓋帽層的厚度為2-15nm。
[0027] 其中，在所述步驟SlOl中，在形成所述偽柵極結(jié)構(gòu)之前，所述半導(dǎo)體襯底（100或 200)上具有鰭型結(jié)構(gòu)。
[0028] 本發(fā)明實(shí)施例二提供一種半導(dǎo)體器件的制造方法，該方法包括：
[0029] 步驟SlOl :提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的擬形成N型低閾值電壓晶體管、 N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的區(qū)域分別形成包 括偽柵極氧化層、偽柵極和柵極側(cè)壁的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)之間形成層間介 電層，去除所述偽柵極和所述偽柵極氧化層；
[0030] 步驟S102 :在所述柵極側(cè)壁之間自下而上依次形成N型低閾值電壓晶體管、N型高 閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的界面層、高k介電層、 蓋帽層和阻擋層；
[0031] 步驟S103:在所述阻擋層上形成所述N型低閾值電壓晶體管、N型高閾值電壓晶體 管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的功函數(shù)金屬層；
[0032] 步驟S104 :在所述功函數(shù)金屬層上形成金屬柵極。
[0033] 其中，所述蓋帽層的材料為氮化鈦，所述阻擋層的材料為氮化鉭。
[0034] 其中，所述阻擋層的厚度為5-40A。
[0035] 其中，所述半導(dǎo)體器件中的N型晶體管與P型晶體管的功函數(shù)金屬層不同。
[0036] 其中，所述步驟S103包括：
[0037] 步驟S1031' ：形成所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高 閾值電壓晶體管的第一功函數(shù)金屬層；
[0038] 步驟S1032' ：形成所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高 閾值電壓晶體管的第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬 層和所述P型高閾值電壓晶體管的第二功函數(shù)金屬層；
[0039] 步驟S1033' ：形成所述N型高閾值電壓晶體管的第二功函數(shù)金屬層和所述P型低 閾值電壓晶體管的第三功函數(shù)金屬層；
[0040] 步驟S1034' ：形成所述N型低閾值電壓晶體管的第二功函數(shù)金屬層、所述N型高 閾值電壓晶體管的第三功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第四功函數(shù)金屬 層和所述P型高閾值電壓晶體管的第三功函數(shù)金屬層。
[0041] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的材料為氮化鈦；
[0042] 所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高閾值電壓晶體管的 第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬層和所述P型高閾值 電壓晶體管的第二功函數(shù)金屬層的材料為氮化鉭；
[0043] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層和所述P型低閾值電壓晶體管的 第三功函數(shù)金屬層的材料為氮化鈦；
[0044] 形成所述N型低閾值電壓晶體管的第二功函數(shù)金屬層、所述N型高閾值電壓晶體 管的第三功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第四功函數(shù)金屬層和所述P型高 閾值電壓晶體管的第三功函數(shù)金屬層的材料為鈦鋁合金。
[0045] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層和所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的厚度為10...Mf八：
[0046] 所述N型低閾值電壓晶體管的第一功函數(shù)金屬層、所述N型高閾值電壓晶體管的 第一功函數(shù)金屬層以及所述P型低閾值電壓晶體管的第二功函數(shù)金屬層和所述P型高閾值 電壓晶體管的第二功函數(shù)金屬層的厚度為4-40A;
[0047] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層和所述P型低閾值電壓晶體管的 第三功函數(shù)金屬層的厚度為10-50A。
[0048] 其中，在所述步驟SlOl中，在形成所述偽柵極結(jié)構(gòu)之前，所述半導(dǎo)體襯底（100或 200)上具有鰭型結(jié)構(gòu)。
[0049] 本發(fā)明實(shí)施例三提供一種半導(dǎo)體器件，包括：半導(dǎo)體襯底以及位于所述半導(dǎo)體襯 底上的N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾 值電壓晶體管；
[0050] 所述N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P 型高閾值電壓晶體管均包括由柵極側(cè)壁以及位于所述柵極側(cè)壁之間的柵極疊層結(jié)構(gòu)組成 的柵極結(jié)構(gòu)；
[0051] 其中，所述柵極疊層結(jié)構(gòu)包括自下而上設(shè)置的界面層、高k介電層、功函數(shù)金屬層 和金屬柵極，并且，所述柵極疊層結(jié)構(gòu)還包括位于所述高k介電層與所述功函數(shù)金屬層之 間的蓋帽層和阻擋層，所述阻擋層位于所述蓋帽層的上方并與所述功函數(shù)金屬層相接觸。
[0052] 其中，所述蓋帽層為氮化鈦，所述阻擋層為氮化鉭。
[0053] 其中，所述阻擋層的厚度為5-40A。
[0054] 其中，所述半導(dǎo)體器件中的N型晶體管與P型晶體管的功函數(shù)金屬層不同。
[0055] 其中，所述N型低閾值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函 數(shù)金屬層和第二功函數(shù)金屬層；所述N型高閾值電壓晶體管的功函數(shù)金屬層包括自下而上 設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第三功函數(shù)金屬層；所述P型低閾值電壓 晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第三 功函數(shù)金屬層；所述P型高閾值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函 數(shù)金屬層、第二功函數(shù)金屬層和第三功函數(shù)金屬層。
[0056] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層與所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的材料為氮化鈦；
[0057] 所述P型低閾值電壓晶體管的第二功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第二功函數(shù)金屬層、所述N型低閾值電壓晶體管的第一功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第一功函數(shù)金屬層的材料為氮化鉭；
[0058] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層的材料為氮化鈦；
[0059] 所述P型低閾值電壓晶體管的第三功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第三功函數(shù)金屬層、所述N型低閾值電壓晶體管的第二功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第三功函數(shù)金屬層的材料為鈦鋁合金。
[0060] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層與所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的厚度為10-50
[0061] 所述P型低閾值電壓晶體管的第二功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第二功函數(shù)金屬層、所述N型低閾值電壓晶體管的第一功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第一功函數(shù)金屬層的厚度為4-40
[0062] 所述N型高閾值電壓晶體管的第二功函數(shù)金屬層的厚度為10-50Ais
[0063] 其中，所述P型低閾值電壓晶體管的溝道區(qū)域形成有鍺硅層以及位于所述鍺硅層 上的鍺硅蓋帽層。
[0064] 其中，所述鍺硅層中鍺的濃度為10%_60%，所述鍺硅層的厚度為2_20nm;并且，所 述鍺硅蓋帽層的材料為硅，所述鍺硅蓋帽層的厚度為2-15nm。
[0065] 其中，所述N型低閾值電壓晶體管、所述N型高閾值電壓晶體管、所述P型低閾值 電壓晶體管和所述P型高閾值電壓晶體管能夠被作為邏輯器件。并且，所述P型高閾值電 壓晶體管和所述N型高閾值電壓晶體管還能夠被作為低漏電流器件。
[0066] 其中，所述半導(dǎo)體襯底上具有鰭型結(jié)構(gòu)，所述半導(dǎo)體器件中的晶體管為鰭型場(chǎng)效 應(yīng)晶體管。
[0067] 本發(fā)明實(shí)施例四提供一種半導(dǎo)體器件，包括：半導(dǎo)體襯底以及位于所述半導(dǎo)體襯 底上的N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾 值電壓晶體管；
[0068] 所述N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管均包括由柵極側(cè)壁以及位于所述柵極側(cè)壁之間的柵極疊層結(jié)構(gòu)組成 的柵極結(jié)構(gòu)；
[0069] 其中，所述柵極疊層結(jié)構(gòu)包括自下而上設(shè)置的界面層、高k介電層、功函數(shù)金屬層 和金屬柵極，并且，所述柵極疊層結(jié)構(gòu)還包括位于所述高k介電層與所述功函數(shù)金屬層之 間的蓋帽層和阻擋層，所述阻擋層位于所述蓋帽層的上方并與所述功函數(shù)金屬層相接觸。
[0070] 其中，所述蓋帽層為氮化鈦，所述阻擋層為氮化鉭。
[0071] 其中，所述阻擋層的厚度為5-40Aa
[0072] 其中，所述半導(dǎo)體器件中的N型晶體管與P型晶體管的功函數(shù)金屬層不同。
[0073] 其中，所述N型低閾值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函 數(shù)金屬層和第二功函數(shù)金屬層；所述N型高閾值電壓晶體管的功函數(shù)金屬層包括自下而上 設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第三功函數(shù)金屬層；所述P型低閾值電壓 晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層、第三 功函數(shù)金屬層和第四功函數(shù)金屬層；所述P型高閾值電壓晶體管的功函數(shù)金屬層包括自下 而上設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第三功函數(shù)金屬層。
[0074] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層與所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的材料為氮化鈦；
[0075] 所述P型低閾值電壓晶體管的第二功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第二功函數(shù)金屬層、所述N型低閾值電壓晶體管的第一功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第一功函數(shù)金屬層的材料為氮化鉭；
[0076] 所述P型低閾值電壓晶體管的第三功函數(shù)金屬層與所述N型高閾值電壓晶體管的 第二功函數(shù)金屬層的材料為氮化鈦；
[0077] 所述P型低閾值電壓晶體管的第四功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第三功函數(shù)金屬層、所述N型低閾值電壓晶體管的第二功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第三功函數(shù)金屬層的材料為鈦鋁合金。
[0078] 其中，所述P型低閾值電壓晶體管的第一功函數(shù)金屬層與所述P型高閾值電壓晶 體管的第一功函數(shù)金屬層的厚度為1 0-5()Λ;
[0079] 所述P型低閾值電壓晶體管的第二功函數(shù)金屬層與所述P型高閾值電壓晶體管的 第二功函數(shù)金屬層、所述N型低閾值電壓晶體管的第一功函數(shù)金屬層以及所述N型高閾值 電壓晶體管的第一功函數(shù)金屬層的厚度為4-40A;
[0080] 所述P型低閾值電壓晶體管的第三功函數(shù)金屬層與所述N型高閾值電壓晶體管的 第二功函數(shù)金屬層的厚度為10-50A。
[0081] 其中，所述N型低閾值電壓晶體管、所述N型高閾值電壓晶體管、所述P型低閾值 電壓晶體管和所述P型高閾值電壓晶體管能夠被作為邏輯器件。并且，所述P型高閾值電 壓晶體管和所述N型高閾值電壓晶體管還能夠被作為低漏電流器件。
[0082] 其中，所述半導(dǎo)體襯底（100或200)上具有鰭型結(jié)構(gòu)，所述半導(dǎo)體器件中的晶體管 為鰭型場(chǎng)效應(yīng)晶體管。
[0083] 本發(fā)明的半導(dǎo)體器件的制造方法，通過在柵極疊層結(jié)構(gòu)中增加蓋帽層和阻擋層， 實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。本發(fā) 明的半導(dǎo)體器件，由于在柵極疊層結(jié)構(gòu)中增加了蓋帽層和阻擋層，可以實(shí)現(xiàn)對(duì)晶體管的閾 值電壓的調(diào)節(jié)，具有更好的閾值電壓特性。

【專利附圖】

【附圖說(shuō)明】
[0084] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0085] 附圖中：
[0086] 圖IA至圖IH為本發(fā)明實(shí)施例一的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的 結(jié)構(gòu)的示意性剖視圖；
[0087] 圖2A至圖2G為本發(fā)明實(shí)施例二的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成的 結(jié)構(gòu)的示意性剖視圖；
[0088] 圖3A為本發(fā)明實(shí)施例一的一種半導(dǎo)體器件的制造方法的一種典型性流程圖；
[0089] 圖3B為本發(fā)明實(shí)施例二的一種半導(dǎo)體器件的制造方法的一種典型性流程圖；
[0090] 圖4為本發(fā)明實(shí)施例三的一種半導(dǎo)體器件的結(jié)構(gòu)的一種示意性剖視圖；
[0091] 圖5為本發(fā)明實(shí)施例四的一種半導(dǎo)體器件的結(jié)構(gòu)的一種示意性剖視圖。

【具體實(shí)施方式】
[0092] 在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0093] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0094] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管 可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、 層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部 分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元 件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0095]空間關(guān)系術(shù)語(yǔ)例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與 其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使 用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為"在其它元件下 面"或"在其之下"或"在其下"元件或特征將取向?yàn)樵谄渌蛱卣?上"。因此，示例性 術(shù)語(yǔ)"在...下面"和"在...下"可包括上和下兩個(gè)取向。器件可以另外地取向（旋轉(zhuǎn)90 度或其它取向）并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0096]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使 用時(shí)，單數(shù)形式的"一"、"一個(gè)"和"所述/該"也意圖包括復(fù)數(shù)形式，除非上下文清楚指出 另外的方式。還應(yīng)明白術(shù)語(yǔ)"組成"和/或"包括"，當(dāng)在該說(shuō)明書中使用時(shí)，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操 作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)"和/或"包括相關(guān)所列項(xiàng)目的任 何及所有組合。
[0097]這里參考作為本發(fā)明的理想實(shí)施例（和中間結(jié)構(gòu)）的示意圖的橫截面圖來(lái)描述發(fā) 明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因 此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致 的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃 度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋 藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示 意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。 [0098]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便 闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除 了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0099]實(shí)施例一
[0100] 本發(fā)明實(shí)施例提供一種半導(dǎo)體器件的制造方法，該方法通過在柵極疊層結(jié)構(gòu)中增 加蓋帽層（caplayer)和阻擋層（barrierlayer),實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可 以更好地實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。
[0101] 下面，參照?qǐng)DIA至圖IH以及圖3A來(lái)描述本發(fā)明實(shí)施例一提出的一種半導(dǎo)體器件 的制造方法。其中，圖IA至圖IH為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步 驟形成的結(jié)構(gòu)的示意性剖視圖；圖3A為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的一 種典型性流程圖。
[0102] 本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟：
[0103] 步驟Al:提供半導(dǎo)體襯底100,在半導(dǎo)體襯底100上擬形成P型低閾值電壓晶體管 的區(qū)域形成鍺硅層10301。形成的圖形如圖IA所示。其中，鍺硅層10301作為P型低閾值 電壓晶體管的溝道。
[0104] 示例性地，步驟Al可以包括如下步驟：
[0105] 步驟AlOl:提供半導(dǎo)體襯底100,在半導(dǎo)體襯底100上形成覆蓋擬形成N型低閾值 電壓晶體管的區(qū)域、擬形成N型高閾值電壓晶體管的區(qū)域、擬形成P型低閾值電壓晶體管的 區(qū)域和擬形成P型高閾值電壓晶體管的區(qū)域的鍺硅（SiGe)材料層。
[0106] 其中，形成該鍺硅材料層的方法，可以為外延生長(zhǎng)法或其他合適的方法。
[0107] 在本實(shí)施例中，優(yōu)選地，在形成該鍺硅材料層之前，所述半導(dǎo)體襯底上形成有鰭型 結(jié)構(gòu)（圖IA中未示出）。該鰭型結(jié)構(gòu)分布在所述擬形成N型低閾值電壓晶體管的區(qū)域、擬形 成N型高閾值電壓晶體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域和擬形成P型高閾 值電壓晶體管的區(qū)域。由于半導(dǎo)體襯底100上具有鰭型結(jié)構(gòu)，可以保證最終制造的半導(dǎo)體 器件中的晶體管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體 管和P型高閾值電壓晶體管）為鰭型場(chǎng)效應(yīng)晶體管。實(shí)際上，由于圖IA為沿柵極寬度方向 的剖面圖，而鰭型結(jié)構(gòu)一般在沿柵極長(zhǎng)度方向的剖視圖中才可以被看出來(lái)，因此圖IA中未 顯示鰭型結(jié)構(gòu)。在本實(shí)施例中，各個(gè)晶體管優(yōu)選為鰭型場(chǎng)效應(yīng)晶體管（FinFET)。
[0108] 步驟A102 :去除所述鍺硅材料層位于擬形成P型低閾值電壓晶體管的區(qū)域以外的 部分，形成鍺硅層10301。形成的圖形如圖IA所示。
[0109] 其中，去除的方法可以采用刻蝕等各種可行的方法，在此并不進(jìn)行限定。
[0110] 在本實(shí)施例中，鍺硅層10301應(yīng)覆蓋最終形成的P型低閾值電壓晶體管的溝道區(qū) 域（即，覆蓋相應(yīng)的晶體管的柵極下方的區(qū)域)，當(dāng)然，鍺硅層10301也可以覆蓋溝道區(qū)域之 外的其他區(qū)域。
[0111] 在本實(shí)施例中，半導(dǎo)體襯底100還可以包括淺溝槽隔離1001以及阱區(qū)等其他組 件。為了表示的簡(jiǎn)要，圖IA中僅示出了淺溝槽隔離1001。
[0112] 在本實(shí)施例中，鍺硅層10301作為P型低閾值電壓晶體管的溝道。鍺硅層10301 的厚度優(yōu)選為2nm至20nm。在鍺硅層10301中，鍺的濃度（即原子百分比)一般為10%-60%。
[0113] 此外，在步驟Al中，還可以包括在鍺硅層10301上形成鍺硅蓋帽層（簡(jiǎn)稱蓋帽層） 的步驟。為了表示簡(jiǎn)要，圖IA及后續(xù)附圖中未示出蓋帽層。其中，蓋帽層的作用在于保證作 為溝道的鍺硅層10301更好地發(fā)揮溝道作用，只需保證蓋帽層完全覆蓋鍺硅層10301即可， 蓋帽層的材料可以為硅(包括多晶硅、單晶硅、非晶硅等各種硅材料)或其他合適的材料。蓋 帽層的厚度一般為2nm至15nm。
[0114] 步驟A2 :在半導(dǎo)體襯底100上擬形成N型低閾值電壓晶體管的區(qū)域、擬形成N型 高閾值電壓晶體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域和擬形成P型高閾值電壓 晶體管的區(qū)域分別形成包括柵極側(cè)壁（包括柵極側(cè)壁1011、1021、1031和1041)和位于所 述柵極側(cè)壁之間的偽柵極氧化層以及偽柵極的偽柵極結(jié)構(gòu)，并在不同區(qū)域的所述偽柵極結(jié) 構(gòu)之間形成層間介電層1002,去除所述偽柵極和所述偽柵極氧化層，形成的圖形如圖IB所 /Jn〇
[0115] 其中，在本實(shí)施例中，應(yīng)保證鍺硅層10301位于P型低閾值電壓晶體管的溝道區(qū) 域，至于鍺硅層10301是否延伸至該晶體管的溝道區(qū)域之外，本實(shí)施例并不進(jìn)行限定。
[0116] 在本實(shí)施例中，由于P型低閾值電壓晶體管的溝道區(qū)域形成有鍺硅層，因此可以 有效地對(duì)該晶體管的閾值電壓進(jìn)行調(diào)節(jié)，進(jìn)而使得制得的半導(dǎo)體器件具有不同的閾值電 壓。
[0117] 在步驟A2中，還可以包括進(jìn)行淺摻雜（LDD)的步驟、形成源極和漏極的步驟等，這 些步驟可以采用現(xiàn)有技術(shù)中的各種可行的方案，此處不再贅述。
[0118] 步驟A3 :在位于擬形成N型低閾值電壓晶體管的區(qū)域、擬形成N型高閾值電壓晶 體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域和擬形成P型高閾值電壓晶體管的區(qū)域 的柵極側(cè)壁之間自下而上依次形成界面層（包括N型低閾值電壓晶體管的界面層1012、N 型高閾值電壓晶體管的界面層1022、P型低閾值電壓晶體管的界面層1032和P型高閾值 電壓晶體管的界面層1042)、高k介電層（包括N型低閾值電壓晶體管的高k介電層1013、 N型高閾值電壓晶體管的高k介電層1023、P型低閾值電壓晶體管的高k介電層1033和P 型高閾值電壓晶體管的高k介電層1043)、蓋帽層（包括N型低閾值電壓晶體管的蓋帽層 1014、N型高閾值電壓晶體管的蓋帽層1024、P型低閾值電壓晶體管的蓋帽層1034和P型 高閾值電壓晶體管的蓋帽層1044)和阻擋層（包括N型低閾值電壓晶體管的阻擋層1015、 N型高閾值電壓晶體管的阻擋層1025、P型低閾值電壓晶體管的阻擋層1035和P型高閾值 電壓晶體管的阻擋層1045)。形成的圖形，如圖IC所示。
[0119] 在本實(shí)施例中，形成界面層、高k介電層、蓋帽層和阻擋層的方法，可以采用現(xiàn)有 技術(shù)中的各種可行的方法，此處不再贅述。
[0120] 其中，形成的各個(gè)晶體管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P 型低閾值電壓晶體管和P型高閾值電壓晶體管）的蓋帽層（caplayer)可以采用相同的材 料，并且，各個(gè)晶體管的阻擋層（barrierlayer)也可以采用相同的材料。示例性的，蓋帽 層（caplayer)采用氮化鈦（TiN)或其他具有相似性質(zhì)的材料，阻擋層（barrierlayer)采 用氮化鉭（TaN)或其他具有相似性質(zhì)的材料。阻擋層（包括N型低閾值電壓晶體管的阻擋 層1015、N型高閾值電壓晶體管的阻擋層1025、P型低閾值電壓晶體管的阻擋層1035和P 型高閾值電壓晶體管的阻擋層1045)的厚度為5-40A。
[0121] 現(xiàn)有技術(shù)中的半導(dǎo)體器件的柵極疊層結(jié)構(gòu)中并不存在蓋帽層（caplayer)和阻擋 層（barrierlayer)。本實(shí)施例的半導(dǎo)體器件的制造方法，由于在柵極疊層結(jié)構(gòu)中增加了蓋 帽層（caplayer)和阻擋層（barrierlayer),因此可以更好地對(duì)晶體管的閾值電壓進(jìn)行調(diào) 節(jié)，有利于實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。
[0122] 步驟A4 :在所述阻擋層（包括N型低閾值電壓晶體管的阻擋層1015、N型高閾值 電壓晶體管的阻擋層1025、P型低閾值電壓晶體管的阻擋層1035和P型高閾值電壓晶體管 的阻擋層1045)上形成功函數(shù)金屬層，包括N型低閾值電壓晶體管的功函數(shù)金屬層1016、N 型高閾值電壓晶體管的功函數(shù)金屬層1〇26、Ρ型低閾值電壓晶體管的功函數(shù)金屬層1036以 及P型高閾值電壓晶體管的功函數(shù)金屬層1046,如圖IG所示。
[0123] 在本實(shí)施例中，示例性地，N型低閾值電壓晶體管的功函數(shù)金屬層1016包括第一 功函數(shù)金屬層10161和第二功函數(shù)金屬層10162;N型高閾值電壓晶體管的功函數(shù)金屬層 1026包括第一功函數(shù)金屬層10261、第二功函數(shù)金屬層10262和第三功函數(shù)金屬層10263 ; P型低閾值電壓晶體管的功函數(shù)金屬層1036包括第一功函數(shù)金屬層10361、第二功函數(shù)金 屬層10362和第三功函數(shù)金屬層10363;P型高閾值電壓晶體管的功函數(shù)金屬層1046包括 第一功函數(shù)金屬層10461、第二功函數(shù)金屬層10462和第三功函數(shù)金屬層10463。如圖IG 所示。
[0124] 示例性地，形成功函數(shù)金屬層的方法可以包括如下步驟：
[0125] 步驟A401:形成P型低閾值電壓晶體管的第一功函數(shù)金屬層10361和P型高閾值 電壓晶體管的第一功函數(shù)金屬層10461，如圖ID所不。
[0126] 示例性地，P型低閾值電壓晶體管的第一功函數(shù)金屬層10361和P型高閾值電壓 晶體管的第一功函數(shù)金屬層10461的材料為氮化鈦（TiN)。
[0127] 形成P型低閾值電壓晶體管的第一功函數(shù)金屬層10361和P型高閾值電壓晶體管 的第一功函數(shù)金屬層10461的方法，可以包括：
[0128] 在半導(dǎo)體襯底100上形成(例如沉積）第一功函數(shù)調(diào)節(jié)層(例如氮化鈦層）；
[0129] 去除所述第一功函數(shù)調(diào)節(jié)層位于所述擬形成P型低閾值電壓晶體管的柵極區(qū)域 和擬形成P型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0130] 其中，第一功函數(shù)調(diào)節(jié)層所保留的位于擬形成的P型低閾值電壓晶體管的柵極區(qū) 域和擬形成的P型高閾值電壓晶體管的柵極區(qū)域的部分即分別為P型低閾值電壓晶體管的 第一功函數(shù)金屬層10361和P型高閾值電壓晶體管的第一功函數(shù)金屬層10461。
[0131] 其中，形成第一功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法(ALD)或低損耗物理 氣相沉積法（lowdamagePVD)，以及其他合適的方法。第一功函數(shù)調(diào)節(jié)層的厚度應(yīng)控制在 10-50A,以獲得較佳的功函數(shù)特性。
[0132] 步驟A402:形成N型低閾值電壓晶體管的第一功函數(shù)金屬層10161、N型高閾值 電壓晶體管的第一功函數(shù)金屬層10261、以及P型低閾值電壓晶體管的第二功函數(shù)金屬層 10362和P型高閾值電壓晶體管的第二功函數(shù)金屬層10462,如圖IE所示。
[0133] 示例性地，N型低閾值電壓晶體管的第一功函數(shù)金屬層10161、N型高閾值電壓晶 體管的第一功函數(shù)金屬層10261、以及P型低閾值電壓晶體管的第二功函數(shù)金屬層10362和 P型高閾值電壓晶體管的第二功函數(shù)金屬層10462的材料均為氮化鉭（TaN)。
[0134] 示例性地，步驟A402可以通過如下步驟實(shí)現(xiàn)：
[0135] 在半導(dǎo)體襯底100上形成第二功函數(shù)調(diào)節(jié)層(例如氮化鉭層）；
[0136] 去除第二功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0137] 其中，第二功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域的部分即分別為N型低閾值電壓晶體管的第一功函數(shù)金 屬層10161、N型高閾值電壓晶體管的第一功函數(shù)金屬層10261、以及P型低閾值電壓晶體 管的第二功函數(shù)金屬層10362和P型高閾值電壓晶體管的第二功函數(shù)金屬層10462。
[0138] 其中，形成第二功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法（ALD)、低損耗物理氣 相沉積法（lowdamagePVD)或化學(xué)氣相沉積法（CVD)，以及其他合適的方法。第二功函數(shù) 調(diào)節(jié)層的厚度，在本實(shí)施例中控制在5-40A，以獲得較佳的功函數(shù)特性。
[0139] 步驟A403:形成N型高閾值電壓晶體管的第二功函數(shù)金屬層10262,如圖IF所示。
[0140] 示例性地，N型高閾值電壓晶體管的第二功函數(shù)金屬層10262的材料為氮化鈦。
[0141] 示例性地，步驟A403可以通過如下步驟實(shí)現(xiàn)：
[0142]在半導(dǎo)體襯底100上形成(例如沉積）第三功函數(shù)調(diào)節(jié)層(例如氮化鈦層）；
[0143] 去除第三功函數(shù)調(diào)節(jié)層位于擬形成N型高閾值電壓晶體管的柵極區(qū)域之外的部 分。
[0144] 其中，第三功函數(shù)調(diào)節(jié)層位于擬形成N型高閾值電壓晶體管的柵極區(qū)域的部分即 為N型高閾值電壓晶體管的第二功函數(shù)金屬層10262。
[0145] 其中，形成第三功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法（ALD)、低損耗物理氣 相沉積法（lowdamagePVD)或化學(xué)氣相沉積法（CVD)，以及其他合適的方法。第三功函數(shù) 調(diào)節(jié)層的厚度，在本實(shí)施例中控制在5-50.Λ,以獲得較佳的功函數(shù)特性。
[0146] 步驟A404 :形成N型低閾值電壓晶體管的第二功函數(shù)金屬層10162、N型高閾值 電壓晶體管的第三功函數(shù)金屬層10263以及P型低閾值電壓晶體管的第三功函數(shù)金屬層 10363和P型高閾值電壓晶體管的第三功函數(shù)金屬層10463,如圖IG所示。
[0147] 示例性地，N型低閾值電壓晶體管的第二功函數(shù)金屬層10162、N型高閾值電壓晶 體管的第三功函數(shù)金屬層10263以及P型低閾值電壓晶體管的第三功函數(shù)金屬層10363和 P型高閾值電壓晶體管的第三功函數(shù)金屬層10463的材料均為鈦鋁合金（TiAl)。
[0148] 示例性地，步驟A404可以通過如下步驟實(shí)現(xiàn)：
[0149] 在半導(dǎo)體襯底100上形成(例如沉積）第四功函數(shù)調(diào)節(jié)層(例如鋁鈦合金層）；
[0150] 去除第四功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0151] 其中，第四功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域的部分即分別為N型低閾值電壓晶體管的第二功函數(shù)金 屬層10162、N型高閾值電壓晶體管的第三功函數(shù)金屬層10263以及P型低閾值電壓晶體管 的第三功函數(shù)金屬層10363和P型高閾值電壓晶體管的第三功函數(shù)金屬層10463。
[0152] 當(dāng)然，本實(shí)施例中實(shí)現(xiàn)步驟A4的方法并不局限于上述的步驟A401至A404,還可以 采用其他任何可行的方式來(lái)形成功函數(shù)金屬層。例如，步驟A402和A403可以合并在一起， 在連續(xù)沉積第二功函數(shù)調(diào)節(jié)層和第三功函數(shù)調(diào)節(jié)層之后，通過刻蝕工藝形成N型低閾值電 壓晶體管的第一功函數(shù)金屬層10161、N型高閾值電壓晶體管的第一功函數(shù)金屬層10261、P 型低閾值電壓晶體管的第二功函數(shù)金屬層10362和P型高閾值電壓晶體管的第二功函數(shù)金 屬層10462,以及N型高閾值電壓晶體管的第二功函數(shù)金屬層10262。
[0153] 在本實(shí)施例中，由于形成的N型晶體管(包括N型高閾值電壓晶體管和N型低閾值 電壓晶體管）和P型晶體管(包括P型高閾值電壓晶體管和P型低閾值電壓晶體管）采用了 不同的功函數(shù)金屬層，因此可以進(jìn)一步調(diào)節(jié)各個(gè)晶體管的功函數(shù)，進(jìn)而調(diào)節(jié)各個(gè)晶體管的 閾值電壓，實(shí)現(xiàn)半導(dǎo)體器件的多閾值電壓。需要說(shuō)明的是，本實(shí)施例的N型晶體管(包括N 型高閾值電壓晶體管和N型低閾值電壓晶體管)和P型晶體管(包括P型高閾值電壓晶體管 和P型低閾值電壓晶體管)的功函數(shù)金屬層并不限于上述具體結(jié)構(gòu)，還可以采用其他可行的 結(jié)構(gòu)，在此并不對(duì)此進(jìn)行限定。
[0154] 步驟A5 :在功函數(shù)金屬層(包括N型低閾值電壓晶體管的功函數(shù)金屬層1016、N型 高閾值電壓晶體管的功函數(shù)金屬層1〇26、Ρ型低閾值電壓晶體管的功函數(shù)金屬層1036和P 型高閾值電壓晶體管的功函數(shù)金屬層1046)上形成金屬柵極（包括N型低閾值電壓晶體管 的金屬柵極1〇17、Ν型高閾值電壓晶體管的金屬柵極1027、P型低閾值電壓晶體管的金屬柵 極1037以及P型高閾值電壓晶體管的金屬柵極1047)，如圖IH所示。
[0155] 在本實(shí)施例中，附圖IA至IH僅僅用于示意，示出的各組件或膜層的形狀，并不代 表它們的實(shí)際形狀。一般而言，當(dāng)使用沉積法形成界面層、高k介電層、蓋帽層、阻擋層以及 功函數(shù)金屬層等膜層時(shí)，相應(yīng)的膜層在柵極側(cè)壁上也會(huì)有沉積，為了表示的簡(jiǎn)要，圖IA至 IH并未示出這一情況。并且，在本實(shí)施例中，各個(gè)晶體管的蓋帽層、阻擋層、功函數(shù)金屬層的 截面優(yōu)選為U型結(jié)構(gòu)，以增大與其上方和下方的膜層的接觸面積，提高晶體管的性能。
[0156] 至此，完成了本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。接 下來(lái)可以參照現(xiàn)有技術(shù)中的工藝流程來(lái)完成整個(gè)半導(dǎo)體器件的制造，例如，后續(xù)還可以包 括形成金屬互連結(jié)構(gòu)的步驟等，關(guān)于后續(xù)步驟，此處不再贅述。
[0157] 需要說(shuō)明的是，在本發(fā)明的各個(gè)實(shí)施例中，"柵極疊層結(jié)構(gòu)"是指包括界面層、高k 介電層、蓋帽層、阻擋層、功函數(shù)金屬層、金屬柵極等層的位于柵極側(cè)壁之間的層疊結(jié)構(gòu)。
[0158]在本實(shí)施例的半導(dǎo)體器件的制造方法所制造的半導(dǎo)體器件中，N型低閾值電壓晶 體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管以及P型高閾值電壓晶體管均可以用 作邏輯器件（logicdevice)，P型高閾值電壓晶體管和N型高閾值電壓晶體管則也可以被 用作低漏電流器件（lowleakagedevice)。
[0159]本實(shí)施例的半導(dǎo)體器件的制造方法，通過在柵極疊層結(jié)構(gòu)中增加蓋帽層（cap layer)和阻擋層（barrierlayer)，實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)具 有多閾值電壓的半導(dǎo)體器件。相對(duì)于現(xiàn)有技術(shù)中的閾值電壓調(diào)節(jié)方法(例如通過對(duì)金屬柵 極進(jìn)行離子注入的方式調(diào)節(jié)閾值電壓)，該方法不需要離子注入的步驟，具有工藝簡(jiǎn)單、易 于實(shí)現(xiàn)等優(yōu)點(diǎn)。
[0160] 圖3A示出了本發(fā)明提出的一種半導(dǎo)體器件的制造方法的一種典型流程圖，具體 包括：
[0161] 步驟Al:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的擬形成P型低閾值電壓晶體管的 區(qū)域形成鍺硅層；
[0162] 步驟A2:在所述半導(dǎo)體襯底的擬形成N型低閾值電壓晶體管、N型高閾值電壓晶體 管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的區(qū)域分別形成包括偽柵極氧化層、偽 柵極和柵極側(cè)壁的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)之間形成層間介電層，去除所述偽柵 極和所述偽柵極氧化層；
[0163] 步驟A3:在所述柵極側(cè)壁之間自下而上依次形成N型低閾值電壓晶體管、N型高閾 值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的界面層、高k介電層、蓋 帽層和阻擋層；
[0164] 步驟A4:在所述阻擋層上形成所述N型低閾值電壓晶體管、N型高閾值電壓晶體 管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的功函數(shù)金屬層；
[0165] 步驟A5 :在所述功函數(shù)金屬層上分別形成所述N型低閾值電壓晶體管、所述N型 高閾值電壓晶體管、所述P型低閾值電壓晶體管和所述P型高閾值電壓晶體管的金屬柵極。
[0166] 實(shí)施例二
[0167]本發(fā)明實(shí)施例提供另一種半導(dǎo)體器件的制造方法，該方法也通過在柵極疊層結(jié)構(gòu) 中增加蓋帽層（caplayer)和阻擋層（barrierlayer),實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào) 節(jié)，可以更好地實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。與實(shí)施例一的不同之處在于，本實(shí)施例 中的半導(dǎo)體器件的制造方法省略了在P型低壓晶體管的溝道區(qū)域形成鍺硅層的步驟、增加 了在P型低壓晶體管中形成第四功函數(shù)金屬層的步驟。
[0168] 下面，參照?qǐng)D2A至圖2G以及圖3B來(lái)描述本發(fā)明實(shí)施例二提出的一種半導(dǎo)體器件 的制造方法。其中，圖2A至圖2G為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步 驟形成的結(jié)構(gòu)的示意性剖視圖；圖3B為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的一 種典型性流程圖。
[0169] 本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，包括如下步驟：
[0170] 步驟Bl:提供半導(dǎo)體襯底200,在半導(dǎo)體襯底200上擬形成N型低閾值電壓晶體管 的區(qū)域、擬形成N型高閾值電壓晶體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域和擬形 成P型高閾值電壓晶體管的區(qū)域分別形成包括柵極側(cè)壁（包括柵極側(cè)壁2011、2021、2031 和2041)和位于所述柵極側(cè)壁之間的偽柵極氧化層以及偽柵極的偽柵極結(jié)構(gòu)，并在不同區(qū) 域的所述偽柵極結(jié)構(gòu)之間形成層間介電層2002,去除所述偽柵極和所述偽柵極氧化層，形 成的圖形如圖2A所示。
[0171] 在本實(shí)施例中，優(yōu)選地，在形成該偽柵極結(jié)構(gòu)之前，所述半導(dǎo)體襯底上形成有鰭型 結(jié)構(gòu)（圖2A中未示出）。該鰭型結(jié)構(gòu)分布在所述擬形成N型低閾值電壓晶體管的區(qū)域、擬形 成N型高閾值電壓晶體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域以及擬形成P型高 閾值電壓晶體管的區(qū)域。由于半導(dǎo)體襯底200上具有鰭型結(jié)構(gòu)，可以保證最終制造的半導(dǎo) 體器件中的晶體管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶 體管和P型高閾值電壓晶體管）為鰭型場(chǎng)效應(yīng)晶體管。實(shí)際上，由于圖2A為沿柵極寬度方 向的剖面圖，而鰭型結(jié)構(gòu)一般在沿柵極長(zhǎng)度方向的剖視圖中才可以被看出來(lái)，因此圖2A中 未顯示鰭型結(jié)構(gòu)。在本實(shí)施例中，各個(gè)晶體管優(yōu)選為鰭型場(chǎng)效應(yīng)晶體管（FinFET)。
[0172] 在步驟BI中，還可以包括進(jìn)行淺摻雜（LDD)的步驟、形成源極和漏極的步驟等，這 些步驟可以采用現(xiàn)有技術(shù)中的各種可行的方案，此處不再贅述。
[0173] 步驟B2 :在位于擬形成N型低閾值電壓晶體管的區(qū)域、擬形成N型高閾值電壓晶 體管的區(qū)域、擬形成P型低閾值電壓晶體管的區(qū)域和擬形成P型高閾值電壓晶體管的區(qū)域 的柵極側(cè)壁之間依次形成界面層（包括N型低閾值電壓晶體管的界面層2012、N型高閾值 電壓晶體管的界面層2022、P型低閾值電壓晶體管的界面層2032和P型高閾值電壓晶體管 的界面層2042)、高k介電層（包括N型低閾值電壓晶體管的高k介電層2013、N型高閾值 電壓晶體管的高k介電層2023、P型低閾值電壓晶體管的高k介電層2033和P型高閾值電 壓晶體管的高k介電層2043)、蓋帽層（包括N型低閾值電壓晶體管的蓋帽層2014、N型高 閾值電壓晶體管的蓋帽層2024、P型低閾值電壓晶體管的蓋帽層2034和P型高閾值電壓晶 體管的蓋帽層2044)和阻擋層（包括N型低閾值電壓晶體管的阻擋層2015、N型高閾值電 壓晶體管的阻擋層2025、P型低閾值電壓晶體管的阻擋層2035和P型高閾值電壓晶體管的 阻擋層2045)。形成的圖形如圖2B所示。
[0174] 在本實(shí)施例中，形成界面層、高k介電層、蓋帽層和阻擋層的方法，可以采用現(xiàn)有 技術(shù)中的各種可行的方法，此處不再贅述。
[0175] 其中，形成的各個(gè)晶體管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P 型低閾值電壓晶體管和P型高閾值電壓晶體管）的蓋帽層（cap layer)可以采用相同的材 料，并且，各個(gè)晶體管的阻擋層（barrierlayer)也可以采用相同的材料。示例性的，蓋帽 層（caplayer)采用氮化鈦（TiN)或其他具有相似性質(zhì)的材料，阻擋層（barrierlayer)采 用氮化鉭（TaN)或其他具有相似性質(zhì)的材料。阻擋層（包括N型低閾值電壓晶體管的阻擋 層2015、N型高閾值電壓晶體管的阻擋層2025、P型低閾值電壓晶體管的阻擋層2035和P 型高閾值電壓晶體管的阻擋層2045)的厚度為5-40A。
[0176] 在現(xiàn)有技術(shù)中，柵極疊層結(jié)構(gòu)中并不存在蓋帽層（caplayer)和阻擋層（barrier layer)。本實(shí)施例的半導(dǎo)體器件的制造方法，由于在柵極疊層結(jié)構(gòu)中增加了蓋帽層（cap layer)和阻擋層（barrierlayer)，因此可以更好地對(duì)晶體管的閾值電壓進(jìn)行調(diào)節(jié)，有利于 實(shí)現(xiàn)具有多閾值電壓的半導(dǎo)體器件。
[0177] 步驟B3:在所述阻擋層（包括N型低閾值電壓晶體管的阻擋層2015、N型高閾值 電壓晶體管的阻擋層2025、P型低閾值電壓晶體管的阻擋層2035和P型高閾值電壓晶體管 的阻擋層2045)上形成功函數(shù)金屬層，包括N型低閾值電壓晶體管的功函數(shù)金屬層2016、N 型高閾值電壓晶體管的功函數(shù)金屬層2026、P型低閾值電壓晶體管的功函數(shù)金屬層2036以 及P型高閾值電壓晶體管的功函數(shù)金屬層2046,如圖2F所示。
[0178] 在本實(shí)施例中，示例性地，如圖2F所示，N型低閾值電壓晶體管的功函數(shù)金屬層 2016包括第一功函數(shù)金屬層20161和第二功函數(shù)金屬層20162;N型高閾值電壓晶體管的 功函數(shù)金屬層2026包括第一功函數(shù)金屬層20261、第二功函數(shù)金屬層20262和第三功函數(shù) 金屬層20263;P型低閾值電壓晶體管的功函數(shù)金屬層2036包括第一功函數(shù)金屬層20361、 第二功函數(shù)金屬層20362、第三功函數(shù)金屬層20363和第四功函數(shù)金屬層20364;P型高 閾值電壓晶體管的功函數(shù)金屬層2046包括第一功函數(shù)金屬層20461、第二功函數(shù)金屬層 20462和第三功函數(shù)金屬層20463。
[0179] 示例性地，形成功函數(shù)金屬層的方法可以包括如下步驟：
[0180] 步驟B301:形成P型低閾值電壓晶體管的第一功函數(shù)金屬層20361和P型高閾值 電壓晶體管的第一功函數(shù)金屬層20461，如圖2C所不。
[0181] 示例性地，P型低閾值電壓晶體管的第一功函數(shù)金屬層20361和P型高閾值電壓 晶體管的第一功函數(shù)金屬層20461的材料為氮化鈦（TiN)。
[0182] 示例性地，步驟B301可以通過如下步驟實(shí)現(xiàn)：
[0183] 在半導(dǎo)體襯底200上形成第一功函數(shù)調(diào)節(jié)層(例如氮化鈦層）；
[0184] 去除所述第一功函數(shù)調(diào)節(jié)層位于所述擬形成P型低閾值電壓晶體管的柵極區(qū)域 和擬形成P型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0185] 其中，第一功函數(shù)調(diào)節(jié)層所保留的位于擬形成的P型低閾值電壓晶體管的柵極區(qū) 域和擬形成的P型高閾值電壓晶體管的柵極區(qū)域的部分即分別為P型低閾值電壓晶體管的 第一功函數(shù)金屬層20361和P型高閾值電壓晶體管的第一功函數(shù)金屬層20461。
[0186] 其中，形成第一功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法（ALD)、低損耗物理 氣相沉積法（lowdamagePVD)或其他合適的方法。第一功函數(shù)調(diào)節(jié)層的厚度應(yīng)控制在 10-50人,以獲得較佳的功函數(shù)特性。
[0187] 步驟B302 :形成N型低閾值電壓晶體管的第一功函數(shù)金屬層20161、N型高閾值 電壓晶體管的第一功函數(shù)金屬層20261、以及P型低閾值電壓晶體管的第二功函數(shù)金屬層 20362和P型高閾值電壓晶體管的第二功函數(shù)金屬層20462,如圖2D所示。
[0188] 示例性地，N型低閾值電壓晶體管的第一功函數(shù)金屬層20161、N型高閾值電壓晶 體管的第一功函數(shù)金屬層20261以及P型低閾值電壓晶體管的第二功函數(shù)金屬層20362和 P型高閾值電壓晶體管的第二功函數(shù)金屬層20462的材料均為氮化鉭（TaN)。
[0189] 示例性地，步驟B302可以通過如下步驟實(shí)現(xiàn)：
[0190] 在半導(dǎo)體襯底200上形成第二功函數(shù)調(diào)節(jié)層(例如氮化鉭層）；
[0191] 去除第二功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0192] 其中，第二功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域的部分即分別為N型低閾值電壓晶體管的第一功函數(shù)金 屬層20161、N型高閾值電壓晶體管的第一功函數(shù)金屬層20261以及P型低閾值電壓晶體管 的第二功函數(shù)金屬層20362和P型高閾值電壓晶體管的第二功函數(shù)金屬層20462。
[0193] 其中，形成第二功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法（ALD)、低損耗物理氣 相沉積法（lowdamagePVD)或化學(xué)氣相沉積法（CVD)，以及其他合適的方法。第二功函數(shù) 調(diào)節(jié)層的厚度，在本實(shí)施例中控制在5-40A,以獲得較佳的功函數(shù)特性。
[0194] 步驟B303:形成N型高閾值電壓晶體管的第二功函數(shù)金屬層20262和P型低閾值 電壓晶體管的第三功函數(shù)金屬層20363,如圖2E所示。
[0195] 示例性地，N型高閾值電壓晶體管的第二功函數(shù)金屬層20262和P型低閾值電壓 晶體管的第三功函數(shù)金屬層20363的材料為氮化鈦。
[0196] 示例性地，步驟B303可以通過如下步驟實(shí)現(xiàn)：
[0197] 在半導(dǎo)體襯底200上形成第三功函數(shù)調(diào)節(jié)層(例如氮化鈦層）；
[0198] 去除第三功函數(shù)調(diào)節(jié)層位于擬形成N型高閾值電壓晶體管的柵極區(qū)域以及擬形 成P型低閾值電壓晶體管的柵極區(qū)域之外的部分。
[0199] 其中，第三功函數(shù)調(diào)節(jié)層位于擬形成N型高閾值電壓晶體管的柵極區(qū)域的部分以 及位于擬形成的P型低閾值電壓晶體管的柵極區(qū)域的部分即分別為N型高閾值電壓晶體管 的第二功函數(shù)金屬層20262和P型低閾值電壓晶體管的第三功函數(shù)金屬層20363。
[0200] 其中，形成第三功函數(shù)調(diào)節(jié)層的方法，可以為原子層沉積法（ALD)、低損耗物理氣 相沉積法（lowdamagePVD)或化學(xué)氣相沉積法（CVD)，以及其他合適的方法。第三功函數(shù) 調(diào)節(jié)層的厚度，在本實(shí)施例中控制在5-50A,以獲得較佳的功函數(shù)特性。
[0201] 步驟B304:形成N型低閾值電壓晶體管的第二功函數(shù)金屬層20162、N型高閾值 電壓晶體管的第三功函數(shù)金屬層20263以及P型低閾值電壓晶體管的第四功函數(shù)金屬層 20364和P型高閾值電壓晶體管的第三功函數(shù)金屬層20463,如圖2F所示。
[0202] 示例性地，N型低閾值電壓晶體管的第二功函數(shù)金屬層20162、N型高閾值電壓晶 體管的第三功函數(shù)金屬層20263以及P型低閾值電壓晶體管的第四功函數(shù)金屬層20364和 P型高閾值電壓晶體管的第三功函數(shù)金屬層20463的材料均為鈦鋁合金（TiAl)。
[0203] 示例性地，步驟B304可以通過如下步驟實(shí)現(xiàn)：
[0204] 在半導(dǎo)體襯底200上形成(例如沉積）第四功函數(shù)調(diào)節(jié)層(例如鋁鈦合金層）；
[0205] 去除第四功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P型高閾值電壓晶體管的柵極區(qū)域之外的部分。
[0206] 其中，第四功函數(shù)調(diào)節(jié)層位于擬形成N型低閾值電壓晶體管的柵極區(qū)域、擬形成N 型高閾值電壓晶體管的柵極區(qū)域、擬形成P型低閾值電壓晶體管的柵極區(qū)域以及擬形成P 型高閾值電壓晶體管的柵極區(qū)域的部分即分別為N型低閾值電壓晶體管的第二功函數(shù)金 屬層20162、N型高閾值電壓晶體管的第三功函數(shù)金屬層20263以及P型低閾值電壓晶體管 的第四功函數(shù)金屬層20364和P型高閾值電壓晶體管的第三功函數(shù)金屬層20463。
[0207] 當(dāng)然，本實(shí)施例中實(shí)現(xiàn)步驟B3的方法并不局限于上述的步驟B301至B304,還可以 采用其他任何可行的方式來(lái)形成功函數(shù)金屬層。例如，步驟B302和B303可以合并在一起， 在連續(xù)沉積第二功函數(shù)調(diào)節(jié)層和第三功函數(shù)調(diào)節(jié)層之后，通過刻蝕工藝形成N型低閾值電 壓晶體管的第一功函數(shù)金屬層20161、N型高閾值電壓晶體管的第一功函數(shù)金屬層20261、P 型低閾值電壓晶體管的第二功函數(shù)金屬層20362和P型高閾值電壓晶體管的第二功函數(shù)金 屬層20462,以及N型高閾值電壓晶體管的第二功函數(shù)金屬層20262和P型低閾值電壓晶體 管的第三功函數(shù)金屬層20363。
[0208] 在本實(shí)施例中，由于形成的N型晶體管(包括N型高閾值電壓晶體管和N型低閾值 電壓晶體管）和P型晶體管(包括P型高閾值電壓晶體管和P型低閾值電壓晶體管）采用了 不同的功函數(shù)金屬層，因此可以進(jìn)一步調(diào)節(jié)各個(gè)晶體管的功函數(shù)，進(jìn)而調(diào)節(jié)各個(gè)晶體管的 閾值電壓，實(shí)現(xiàn)半導(dǎo)體器件的多閾值電壓。需要說(shuō)明的是，本實(shí)施例的N型晶體管(包括N 型高閾值電壓晶體管和N型低閾值電壓晶體管)和P型晶體管(包括P型高閾值電壓晶體管 和P型低閾值電壓晶體管)的功函數(shù)金屬層并不限于上述具體結(jié)構(gòu)，還可以采用其他可行的 結(jié)構(gòu)，在此并不對(duì)此進(jìn)行限定。
[0209] 步驟M:在功函數(shù)金屬層(包括N型低閾值電壓晶體管的功函數(shù)金屬層2016、N型 高閾值電壓晶體管的功函數(shù)金屬層2026、P型低閾值電壓晶體管的功函數(shù)金屬層2036和P 型高閾值電壓晶體管的功函數(shù)金屬層2046)上形成金屬柵極（包括N型低閾值電壓晶體管 的金屬柵極2017、N型高閾值電壓晶體管的金屬柵極2027、P型低閾值電壓晶體管的金屬柵 極2037以及P型高閾值電壓晶體管的金屬柵極2047)，如圖2G所示。
[0210] 在本實(shí)施例中，附圖2A至2G僅用于示意，示出的各組件或膜層的形狀，并不代表 它們的實(shí)際形狀。一般而言，當(dāng)使用沉積法形成界面層、高k介電層、蓋帽層、阻擋層以及功 函數(shù)金屬層等膜層時(shí)，相應(yīng)的膜層在柵極側(cè)壁上也會(huì)有沉積，為了表示的簡(jiǎn)要，圖2A至2G 并未示出這一情況。并且，在本實(shí)施例中，各個(gè)晶體管的蓋帽層、阻擋層、功函數(shù)金屬層的截 面優(yōu)選為U型結(jié)構(gòu)，以增大與其上方和下方的膜層的接觸面積，提高晶體管的性能。
[0211] 至此，完成了本發(fā)明實(shí)施例的一種半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。接 下來(lái)可以參照現(xiàn)有技術(shù)中的工藝流程來(lái)完成整個(gè)半導(dǎo)體器件的制造，例如，后續(xù)還可以包 括形成金屬互連結(jié)構(gòu)的步驟等，關(guān)于后續(xù)步驟，此處不再贅述。
[0212] 在本實(shí)施例的半導(dǎo)體器件的制造方法所制造的半導(dǎo)體器件中，N型低閾值電壓晶 體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管以及P型高閾值電壓晶體管均可以用 作邏輯器件（logicdevice)，P型高閾值電壓晶體管和N型高閾值電壓晶體管則也可以被 用作低漏電流器件（lowleakagedevice)。
[0213] 本實(shí)施例的半導(dǎo)體器件的制造方法，通過在柵極疊層結(jié)構(gòu)中增加蓋帽層（cap layer)和阻擋層（barrierlayer)，實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)具 有多閾值電壓的半導(dǎo)體器件。相對(duì)于現(xiàn)有技術(shù)中的閾值電壓調(diào)節(jié)方法(例如通過對(duì)金屬柵 極進(jìn)行離子注入的方式調(diào)節(jié)閾值電壓)，該方法不需要離子注入的步驟，具有工藝簡(jiǎn)單、易 于實(shí)現(xiàn)等優(yōu)點(diǎn)。
[0214] 圖3B示出了本發(fā)明提出的一種半導(dǎo)體器件的制造方法的一種典型流程圖，具體 包括：
[0215] 步驟Bl:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的擬形成N型低閾值電壓晶體管、N 型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的區(qū)域分別形成包 括偽柵極氧化層、偽柵極和柵極側(cè)壁的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)之間形成層間介 電層，去除所述偽柵極和所述偽柵極氧化層；
[0216] 步驟B2 :在所述柵極側(cè)壁之間自下而上依次形成N型低閾值電壓晶體管、N型高閾 值電壓晶體管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的界面層、高k介電層、蓋 帽層和阻擋層；
[0217] 步驟B3 :在所述阻擋層上形成所述N型低閾值電壓晶體管、N型高閾值電壓晶體 管、P型低閾值電壓晶體管和P型高閾值電壓晶體管的功函數(shù)金屬層；
[0218] 步驟M:在所述功函數(shù)金屬層上分別形成所述N型低閾值電壓晶體管、所述N型 高閾值電壓晶體管、所述P型低閾值電壓晶體管和所述P型高閾值電壓晶體管的金屬柵極。
[0219] 實(shí)施例三
[0220] 本發(fā)明實(shí)施例提供一種半導(dǎo)體器件，可以采用上述實(shí)施例一的半導(dǎo)體器件的制造 方法來(lái)制備。
[0221] 下面，參照?qǐng)D4來(lái)描述本發(fā)明實(shí)施例三提出的一種半導(dǎo)體器件的結(jié)構(gòu)。其中，圖4 為本發(fā)明實(shí)施例的一種半導(dǎo)體器件的結(jié)構(gòu)的一種示意性剖視圖。
[0222] 如圖4所示，本實(shí)施例的半導(dǎo)體器件包括：半導(dǎo)體襯底100以及位于半導(dǎo)體襯底 100上的N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高 閾值電壓晶體管。其中，N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶 體管和P型高閾值電壓晶體管均包括由柵極側(cè)壁(包括N型低閾值電壓晶體管的柵極側(cè)壁 1011、N型高閾值電壓晶體管的柵極側(cè)壁1021、P型低閾值電壓晶體管的柵極側(cè)壁1031和 P型高閾值電壓晶體管的柵極側(cè)壁1041)以及位于所述柵極側(cè)壁之間的柵極疊層結(jié)構(gòu)組成 的柵極結(jié)構(gòu)。
[0223] 其中，柵極疊層結(jié)構(gòu)包括自下而上設(shè)置的界面層(包括N型低閾值電壓晶體管的 界面層1012、N型高閾值電壓晶體管的界面層1022、P型低閾值電壓晶體管的界面層1032 和P型高閾值電壓晶體管的界面層1042)、高k介電層(包括N型低閾值電壓晶體管的高k 介電層1〇13、Ν型高閾值電壓晶體管的高k介電層1023、P型低閾值電壓晶體管的高k介電 層1033和P型高閾值電壓晶體管的高k介電層1043)、功函數(shù)金屬層(包括N型低閾值電壓 晶體管的功函數(shù)金屬層1016、N型高閾值電壓晶體管的功函數(shù)金屬層1026、P型低閾值電 壓晶體管的功函數(shù)金屬層1036和P型高閾值電壓晶體管的功函數(shù)金屬層1046)和金屬柵 極(包括N型低閾值電壓晶體管的金屬柵極1017、N型高閾值電壓晶體管的金屬柵極1027、 P型低閾值電壓晶體管的金屬柵極1037和P型高閾值電壓晶體管的金屬柵極1047)。
[0224] 進(jìn)一步地，在本發(fā)明實(shí)施例中，柵極疊層結(jié)構(gòu)還包括位于高k介電層與功函數(shù)金 屬層之間的蓋帽層(包括N型低閾值電壓晶體管的蓋帽層1014、N型高閾值電壓晶體管的蓋 帽層1024、P型低閾值電壓晶體管的蓋帽層1034和P型高閾值電壓晶體管的蓋帽層1044) 和阻擋層(包括N型低閾值電壓晶體管的阻擋層1015、N型高閾值電壓晶體管的阻擋層 1025、P型低閾值電壓晶體管的阻擋層1035和P型高閾值電壓晶體管的阻擋層1045)，其 中，在每一個(gè)晶體管中，阻擋層位于蓋帽層的上方并與功函數(shù)金屬層相接觸。
[0225] 其中，蓋帽層(包括N型低閾值電壓晶體管的蓋帽層1014、N型高閾值電壓晶體管 的蓋帽層1024、P型低閾值電壓晶體管的蓋帽層1034和P型高閾值電壓晶體管的蓋帽層 1044)的材料為氮化鈦（TiN)或其他合適的材料，阻擋層(包括N型低閾值電壓晶體管的阻 擋層1015、N型高閾值電壓晶體管的阻擋層1025、P型低閾值電壓晶體管的阻擋層1035和 P型高閾值電壓晶體管的阻擋層1045)的材料為氮化鉭（TaN)或其他合適的材料。其中，蓋 帽層的厚度一般為5-50A，阻擋層的厚度一般為5-40A,以獲得較佳的技術(shù)效果。
[0226] 本實(shí)施例的半導(dǎo)體器件，通過在柵極疊層結(jié)構(gòu)中增加現(xiàn)有的半導(dǎo)體器件的柵極疊 層結(jié)構(gòu)中并不存在蓋帽層和阻擋層，可以更好地對(duì)晶體管的閾值電壓進(jìn)行調(diào)節(jié)，有利于實(shí) 現(xiàn)具有多閾值電壓。
[0227] 優(yōu)選地，本實(shí)施例的半導(dǎo)體器件中，N型晶體管(包括N型低閾值電壓晶體管和N型 高閾值電壓晶體管）與P型晶體管(包括P型低閾值電壓晶體管和P型高閾值電壓晶體管） 的功函數(shù)金屬層不同。
[0228] 進(jìn)一步的，N型低閾值電壓晶體管的功函數(shù)金屬層1016包括自下而上設(shè)置的第一 功函數(shù)金屬層10161和第二功函數(shù)金屬層10162 ;N型高閾值電壓晶體管的功函數(shù)金屬層 1026包括自下而上設(shè)置的第一功函數(shù)金屬層10261、第二功函數(shù)金屬層10262和第三功函 數(shù)金屬層10263 ;P型低閾值電壓晶體管的功函數(shù)金屬層1036包括自下而上設(shè)置的第一功 函數(shù)金屬層10361、第二功函數(shù)金屬層10362和第三功函數(shù)金屬層10363 ;P型高閾值電壓 晶體管的功函數(shù)金屬層1046包括自下而上設(shè)置的第一功函數(shù)金屬層10461、第二功函數(shù)金 屬層10462和第三功函數(shù)金屬層10463。其中，示例性地，P型低閾值電壓晶體管的第一功 函數(shù)金屬層10361與P型高閾值電壓晶體管的第一功函數(shù)金屬層10461的材料相同，二者 可以在同一工藝中形成，厚度優(yōu)選為10-50A,所采用的材料可以為氮化鈦；P型低閾值電 壓晶體管的第二功函數(shù)金屬層10362與P型高閾值電壓晶體管的第二功函數(shù)金屬層10462、 N型低閾值電壓晶體管的第一功函數(shù)金屬層10161以及N型高閾值電壓晶體管的第一功函 數(shù)金屬層10261的材料相同，四者可以在同一工藝中形成，厚度優(yōu)選為4-40A,其材料為氮 化鉭；N型高閾值電壓晶體管的第二功函數(shù)金屬層10262為氮化鈦，其厚度為10-50A;P型 低閾值電壓晶體管的第三功函數(shù)金屬層10363與P型高閾值電壓晶體管的第三功函數(shù)金屬 層10463、N型低閾值電壓晶體管的第二功函數(shù)金屬層10162以及N型高閾值電壓晶體管的 第三功函數(shù)金屬層10263的材料相同，為鈦錯(cuò)合金。
[0229] 在本實(shí)施例中，由于N型晶體管(包括N型高閾值電壓晶體管和N型低閾值電壓晶 體管）和P型晶體管(包括P型高閾值電壓晶體管和P型低閾值電壓晶體管）采用了不同的 功函數(shù)金屬層，因此可以進(jìn)一步調(diào)節(jié)各個(gè)晶體管的功函數(shù)，進(jìn)而調(diào)節(jié)各個(gè)晶體管的閾值電 壓，實(shí)現(xiàn)半導(dǎo)體器件的多閾值電壓。需要說(shuō)明的是，本實(shí)施例的N型晶體管(包括N型高閾 值電壓晶體管和N型低閾值電壓晶體管)和P型晶體管(包括P型高閾值電壓晶體管和P型 低閾值電壓晶體管）的功函數(shù)金屬層并不限于上述具體結(jié)構(gòu)，還可以采用其他可行的結(jié)構(gòu)， 在此并不對(duì)此進(jìn)行限定。
[0230] 本實(shí)施例的半導(dǎo)體器件，在P型低閾值電壓晶體管的溝道區(qū)域還可以形成有鍺硅 層10301，如圖IH所示。鍺硅層10301應(yīng)覆蓋P型低閾值電壓晶體管的溝道區(qū)域（S卩，覆蓋 相應(yīng)的晶體管的柵極下方的區(qū)域)，當(dāng)然，鍺硅層10301也可以覆蓋溝道區(qū)域之外的其他區(qū) 域。由于P型低閾值電壓晶體管的溝道區(qū)域形成有鍺硅層10301，因此可以有效地對(duì)該晶體 管的閾值電壓進(jìn)行調(diào)節(jié)，進(jìn)而使得制得的半導(dǎo)體器件具有不同的閾值電壓。在本實(shí)施例中， 鍺硅層10301的厚度優(yōu)選為2nm至20nm。鍺硅層10301中鍺的濃度（即原子百分比）一般 為10%-60%。此外，本實(shí)施例的半導(dǎo)體器件還可以包括覆蓋鍺硅層10301的鍺硅蓋帽層（圖 中未示出）。鍺硅蓋帽層(簡(jiǎn)稱蓋帽層)的材料可以為硅(包括多晶硅、單晶硅、非晶硅等各種 硅材料)或其他合適的材料，蓋帽層的厚度一般為2nm至15nm。蓋帽層的作用在于，保證作 為溝道的鍺硅層10301更好地發(fā)揮作用。
[0231] 在本實(shí)施例中，優(yōu)選地，半導(dǎo)體襯底100上形成有鰭型結(jié)構(gòu)（圖4中未示出）。該鰭 型結(jié)構(gòu)分布在半導(dǎo)體襯底100上形成有N型低閾值電壓晶體管、N型高閾值電壓晶體管、P 型低閾值電壓晶體管以及P型高閾值電壓晶體管的區(qū)域。也就是說(shuō)，半導(dǎo)體器件中的晶體 管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高 閾值電壓晶體管）均為鰭型場(chǎng)效應(yīng)晶體管。實(shí)際上，由于圖4為沿柵極寬度方向的剖面圖， 而鰭型結(jié)構(gòu)一般在沿柵極長(zhǎng)度方向的剖視圖中才可以被看出來(lái)，因此圖4中未顯示鰭型結(jié) 構(gòu)。在本實(shí)施例中，各個(gè)晶體管優(yōu)選為鰭型場(chǎng)效應(yīng)晶體管（FinFET)。
[0232] 在本實(shí)施例中，附圖4僅用于示意，示出的各組件或膜層的形狀，并不代表它們的 實(shí)際形狀。一般而言，當(dāng)使用沉積法形成界面層、高k介電層、蓋帽層、阻擋層以及功函數(shù)金 屬層等膜層時(shí)，相應(yīng)的膜層在柵極側(cè)壁上也會(huì)有沉積，為了表示的簡(jiǎn)要，圖4并未示出這一 情況。
[0233] 本實(shí)施例的半導(dǎo)體器件還可以包括位于半導(dǎo)體襯底100中的淺溝槽隔離1001以 及阱區(qū)、LDD、源極和漏極等其他組件。為了表示的簡(jiǎn)要，圖4中僅示出了淺溝槽隔離1001。
[0234] 在本實(shí)施例中，N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶 體管以及P型高閾值電壓晶體管均可以用作邏輯器件（logic device)，P型高閾值電壓晶 體管和N型高閾值電壓晶體管則也可以被用作低漏電流器件（low leakage device)。
[0235] 本實(shí)施例的半導(dǎo)體器件，由于在柵極疊層結(jié)構(gòu)中增加了蓋帽層（cap layer)和阻 擋層（barrier layer)，因此實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)多閾值電 壓，即具有更好的閾值電壓特性。并且，當(dāng)晶體管為鰭型場(chǎng)效應(yīng)晶體管時(shí)，該半導(dǎo)體器件相 對(duì)于現(xiàn)有技術(shù)，具有更好的閾值電壓特性。
[0236] 實(shí)施例四
[0237] 本發(fā)明實(shí)施例提供一種半導(dǎo)體器件，可以采用上述實(shí)施例二的半導(dǎo)體器件的制造 方法來(lái)制備。
[0238] 下面，參照?qǐng)D5來(lái)描述本發(fā)明實(shí)施例提出的一種半導(dǎo)體器件的結(jié)構(gòu)。其中，圖5為 本發(fā)明實(shí)施例的一種半導(dǎo)體器件的結(jié)構(gòu)的一種示意性剖視圖。
[0239] 如圖5所示，本實(shí)施例的半導(dǎo)體器件包括：半導(dǎo)體襯底200以及位于半導(dǎo)體襯底 200上的N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高 閾值電壓晶體管。其中，N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶 體管和P型高閾值電壓晶體管均包括由柵極側(cè)壁(包括N型低閾值電壓晶體管的柵極側(cè)壁 2011、N型高閾值電壓晶體管的柵極側(cè)壁2021、P型低閾值電壓晶體管的柵極側(cè)壁2031和 P型高閾值電壓晶體管的柵極側(cè)壁2041)以及位于所述柵極側(cè)壁之間的柵極疊層結(jié)構(gòu)組成 的柵極結(jié)構(gòu)。
[0240] 其中，柵極疊層結(jié)構(gòu)包括自下而上設(shè)置的界面層(包括N型低閾值電壓晶體管的 界面層2012、N型高閾值電壓晶體管的界面層2022、P型低閾值電壓晶體管的界面層2032 和P型高閾值電壓晶體管的界面層2042)、高k介電層(包括N型低閾值電壓晶體管的高k 介電層2013、N型高閾值電壓晶體管的高k介電層2023、P型低閾值電壓晶體管的高k介電 層2033和P型高閾值電壓晶體管的高k介電層2043)、功函數(shù)金屬層(包括N型低閾值電壓 晶體管的功函數(shù)金屬層2016、N型高閾值電壓晶體管的功函數(shù)金屬層2026、P型低閾值電 壓晶體管的功函數(shù)金屬層2036和P型高閾值電壓晶體管的功函數(shù)金屬層2046)和金屬柵 極(包括N型低閾值電壓晶體管的金屬柵極2017、N型高閾值電壓晶體管的金屬柵極2027、 P型低閾值電壓晶體管的金屬柵極2037和P型高閾值電壓晶體管的金屬柵極2047)。
[0241] 進(jìn)一步地，在本發(fā)明實(shí)施例中，柵極疊層結(jié)構(gòu)還包括位于高k介電層與功函數(shù)金 屬層之間的蓋帽層(包括N型低閾值電壓晶體管的蓋帽層2014、N型高閾值電壓晶體管的蓋 帽層2024、P型低閾值電壓晶體管的蓋帽層2034和P型高閾值電壓晶體管的蓋帽層2044) 和阻擋層(包括N型低閾值電壓晶體管的阻擋層2015、N型高閾值電壓晶體管的阻擋層 2025、P型低閾值電壓晶體管的阻擋層2035和P型高閾值電壓晶體管的阻擋層2045)，其 中，在每一個(gè)晶體管中，阻擋層位于蓋帽層的上方并與功函數(shù)金屬層相接觸。
[0242] 其中，蓋帽層(包括N型低閾值電壓晶體管的蓋帽層2014、N型高閾值電壓晶體管 的蓋帽層2024、P型低閾值電壓晶體管的蓋帽層2034和P型高閾值電壓晶體管的蓋帽層 2044)的材料為氮化鈦（TiN)或其他合適的材料；阻擋層(包括N型低閾值電壓晶體管的阻 擋層2015、N型高閾值電壓晶體管的阻擋層2025、P型低閾值電壓晶體管的阻擋層2035和 P型高閾值電壓晶體管的阻擋層2045)的材料為氮化鉭（TaN)或其他合適的材料。其中，蓋 帽層的厚度一般為5-50 阻擋層的厚度一般為5-40人，以獲得較佳的技術(shù)效果。
[0243] 本實(shí)施例的半導(dǎo)體器件，通過在柵極疊層結(jié)構(gòu)中增加現(xiàn)有的半導(dǎo)體器件的柵極疊 層結(jié)構(gòu)中并不存在蓋帽層和阻擋層，可以更好地對(duì)晶體管的閾值電壓進(jìn)行調(diào)節(jié)，有利于實(shí) 現(xiàn)具有多閾值電壓。
[0244] 優(yōu)選地，本實(shí)施例的半導(dǎo)體器件中，N型晶體管(包括N型低閾值電壓晶體管和N型 高閾值電壓晶體管）與P型晶體管(包括P型低閾值電壓晶體管和P型高閾值電壓晶體管） 的功函數(shù)金屬層不同。
[0245] 進(jìn)一步的，N型低閾值電壓晶體管的功函數(shù)金屬層2016包括自下而上設(shè)置的第一 功函數(shù)金屬層20161和第二功函數(shù)金屬層20162;N型高閾值電壓晶體管的功函數(shù)金屬層 2026包括自下而上設(shè)置的第一功函數(shù)金屬層20261、第二功函數(shù)金屬層20262和第三功函 數(shù)金屬層20263;P型低閾值電壓晶體管的功函數(shù)金屬層2036包括自下而上設(shè)置的第一功 函數(shù)金屬層20361、第二功函數(shù)金屬層20362、第三功函數(shù)金屬層20363和第四功函數(shù)金屬 層20364;P型高閾值電壓晶體管的功函數(shù)金屬層2046包括自下而上設(shè)置的第一功函數(shù)金 屬層20461、第二功函數(shù)金屬層20462和第三功函數(shù)金屬層20463。其中，示例性地，P型低 閾值電壓晶體管的第一功函數(shù)金屬層20361與P型高閾值電壓晶體管的第一功函數(shù)金屬 層20461的材料相同，二者可以在同一工藝中形成,厚度優(yōu)選為10-50A，所采用的材料可 以為氮化鈦；P型低閾值電壓晶體管的第二功函數(shù)金屬層20362與P型高閾值電壓晶體管 的第二功函數(shù)金屬層20462、N型低閾值電壓晶體管的第一功函數(shù)金屬層20161以及N型 高閾值電壓晶體管的第一功函數(shù)金屬層20261的材料相同，四者可以在同一工藝中形成， 厚度優(yōu)選為4-40 其材料為氮化鉭；N型高閾值電壓晶體管的第二功函數(shù)金屬層20262與 P型低閾值電壓晶體管的第三功函數(shù)金屬層20363的材料相同，二者可以在同一工藝中形 成，其厚度優(yōu)選為10-50A,其材料為氮化鈦；P型低閾值電壓晶體管的第四功函數(shù)金屬層 20364與P型高閾值電壓晶體管的第三功函數(shù)金屬層20463、N型低閾值電壓晶體管的第二 功函數(shù)金屬層20162以及N型高閾值電壓晶體管的第三功函數(shù)金屬層20263的材料相同， 為鈦錯(cuò)合金。
[0246] 在本實(shí)施例中，由于N型晶體管(包括N型高閾值電壓晶體管和N型低閾值電壓晶 體管）和P型晶體管(包括P型高閾值電壓晶體管和P型低閾值電壓晶體管）采用了不同的 功函數(shù)金屬層，因此可以進(jìn)一步調(diào)節(jié)各個(gè)晶體管的功函數(shù)，進(jìn)而調(diào)節(jié)各個(gè)晶體管的閾值電 壓，實(shí)現(xiàn)半導(dǎo)體器件的多閾值電壓。需要說(shuō)明的是，本實(shí)施例的N型晶體管(包括N型高閾 值電壓晶體管和N型低閾值電壓晶體管)和P型晶體管(包括P型高閾值電壓晶體管和P型 低閾值電壓晶體管）的功函數(shù)金屬層并不限于上述具體結(jié)構(gòu)，還可以采用其他可行的結(jié)構(gòu)， 在此并不對(duì)此進(jìn)行限定。
[0247] 與實(shí)施例三的半導(dǎo)體器件的一個(gè)不同之處在于，本實(shí)施例的半導(dǎo)體器件，在P型 低閾值電壓晶體管的溝道區(qū)域不具有鍺硅層。
[0248] 在本實(shí)施例中，優(yōu)選地，半導(dǎo)體襯底200上形成有鰭型結(jié)構(gòu)（圖5中未示出）。該鰭 型結(jié)構(gòu)分布在半導(dǎo)體襯底200上形成有N型低閾值電壓晶體管、N型高閾值電壓晶體管、P 型低閾值電壓晶體管以及P型高閾值電壓晶體管的區(qū)域。也就是說(shuō)，半導(dǎo)體器件中的晶體 管(包括N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶體管和P型高 閾值電壓晶體管）均為鰭型場(chǎng)效應(yīng)晶體管。實(shí)際上，由于圖5為沿柵極寬度方向的剖面圖， 而鰭型結(jié)構(gòu)一般在沿柵極長(zhǎng)度方向的剖視圖中才可以被看出來(lái)，因此圖5中未顯示鰭型結(jié) 構(gòu)。在本實(shí)施例中，各個(gè)晶體管優(yōu)選為鰭型場(chǎng)效應(yīng)晶體管（FinFET)。
[0249] 在本實(shí)施例中，附圖5僅用于示意，示出的各組件或膜層的形狀，并不代表它們的 實(shí)際形狀。一般而言，當(dāng)使用沉積法形成界面層、高k介電層、蓋帽層、阻擋層以及功函數(shù)金 屬層等膜層時(shí)，相應(yīng)的膜層在柵極側(cè)壁上也會(huì)有沉積，為了表示的簡(jiǎn)要，圖5并未示出這一 情況。
[0250]本實(shí)施例的半導(dǎo)體器件還可以包括位于半導(dǎo)體襯底200中的淺溝槽隔離2001以 及阱區(qū)、LDD、源極和漏極等其他組件。為了表示的簡(jiǎn)要，圖5中僅示出了淺溝槽隔離2001。
[0251] 在本實(shí)施例中，N型低閾值電壓晶體管、N型高閾值電壓晶體管、P型低閾值電壓晶 體管以及P型高閾值電壓晶體管均可以用作邏輯器件（logic device)，P型高閾值電壓晶 體管和N型高閾值電壓晶體管則也可以被用作低漏電流器件（low leakage device)。
[0252] 本實(shí)施例的半導(dǎo)體器件，由于在柵極疊層結(jié)構(gòu)中增加了蓋帽層（cap layer)和阻 擋層（barrier layer)，因此實(shí)現(xiàn)了對(duì)晶體管的閾值電壓的調(diào)節(jié)，可以更好地實(shí)現(xiàn)多閾值電 壓，即，具有更好的閾值電壓特性。并且，當(dāng)晶體管為鰭型場(chǎng)效應(yīng)晶體管時(shí)，該半導(dǎo)體器件相 對(duì)于現(xiàn)有技術(shù)，具有更好的閾值電壓特性。
[0253] 本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于 舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1. 一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括： 步驟S101 ;提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底的擬形成N型低闊值電壓晶體管、N型 高闊值電壓晶體管、P型低闊值電壓晶體管和P型高闊值電壓晶體管的區(qū)域分別形成包括 偽柵極氧化層、偽柵極和柵極側(cè)壁的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)之間形成層間介電 層，去除所述偽柵極和所述偽柵極氧化層； 步驟S102 ;在所述柵極側(cè)壁之間自下而上依次形成N型低闊值電壓晶體管、N型高闊值 電壓晶體管、P型低闊值電壓晶體管和P型高闊值電壓晶體管的界面層、高k介電層、蓋帽 層和阻擋層； 步驟S103 ;在所述阻擋層上形成所述N型低闊值電壓晶體管、所述N型高闊值電壓晶 體管、所述P型低闊值電壓晶體管和所述P型高闊值電壓晶體管的功函數(shù)金屬層； 步驟S104 ;在所述功函數(shù)金屬層上分別形成所述N型低闊值電壓晶體管、所述N型高 闊值電壓晶體管、所述P型低闊值電壓晶體管和所述P型高闊值電壓晶體管的金屬柵極。
2. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述蓋帽層的材料為氮 化鐵，所述阻擋層的材料為氮化粗。
3. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述阻擋層的厚度為 5-401。
4. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體器件中的N型 晶體管與P型晶體管的功函數(shù)金屬層不同。
5. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S103包括： 步驟S1031 ;形成所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值 電壓晶體管的第一功函數(shù)金屬層； 步驟S1032 ;形成所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值電 壓晶體管的第一功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和所 述P型高闊值電壓晶體管的第二功函數(shù)金屬層； 步驟S1033 ;形成所述N型高闊值電壓晶體管的第二功函數(shù)金屬層； 步驟S1034 ;形成所述N型低闊值電壓晶體管的第二功函數(shù)金屬層、所述N型高闊值電 壓晶體管的第H功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第H功函數(shù)金屬層和所 述P型高闊值電壓晶體管的第H功函數(shù)金屬層。
6. 如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的材料為氮化鐵； 所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值電壓晶體管的第一 功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和所述P型高闊值電壓 晶體管的第二功函數(shù)金屬層的材料為氮化粗； 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層為氮化鐵； 所述N型低闊值電壓晶體管的第二功函數(shù)金屬層、所述N型高闊值電壓晶體管的第H 功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第H功函數(shù)金屬層和所述P型高闊值電壓 晶體管的第H功函數(shù)金屬層的材料為鐵鉛合金。
7. 如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的厚度為10-50 A; 所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值電壓晶體管的第一 功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和所述P型高闊值電壓 晶體管的第二功函數(shù)金屬層的厚度為4-40 A; 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層的厚度為10-50 A。
8. 如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S101中，所提 供的半導(dǎo)體襯底在擬形成的所述P型低闊值電壓晶體管的溝道區(qū)域形成有錯(cuò)娃層W及位 于所述錯(cuò)娃層上的錯(cuò)娃蓋帽層。
9. 如權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于，所述錯(cuò)娃層中錯(cuò)的濃度 為10%-60%，所述錯(cuò)娃層的厚度為2-20nm;所述錯(cuò)娃蓋帽層的材料為娃，所述錯(cuò)娃蓋帽層的 厚度為2-15nm。
10. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S103包括： 步驟S1031';形成所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值 電壓晶體管的第一功函數(shù)金屬層； 步驟S1032';形成所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值 電壓晶體管的第一功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和 所述P型高闊值電壓晶體管的第二功函數(shù)金屬層； 步驟S1033';形成所述N型高闊值電壓晶體管的第二功函數(shù)金屬層和所述P型低闊值 電壓晶體管的第H功函數(shù)金屬層； 步驟S1034';形成所述N型低闊值電壓晶體管的第二功函數(shù)金屬層、所述N型高闊值 電壓晶體管的第H功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第四功函數(shù)金屬層和 所述P型高闊值電壓晶體管的第H功函數(shù)金屬層。
11. 如權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的材料為氮化鐵； 所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值電壓晶體管的第一 功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和所述P型高闊值電壓 晶體管的第二功函數(shù)金屬層的材料為氮化粗； 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層和所述P型低闊值電壓晶體管的第H 功函數(shù)金屬層的材料為氮化鐵； 形成所述N型低闊值電壓晶體管的第二功函數(shù)金屬層、所述N型高闊值電壓晶體管的 第H功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第四功函數(shù)金屬層和所述P型高闊值 電壓晶體管的第H功函數(shù)金屬層的材料為鐵鉛合金。
12. 如權(quán)利要求10所述的半導(dǎo)體器件，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層和所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的厚度為10-50 A; 所述N型低闊值電壓晶體管的第一功函數(shù)金屬層、所述N型高闊值電壓晶體管的第一 功函數(shù)金屬層W及所述P型低闊值電壓晶體管的第二功函數(shù)金屬層和所述P型高闊值電壓 晶體管的第二功函數(shù)金屬層的厚度為4-40 A; 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層和所述P型低闊值電壓晶體管的第H 功函數(shù)金屬層的厚度為H)-50八。
13. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S101中，在 形成所述偽柵極結(jié)構(gòu)之前，所述半導(dǎo)體襯底上具有錯(cuò)型結(jié)構(gòu)。
14. 一種半導(dǎo)體器件，其特征在于，包括：半導(dǎo)體襯底W及位于所述半導(dǎo)體襯底上的N 型低闊值電壓晶體管、N型高闊值電壓晶體管、P型低闊值電壓晶體管和P型高闊值電壓晶 體管； 所述N型低闊值電壓晶體管、N型高闊值電壓晶體管、P型低闊值電壓晶體管和P型高 闊值電壓晶體管均包括由柵極側(cè)壁W及位于所述柵極側(cè)壁之間的柵極疊層結(jié)構(gòu)組成的柵 極結(jié)構(gòu)； 其中，所述柵極疊層結(jié)構(gòu)包括自下而上設(shè)置的界面層、高k介電層、功函數(shù)金屬層和金 屬柵極，并且，所述柵極疊層結(jié)構(gòu)還包括位于所述高k介電層與所述功函數(shù)金屬層之間的 蓋帽層和阻擋層，所述阻擋層位于所述蓋帽層的上方并與所述功函數(shù)金屬層相接觸。
15. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述蓋帽層為氮化鐵，所述阻擋層 為氮化粗。
16. 如權(quán)利要求15所述的半導(dǎo)體器件，其特征在于，所述阻擋層的厚度為5-40 A。
17. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件中的N型晶體管與 P型晶體管的功函數(shù)金屬層不同。
18. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于， 所述N型低闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層 和第二功函數(shù)金屬層；所述N型高闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第 一功函數(shù)金屬層、第二功函數(shù)金屬層和第H功函數(shù)金屬層；所述P型低闊值電壓晶體管的 功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第H功函數(shù)金 屬層；所述P型高闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬 層、第二功函數(shù)金屬層和第H功函數(shù)金屬層。
19. 如權(quán)利要求18所述的半導(dǎo)體器件，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層與所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的材料為氮化鐵； 所述P型低闊值電壓晶體管的第二功函數(shù)金屬層與所述P型高闊值電壓晶體管的第二 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第一功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第一功函數(shù)金屬層的材料為氮化粗； 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層的材料為氮化鐵； 所述P型低闊值電壓晶體管的第H功函數(shù)金屬層與所述P型高闊值電壓晶體管的第H 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第二功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第H功函數(shù)金屬層的材料為鐵鉛合金。
20. 如權(quán)利要求18所述的半導(dǎo)體器件，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層與所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的厚度為10-50 A; 所述P型低闊值電壓晶體管的第二功函數(shù)金屬層與所述P型高闊值電壓晶體管的第二 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第一功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第一功函數(shù)金屬層的厚度為4_40 A; 所述N型高闊值電壓晶體管的第二功函數(shù)金屬層的厚度為ig_5GA。
21. 如權(quán)利要求18所述的半導(dǎo)體器件，其特征在于，所述P型低闊值電壓晶體管的溝道 區(qū)域形成有錯(cuò)娃層W及位于所述錯(cuò)娃層上的錯(cuò)娃蓋帽層。
22. 如權(quán)利要求21所述的半導(dǎo)體器件，其特征在于，所述錯(cuò)娃層中錯(cuò)的濃度為 10%-60%，所述錯(cuò)娃層的厚度為2-20皿；并且，所述錯(cuò)娃蓋帽層的材料為娃，所述錯(cuò)娃蓋帽 層的厚度為2-15皿。
23. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于， 所述N型低闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層 和第二功函數(shù)金屬層；所述N型高闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置的第 一功函數(shù)金屬層、第二功函數(shù)金屬層和第H功函數(shù)金屬層；所述P型低闊值電壓晶體管的 功函數(shù)金屬層包括自下而上設(shè)置的第一功函數(shù)金屬層、第二功函數(shù)金屬層、第H功函數(shù)金 屬層和第四功函數(shù)金屬層；所述P型高闊值電壓晶體管的功函數(shù)金屬層包括自下而上設(shè)置 的第一功函數(shù)金屬層、第二功函數(shù)金屬層和第H功函數(shù)金屬層。
24. 如權(quán)利要求23所述的半導(dǎo)體器件，其特征在于，所述P型低闊值電壓晶體管的第一 功函數(shù)金屬層與所述P型高闊值電壓晶體管的第一功函數(shù)金屬層的材料為氮化鐵； 所述P型低闊值電壓晶體管的第二功函數(shù)金屬層與所述P型高闊值電壓晶體管的第二 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第一功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第一功函數(shù)金屬層的材料為氮化粗； 所述P型低闊值電壓晶體管的第H功函數(shù)金屬層與所述N型高闊值電壓晶體管的第二 功函數(shù)金屬層的材料為氮化鐵； 所述P型低闊值電壓晶體管的第四功函數(shù)金屬層與所述P型高闊值電壓晶體管的第H 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第二功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第H功函數(shù)金屬層的材料為鐵鉛合金。
25. 如權(quán)利要求23所述的半導(dǎo)體器件，其特征在于， 所述P型低闊值電壓晶體管的第一功函數(shù)金屬層與所述P型高闊值電壓晶體管的第一 功函數(shù)金屬層的厚度為10-50 A; 所述P型低闊值電壓晶體管的第二功函數(shù)金屬層與所述P型高闊值電壓晶體管的第二 功函數(shù)金屬層、所述N型低闊值電壓晶體管的第一功函數(shù)金屬層W及所述N型高闊值電壓 晶體管的第一功函數(shù)金屬層的厚度為4.4。A ; 所述P型低闊值電壓晶體管的第H功函數(shù)金屬層與所述N型高闊值電壓晶體管的第二 功函數(shù)金屬層的厚度為10-50 A。
26. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述N型低闊值電壓晶體管、所述 N型高闊值電壓晶體管、所述P型低闊值電壓晶體管和所述P型高闊值電壓晶體管能夠被作 為邏輯器件。
27. 如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體襯底上具有錯(cuò)型結(jié)構(gòu)， 所述半導(dǎo)體器件中的晶體管為錯(cuò)型場(chǎng)效應(yīng)晶體管。
【文檔編號(hào)】H01L21/8238GK104425384SQ201310411051
【公開日】2015年3月18日 申請(qǐng)日期:2013年9月10日 優(yōu)先權(quán)日:2013年9月10日
【發(fā)明者】謝欣云 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司