基板結(jié)構(gòu)、半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法
【專利摘要】一種基板結(jié)構(gòu)、半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法。半導(dǎo)體封裝包括一基板結(jié)構(gòu)、一芯片與一封裝體。基板結(jié)構(gòu)包括一導(dǎo)電殼體、數(shù)個(gè)導(dǎo)電引腳與一絕緣結(jié)構(gòu)。導(dǎo)電殼體具有開口朝下的一殼體凹槽。絕緣結(jié)構(gòu)分開導(dǎo)電引腳與導(dǎo)電殼體。芯片配置在基板結(jié)構(gòu)的一上表面上，并電性連接至導(dǎo)電引腳。封裝體覆蓋芯片。
【專利說明】基板結(jié)構(gòu)、半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種具有用以容納芯片的導(dǎo)電殼體的半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法。

【背景技術(shù)】
[0002]電子產(chǎn)品變得越來越復(fù)雜，例如至少要求電子產(chǎn)品的一部分增強(qiáng)功能及具有較小尺寸。雖然增強(qiáng)功能及具有較小尺寸所帶來的好處是明確的，然而實(shí)現(xiàn)這些好處會(huì)產(chǎn)生一些問題。特別是，電子產(chǎn)品通常需要在有限的空間內(nèi)容設(shè)高密度的半導(dǎo)體元件。舉例而言，移動(dòng)電話、個(gè)人數(shù)字助理、可攜式電腦及其它可攜式消費(fèi)產(chǎn)品內(nèi)用以容置的處理器、存儲器、及其他主動(dòng)元件或被動(dòng)元件的可用空間內(nèi)是受到限制。相關(guān)地，被封裝的半導(dǎo)體元件通?？擅銖?qiáng)提供抵抗環(huán)境條件的保護(hù)及提供輸入及輸出的電性連接。將半導(dǎo)體元件封裝于半導(dǎo)體元件封裝結(jié)構(gòu)中，會(huì)占用電子產(chǎn)品中額外的有價(jià)值的空間。因此，減少半導(dǎo)體元件封裝結(jié)構(gòu)所占用的占據(jù)面積(Footprint Area)成為極為強(qiáng)烈的趨勢。一種發(fā)展的趨勢為使用PoP (package-on-package)結(jié)構(gòu)組成呈現(xiàn)的堆迭式封裝結(jié)構(gòu)。
[0003]然而，一般堆迭式封裝結(jié)構(gòu)難以縮減厚度且散熱效果差。


【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種基板結(jié)構(gòu)、半導(dǎo)體封裝、堆迭式封裝結(jié)構(gòu)及其制造方法，可縮減結(jié)構(gòu)厚度，并提高散熱功效。
[0005]根據(jù)本發(fā)明，提出一種基板結(jié)構(gòu)，其包括一導(dǎo)電殼體、數(shù)個(gè)導(dǎo)電引腳與一絕緣結(jié)構(gòu)。導(dǎo)電殼體具有開口朝下的一殼體凹槽。絕緣結(jié)構(gòu)分開導(dǎo)電引腳與導(dǎo)電殼體。
[0006]根據(jù)本發(fā)明，提出一種半導(dǎo)體封裝，其包括一基板結(jié)構(gòu)、一芯片與一封裝體?；褰Y(jié)構(gòu)包括一導(dǎo)電殼體、數(shù)個(gè)導(dǎo)電引腳與一絕緣結(jié)構(gòu)。導(dǎo)電殼體具有開口朝下的一殼體凹槽。絕緣結(jié)構(gòu)分開導(dǎo)電引腳與導(dǎo)電殼體。芯片配置在基板結(jié)構(gòu)的一上表面上，并電性連接至導(dǎo)電引腳。封裝體覆蓋芯片。
[0007]根據(jù)本發(fā)明，提出一種堆迭式封裝結(jié)構(gòu)，其包括一第一半導(dǎo)體封裝與一第二半導(dǎo)體封裝。第一半導(dǎo)體封裝包括一第一基板結(jié)構(gòu)、一第一芯片與一第一封裝體。第一基板結(jié)構(gòu)包括一導(dǎo)電殼體、數(shù)個(gè)導(dǎo)電引腳與一絕緣結(jié)構(gòu)。導(dǎo)電殼體具有開口朝下的一殼體凹槽。絕緣結(jié)構(gòu)分開導(dǎo)電引腳與導(dǎo)電殼體。第一芯片配置在第一基板結(jié)構(gòu)的一上表面上，并電性連接至導(dǎo)電引腳。第一封裝體覆蓋第一芯片。第二半導(dǎo)體封裝包括一第二基板結(jié)構(gòu)、一第二芯片與一第二封裝體。第二芯片配置在第二基板結(jié)構(gòu)上。第二封裝體包覆第二芯片的一主動(dòng)面。第二半導(dǎo)體封裝電性連接第一半導(dǎo)體封裝。第二芯片容置在導(dǎo)電殼體的殼體凹槽中。
[0008]根據(jù)本發(fā)明，提出一種半導(dǎo)體封裝的制造方法，其包括以下步驟。從一導(dǎo)電層的一下表面移除部分導(dǎo)電層，以形成一下凹口與一殼體凹槽。以一下絕緣部分填充下凹口。從導(dǎo)電層的一上表面移除部分導(dǎo)電層，以形成一上凹口，其連通的下凹口。其中在形成上凹口與下凹口之后，導(dǎo)電層留下的部分形成數(shù)個(gè)導(dǎo)電引腳與一導(dǎo)電殼體。導(dǎo)電殼體具有殼體凹槽。形成一上絕緣部分填充上凹口，并配置在數(shù)個(gè)導(dǎo)電引腳與導(dǎo)電殼體的上表面上。配置一芯片在上絕緣部分上，并電性連接至導(dǎo)電引腳。以一封裝體覆蓋芯片。
[0009]為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下:

【專利附圖】

【附圖說明】
[0010]圖1繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0011]圖2繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝的剖面圖。
[0012]圖3繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)的剖面圖。
[0013]圖4繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)的剖面圖。
[0014]圖5A至圖5U繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)的制造方法。
[0015]圖6A至圖6M繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)的制造方法。
[0016]主要元件符號說明:
[0017]102、202:半導(dǎo)體封裝
[0018]104、204:基板結(jié)構(gòu)
[0019]106:芯片
[0020]108:封裝體
[0021]110:導(dǎo)電殼體
[0022]112:導(dǎo)電引腳
[0023]114、214:絕緣結(jié)構(gòu)
[0024]116、216:上絕緣部分
[0025]118:下絕緣部分
[0026]120:上表面
[0027]122:上凹口
[0028]124:下表面
[0029]126:下凹口
[0030]128:殼體凹槽
[0031]130:導(dǎo)電墊
[0032]132:導(dǎo)電連接件
[0033]234:上絕緣部分
[0034]236:穿孔
[0035]238:線路層
[0036]240:上表面
[0037]242:開口
[0038]344、444:堆迭式封裝結(jié)構(gòu)
[0039]346:半導(dǎo)體封裝
[0040]348:基板結(jié)構(gòu)
[0041]350:芯片
[0042]352:封裝體
[0043]354:導(dǎo)電凸塊
[0044]356:導(dǎo)電墊
[0045]358:導(dǎo)電凸塊
[0046]360:黏著層
[0047]562:導(dǎo)電層
[0048]564:光阻層
[0049]566:光阻層
[0050]568:支撐膜
[0051]570:光阻層
[0052]572:光阻層
[0053]574:開口
[0054]576:保護(hù)層
[0055]580:導(dǎo)電墊
[0056]682:導(dǎo)電層
[0057]684:導(dǎo)電層
[0058]686:光阻層
[0059]688:導(dǎo)電層
[0060]390:空隙
[0061]Hl:高度
[0062]H2:厚度
[0063]H3:厚度

【具體實(shí)施方式】
[0064]請參照圖1，其繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝102的剖面圖。半導(dǎo)體封裝102包括一基板結(jié)構(gòu)104、至少一芯片106與一封裝體108。
[0065]基板結(jié)構(gòu)104包括一導(dǎo)電殼體110、數(shù)個(gè)導(dǎo)電引腳112與一絕緣結(jié)構(gòu)114。絕緣結(jié)構(gòu)114包括相鄰的一上絕緣部分116與一下絕緣部分118。其中上絕緣部分116填充從導(dǎo)電引腳112的上表面120凹進(jìn)的一上凹口 122。下絕緣部分118填充從導(dǎo)電引腳112的下表面124凹進(jìn)的一下凹口 126。絕緣結(jié)構(gòu)114將導(dǎo)電引腳112與導(dǎo)電殼體110彼此分開且電性絕緣。其中，較佳的是導(dǎo)電殼體110側(cè)壁的下表面與導(dǎo)電引腳112的下表面為共平面，且導(dǎo)電殼體110的上表面與導(dǎo)電引腳112的上表面120為共平面。
[0066]導(dǎo)電殼體110具有開口朝下的一殼體凹槽128。于實(shí)施例中，導(dǎo)電殼體110是用以容置另一半導(dǎo)體封裝的芯片(之后將說明)于殼體凹槽128中，藉此縮減堆迭式封裝結(jié)構(gòu)的整體厚度。由于芯片一般會(huì)配置在半導(dǎo)體封裝102 (從上視圖來看)的中央部份，因此實(shí)施例中導(dǎo)電殼體110的殼體凹槽128是對應(yīng)配置在基板結(jié)構(gòu)104的中央部份，然并不限于此，導(dǎo)電殼體110的殼體凹槽128也可對應(yīng)欲容納芯片的位置作改變。
[0067]一些實(shí)施例中，導(dǎo)電殼體110的高度Hl為0.06μπι、0.1 μ m、0.2 μ m，然不限于此，也可根據(jù)產(chǎn)品需求設(shè)計(jì)成其他合適的尺寸。導(dǎo)電引腳112與導(dǎo)電殼體110的材質(zhì)可包括金屬，例如銅或其他合適的材料。其中選用熱傳導(dǎo)性佳的材質(zhì)可使導(dǎo)電殼體110得以有效率地對容納的芯片進(jìn)行散熱。
[0068]數(shù)個(gè)導(dǎo)電墊130可配置在導(dǎo)電引腳112的上表面120上，并電性連接至導(dǎo)電引腳112。配置在上絕緣部分116上的芯片106可通過主動(dòng)面上的數(shù)個(gè)導(dǎo)電連接件132電性連接至導(dǎo)電墊130，而電性連接至導(dǎo)電引腳112。芯片106并不限于如圖1所示的三個(gè)芯片堆迭，在其他實(shí)施例中，是僅配置單一個(gè)芯片，或堆迭其他合適數(shù)目的芯片，例如8個(gè)等。一實(shí)施例中，芯片106是配置在半導(dǎo)體封裝102(從上視圖來看)的中央部份，且位在下方的導(dǎo)電殼體110的殼體凹槽128也是對應(yīng)配置在半導(dǎo)體封裝102 (或基板結(jié)構(gòu)104)的中央部份。
[0069]一實(shí)施例中，每個(gè)芯片的厚度是0.5 μ m，然不限于此。于此例中，導(dǎo)電連接件132為打線，其材質(zhì)可以是銅線或是金線，然不限于此。
[0070]封裝體108配置在上絕緣部分116與導(dǎo)電引腳112上，并包覆芯片106與導(dǎo)電連接件132。在其他實(shí)施例中，封裝體108是一體成型填入上凹口 122，而取代上絕緣部分116。
[0071]請參照圖2，其繪示根據(jù)一實(shí)施例的半導(dǎo)體封裝202的剖面圖，其與圖1繪示的半導(dǎo)體封裝102的差異說明如下。圖1的導(dǎo)電墊130被省略?；褰Y(jié)構(gòu)204的絕緣結(jié)構(gòu)214包括鄰接的上絕緣部分216、上絕緣部分234與下絕緣部分118。上絕緣部分216具有露出導(dǎo)電引腳112的上表面120的數(shù)個(gè)穿孔236?；褰Y(jié)構(gòu)204包括數(shù)個(gè)線路層238，通過穿孔236而電性連接至導(dǎo)電引腳112，并延伸在上絕緣部分216的上表面240上。上絕緣部分234填充穿孔236，并具有露出部分線路層238的開口 242。至少一芯片106配置在上絕緣部分234上，并通過主動(dòng)面上的數(shù)個(gè)導(dǎo)電連接件132電性連接至上絕緣部分234露出的線路層238，而電性連接至導(dǎo)電引腳112。
[0072]請參照圖3，其繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)344的剖面圖。半導(dǎo)體封裝346配置在半導(dǎo)體封裝102的下方。半導(dǎo)體封裝346包括一基板結(jié)構(gòu)348、一芯片350與一封裝體352。于此例中，芯片350為覆晶，經(jīng)由主動(dòng)面上的導(dǎo)電凸塊354例如焊料球物理并電性連接至基板結(jié)構(gòu)348。封裝體352例如底膠填充在芯片350的主動(dòng)面與基板結(jié)構(gòu)348之間。
[0073]于一實(shí)施例中，是利用導(dǎo)電引腳112上的導(dǎo)電墊356上的導(dǎo)電凸塊358例如焊料球物理并電性連接半導(dǎo)體封裝102與半導(dǎo)體封裝346。
[0074]芯片350容置在導(dǎo)電殼體110的殼體凹槽128中。一實(shí)施例中，芯片350配置在半導(dǎo)體封裝346 (從上視圖來看)的中央部份，且導(dǎo)電殼體110的殼體凹槽128是對應(yīng)配置在半導(dǎo)體封裝102的中央部份。芯片350與導(dǎo)電殼體110的殼體凹槽128的側(cè)壁之間以一空隙390隔開?？障?90是以一氣體填充，其中氣體可包括空氣。于實(shí)施例中，導(dǎo)電殼體110的材質(zhì)可選擇熱傳導(dǎo)性佳的材質(zhì)，例如銅或其他合適的材料，以有效率地對容納的芯片350進(jìn)行散熱。芯片350可經(jīng)由在相對于主動(dòng)面的背面上的一黏著層360貼附在導(dǎo)電殼體110的殼體凹槽128的底部。實(shí)施例中，黏著層360是使用熱傳導(dǎo)性佳的材質(zhì)，因此能效率地對鄰接的芯片350進(jìn)行散熱。黏著層360例如是一導(dǎo)電黏著材料或一非導(dǎo)電黏著材料，其中非導(dǎo)電黏著材料例如是非導(dǎo)電環(huán)氧樹脂(epoxy)，或其他合適的材料。一些實(shí)施例中，堆迭式封裝結(jié)構(gòu)344的厚度H2介于1.0 μ m至2.1 μ m，然本揭露不限于此。
[0075]本實(shí)施例的堆迭式封裝結(jié)構(gòu)344，較佳的情況是當(dāng)黏著層360為一導(dǎo)電黏著材料時(shí)，半導(dǎo)體封裝346上的芯片350的熱能可通過黏著層360將熱能傳導(dǎo)至導(dǎo)電殼體110,而殼體凹槽128側(cè)壁與芯片之間的空隙390可以使熱能散出，且經(jīng)由殼體凹槽128的下表面與半導(dǎo)體封裝346之間的空隙，更為有效地將熱能散出。
[0076]半導(dǎo)體封裝346與半導(dǎo)體封裝102之間的連接面積除了由導(dǎo)電凸塊358貢獻(xiàn)，也包含芯片350 (或黏著層360)造成的接觸面積，因此總接觸面積大，能提升半導(dǎo)體封裝346與半導(dǎo)體封裝102之間的結(jié)合力，而避免堆迭式封裝結(jié)構(gòu)344發(fā)生翹曲的問題。
[0077]請參照圖4，其繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)444的剖面圖，其與圖3繪示的堆迭式封裝結(jié)構(gòu)344的差異在于，圖3的半導(dǎo)體封裝102是以半導(dǎo)體封裝202取代。于一實(shí)施例中，是利用導(dǎo)電引腳112上的導(dǎo)電墊356上的導(dǎo)電凸塊358例如焊料球物理并電性連接半導(dǎo)體封裝202與半導(dǎo)體封裝346。一些實(shí)施例中，堆迭式封裝結(jié)構(gòu)444的厚度H3介于1.0 μ m至2.1 μ m,然本揭露不限于此。
[0078]圖5A至圖5U繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)的制造方法。
[0079]請參照圖5A，提供一導(dǎo)電層562。于一實(shí)施例中，導(dǎo)電層562為一銅箔，厚度例如為105 μ m、150 μ m、180 μ m。于其他的實(shí)施例中，導(dǎo)電層562可包括其他合適的金屬材料，并使用其他合適的厚度。分別在導(dǎo)電層562的上表面與下表面配置光阻層564與光阻層566，并圖案化光阻層566。
[0080]第參照圖5B，可進(jìn)行蝕刻步驟，從導(dǎo)電層562未被光阻層566遮蔽的下表面移除部分導(dǎo)電層562，以形成下凹口 126與殼體凹槽128。于一實(shí)施例中，此蝕刻步驟是使用Cu (NH4) C12的蝕刻溶液進(jìn)行，下凹口 126的深度約為導(dǎo)電層562厚度的一半，而本揭露并不限于此。然后，移除光阻層564與光阻層566以形成如圖5C所示的結(jié)構(gòu)。
[0081]請參照圖以下絕緣部分118填充下凹口 126與殼體凹槽128。下絕緣部分118可包括綠漆或其他合適的材質(zhì)。
[0082]請參照圖5E，移除殼體凹槽128中的下絕緣部分118。
[0083]請參照圖5F，配置一支撐膜568在下絕緣部分118與導(dǎo)電層562上。于一實(shí)施例中，支撐膜568為以層壓方式貼合的銅箔，厚度約18 μ m?36 μ m。一些實(shí)施例中，在支撐膜568之后，可對導(dǎo)電層562進(jìn)行薄化工藝，以例如將厚度縮減約為12 μ m?25 μ m，這可視實(shí)際線寬與間距而定。
[0084]請參照圖5G，在導(dǎo)電層562的上表面與支撐膜568的下表面上分別配置光阻層570與光阻層572，其可包括干膜。
[0085]請參照圖5H，圖案化光阻層570。
[0086]請參照圖51，可進(jìn)行蝕刻步驟，從光阻層570未遮蔽的導(dǎo)電層562 (圖5H)的上表面移除部分導(dǎo)電層562，以形成上凹口 122，其連通的下凹口 126。在此步驟之后，導(dǎo)電層562 (圖5H)留下的部分形成導(dǎo)電引腳112與導(dǎo)電殼體110。然后,移除光阻層570與光阻層572，以形成如圖5J所示的結(jié)構(gòu)。
[0087]請參照圖5K，形成上絕緣部分116填充上凹口 122，并配置在導(dǎo)電引腳112與導(dǎo)電殼體110上。
[0088]請參照圖5L，對上絕緣部分116進(jìn)行圖案化步驟，以形成露出導(dǎo)電引腳112的上表面120的開口 574。
[0089]請參照圖5M，在支撐膜568上形成一保護(hù)層576。保護(hù)層576可包括干膜或其他合適的材料。
[0090]請參照圖5N，可利用電鍍的方式，從上絕緣部分116的開口 574所露出的導(dǎo)電引腳112的上表面120形成導(dǎo)電墊130。導(dǎo)電墊130的可包括金、鎳、或其他合適的材料。然后，移除保護(hù)層576，以形成如圖50所示的結(jié)構(gòu)。
[0091]請參照圖5P，堆迭芯片106在上絕緣部分116上。舉例來說，可利用配置在芯片106背面上的黏著層，或其他的方法來配置芯片106。芯片106可經(jīng)由導(dǎo)電連接件132電性連接至導(dǎo)電引腳112。于此例中，導(dǎo)電連接件132為打線。
[0092]請參照圖5Q，配置封裝體108包覆芯片106、導(dǎo)電連接件132與導(dǎo)電墊130。在其他實(shí)施例中，是省略上絕緣部分116的形成步驟，而在此步驟利用一體成型的封裝體108同時(shí)填滿上凹口 122。然后，移除支撐膜568，以形成如圖5R所示的半導(dǎo)體封裝102。
[0093]請參照圖5S，可在導(dǎo)電引腳112的下表面124上配置導(dǎo)電墊356，其可包括金、鎳或其他合適的材料。此外，配置導(dǎo)電凸塊358例如焊料球在導(dǎo)電墊356上。
[0094]請參照圖5T，提供半導(dǎo)體封裝346。于將半導(dǎo)體封裝346的芯片350對準(zhǔn)半導(dǎo)體封裝102的導(dǎo)電殼體110的殼體凹槽128，并將導(dǎo)電凸塊358對準(zhǔn)基板結(jié)構(gòu)348上的導(dǎo)電墊580，接著對接以形成如圖5U所示的堆迭式封裝結(jié)構(gòu)444。
[0095]圖6A至圖6M繪示根據(jù)一實(shí)施例的堆迭式封裝結(jié)構(gòu)制造方法的部分步驟。在此之前可進(jìn)行類似圖5A至圖5J所述的步驟，于此不再贅述。
[0096]請參照圖6A，將兩個(gè)如圖5J所示的結(jié)構(gòu)上下對貼。然后，以上絕緣部分216填充上凹口 122，并配置在導(dǎo)電引腳112與導(dǎo)電殼體110上。上絕緣部分216的表面上可具有導(dǎo)電層682。于一實(shí)施例中，上絕緣部分216為一層壓預(yù)浸材料(pr印reg;PP)，導(dǎo)電層682包括銅，然本揭露并不限于此。然后，移除上絕緣部分216的側(cè)部分，以形成如圖6B所示的結(jié)構(gòu)。
[0097]請參照圖6C，移除部分的上絕緣部分216與導(dǎo)電層682，以形成露出導(dǎo)電引腳112的上表面120的數(shù)個(gè)穿孔236。移除的方式可包括激光鉆孔或其他合適的方式，可視選用的材料而應(yīng)。
[0098]請參照圖6D，可形成導(dǎo)電層684在穿孔236露出的導(dǎo)電引腳112的上表面120上，穿孔236的側(cè)壁上,與導(dǎo)電層682上。導(dǎo)電層684可包括銅。于一實(shí)施例中，舉例來說，導(dǎo)電層684的形成方法包括先形成0.7 μ m的銅晶種層，然后再以電鍍的方式形成18 μ m的銅層，然本揭露并不限于此。
[0099]請參照圖6E，配置光阻層686于導(dǎo)電層684上。光阻層686可為一層壓的干膜，然本揭露并不限于此。此外，圖案化光阻層686，以露出部分的導(dǎo)電層684。
[0100]請參照圖6F，移除導(dǎo)電層682與導(dǎo)電層684未被光阻層686遮蔽的部分，以形成線路層238，其通過穿孔236而電性連接至導(dǎo)電引腳112，并延伸在上絕緣部分216的上表面240上。然后，移除光阻層686以形成如圖6G所示的結(jié)構(gòu)。
[0101]請參照圖6H，形成上絕緣部分234，其填充穿孔236并具有開口 242露出部分的線路層238。
[0102]請參照圖61，可進(jìn)行電鍍步驟，以在露出的線路層238上形成導(dǎo)電層688，其可包括金、鎳、或其他合適的材料。
[0103]請參照圖6J，從支撐膜568將上、下兩個(gè)結(jié)構(gòu)分開。然后，移除支撐膜568以形成如圖6K所示的基板結(jié)構(gòu)204。
[0104]請參照圖6L，堆迭芯片106在上絕緣部分234上。配置封裝體108包覆芯片106、導(dǎo)電連接件132、線路層238與導(dǎo)電層688。藉此，完成如圖所示的半導(dǎo)體封裝202。
[0105]請參照圖6M，可在導(dǎo)電引腳112的下表面124上配置導(dǎo)電墊356，其可包括金、鎳或其他合適的材料。此外，配置導(dǎo)電凸塊358例如焊料球在導(dǎo)電墊356上。提供半導(dǎo)體封裝346。于將半導(dǎo)體封裝346的芯片350對準(zhǔn)半導(dǎo)體封裝202的導(dǎo)電殼體110的殼體凹槽128，并將導(dǎo)電凸塊358對準(zhǔn)基板結(jié)構(gòu)348上的導(dǎo)電墊580，接著對接以形成如圖所示的堆迭式封裝結(jié)構(gòu)444。
[0106]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種基板結(jié)構(gòu)，其特征在于，包括: 一導(dǎo)電殼體，具有開口朝下的一殼體凹槽； 數(shù)個(gè)導(dǎo)電引腳；以及 一絕緣結(jié)構(gòu)，分開該些導(dǎo)電引腳與該導(dǎo)電殼體。
2.如權(quán)利要求1所述的基板結(jié)構(gòu)，其特征在于，該導(dǎo)電殼體的該殼體凹槽位在該基板結(jié)構(gòu)的中央部份。
3.如權(quán)利要求1所述的基板結(jié)構(gòu)，其特征在于，更包括: 一上凹口，從該些導(dǎo)電引腳的上表面凹進(jìn)；以及 一下凹口，從該些導(dǎo)電引腳的下表面凹進(jìn)，并連通該上凹口 ； 其中該絕緣結(jié)構(gòu)包括相鄰的一上絕緣部分與一下絕緣部分，分別填充該上凹口與該下凹口。
4.如權(quán)利要求1所述的基板結(jié)構(gòu)，其特征在于，該絕緣結(jié)構(gòu)包括一上絕緣部分，該上絕緣部分具有露出該些導(dǎo)電引腳的上表面的數(shù)個(gè)穿孔，該基板結(jié)構(gòu)更包括數(shù)個(gè)線路層，通過該些穿孔而電性連接該些導(dǎo)電引腳，并延伸在該上絕緣部分的上表面。
5.如權(quán)利要求1所述的基板結(jié)構(gòu)，其特征在于，該導(dǎo)電殼體與該些導(dǎo)電引腳位在該絕緣結(jié)構(gòu)的側(cè)壁上。
6.一種半導(dǎo)體封裝，其特征在于，包括: 一基板結(jié)構(gòu)，包括: 一導(dǎo)電殼體，具有開口朝下的一殼體凹槽； 數(shù)個(gè)導(dǎo)電引腳；以及 一絕緣結(jié)構(gòu)，分開該些導(dǎo)電引腳與該導(dǎo)電殼體； 一芯片，配置在該基板結(jié)構(gòu)的一上表面上，并電性連接至該些導(dǎo)電引腳；以及 一封裝體，覆蓋該芯片。
7.如權(quán)利要求6所述的半導(dǎo)體封裝,其特征在于,該導(dǎo)電殼體的該殼體凹槽位在該半導(dǎo)體封裝或該基板結(jié)構(gòu)的中央部份。
8.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電殼體的位置對應(yīng)該芯片的位置。
9.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電殼體是位在該芯片下方。
10.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，更包括: 一上凹口，從該些導(dǎo)電引腳的上表面凹進(jìn)；以及 一下凹口，從該些導(dǎo)電引腳的下表面凹進(jìn)，并連通該上凹口 ； 其中該絕緣結(jié)構(gòu)包括相鄰的一上絕緣部分與一下絕緣部分，分別填充該上凹口與該下凹口。
11.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，該絕緣結(jié)構(gòu)包括一上絕緣部分，該上絕緣部分具有露出該些導(dǎo)電引腳的上表面的數(shù)個(gè)穿孔， 該基板結(jié)構(gòu)更包括數(shù)個(gè)線路層，通過該些穿孔而電性連接該些導(dǎo)電引腳，并延伸在該上絕緣部分的上表面。
12.如權(quán)利要求6所述的半導(dǎo)體封裝，其特征在于，該導(dǎo)電殼體與該些導(dǎo)電引腳位在該絕緣結(jié)構(gòu)的側(cè)壁上。
13.—種堆迭式封裝結(jié)構(gòu)，其特征在于，包括: 一第一半導(dǎo)體封裝，包括一第一基板結(jié)構(gòu)、一第一芯片與一第一封裝體，其中該第一基板結(jié)構(gòu)包括: 一導(dǎo)電殼體，具有開口朝下的一殼體凹槽； 數(shù)個(gè)導(dǎo)電引腳；以及 一絕緣結(jié)構(gòu)，分開該些導(dǎo)電引腳與該導(dǎo)電殼體，該第一芯片配置在該第一基板結(jié)構(gòu)的一上表面上，并電性連接至該些導(dǎo)電引腳，該第一封裝體覆蓋該第一芯片；以及 一第二半導(dǎo)體封裝，包括一第二基板結(jié)構(gòu)、一第二芯片與一第二封裝體，該第二芯片配置在該第二基板結(jié)構(gòu)上，該第二封裝體包覆該第二芯片的一主動(dòng)面， 該第二半導(dǎo)體封裝電性連接該第一半導(dǎo)體封裝，且該第二芯片容置在該導(dǎo)電殼體的該殼體凹槽中。
14.如權(quán)利要求13所述的堆迭式封裝結(jié)構(gòu)，其特征在于，更包括一黏著層，該第二芯片是經(jīng)由該黏著層貼附在該導(dǎo)電殼體的該殼體凹槽的底部。
15.如權(quán)利要求14所述的堆迭式封裝結(jié)構(gòu)，其特征在于，該黏著層是貼附在該第二芯片相對于該主動(dòng)面的一背面上。
16.如權(quán)利要求13所述的堆迭式封裝結(jié)構(gòu)，其特征在于，該第二芯片與該導(dǎo)電殼體的該殼體凹槽的側(cè)壁之間以一空隙隔開。
17.如權(quán)利要求13所述的堆迭式封裝結(jié)構(gòu)，其特征在于，更包括數(shù)個(gè)導(dǎo)電凸塊，物理并電性連接該第一基板結(jié)構(gòu)與該第二基板結(jié)構(gòu)。
18.一種半導(dǎo)體封裝的制造方法，其特征在于，包括: 從一導(dǎo)電層的一下表面移除部分該導(dǎo)電層，以形成一下凹口與一殼體凹槽； 以一下絕緣部分填充該下凹口； 從該導(dǎo)電層的一上表面移除部分該導(dǎo)電層，以形成一上凹口，連通的該下凹口，其中在形成該上凹口與該下凹口之后，該導(dǎo)電層留下的部分形成數(shù)個(gè)導(dǎo)電引腳與一導(dǎo)電殼體，該導(dǎo)電殼體具有該殼體凹槽； 形成一上絕緣部分填充該上凹口，并配置在該些數(shù)個(gè)導(dǎo)電引腳與該導(dǎo)電殼體的上表面上； 配置一芯片在該上絕緣部分上，并電性連接至該些導(dǎo)電引腳；以及 以一封裝體覆蓋該芯片。
19.如權(quán)利要求18所述的半導(dǎo)體封裝的制造方法，其特征在于，更包括配置數(shù)個(gè)導(dǎo)電連接件，以電性連接該芯片至該些導(dǎo)電引腳，其中該封裝體包覆該些導(dǎo)電連接件。
20.如權(quán)利要求18所述的半導(dǎo)體封裝的制造方法，其特征在于，更包括: 移除部分該上絕緣部分，以形成露出該些導(dǎo)電引腳的上表面的數(shù)個(gè)穿孔；以及 配置數(shù)個(gè)線路層，通過該些穿孔而電性連接至該些導(dǎo)電引腳，并延伸在該上絕緣部分的上表面。
【文檔編號】H01L23/495GK104425424SQ201310407011
【公開日】2015年3月18日 申請日期:2013年9月9日 優(yōu)先權(quán)日:2013年9月9日
【發(fā)明者】陳天賜, 陳光雄, 王圣民, 李育穎 申請人:日月光半導(dǎo)體制造股份有限公司