陣列基板及其檢測(cè)方法和制備方法
【專(zhuān)利摘要】本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體涉及一種陣列基板以及該陣列基板的檢測(cè)方法和制備方法。該陣列基板包括第一檢測(cè)線、第二檢測(cè)線以及相間設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線；所述第一數(shù)據(jù)線直接連接至第一檢測(cè)線，第二數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第二檢測(cè)線；或者，所述第二數(shù)據(jù)線直接連接至第二檢測(cè)線，第一數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第一檢測(cè)線。本發(fā)明避免了由于第一檢測(cè)線與第二檢測(cè)線短路不良造成合格產(chǎn)品被誤判為不合格產(chǎn)品的問(wèn)題；并且，在測(cè)試過(guò)程之外，由于開(kāi)關(guān)元件處于關(guān)斷狀態(tài)，即和開(kāi)關(guān)元件的連接測(cè)試線與對(duì)應(yīng)數(shù)據(jù)線之間是斷開(kāi)的，這樣避免了顯示區(qū)域電荷傳遞到測(cè)試線上，減少了靜電積累，提升了shorting?bar區(qū)域的可靠性。
【專(zhuān)利說(shuō)明】陣列基板及其檢測(cè)方法和制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，具體涉及一種陣列基板以及該陣列基板的檢測(cè)方法和制備方法。
【背景技術(shù)】
[0002]平板顯示裝置相比與傳統(tǒng)的陰極射線管顯示裝置具有輕薄、驅(qū)動(dòng)電壓低、沒(méi)有閃爍抖動(dòng)以及使用壽命長(zhǎng)等優(yōu)點(diǎn)；平板顯示裝置分為主動(dòng)發(fā)光顯示裝置與被動(dòng)發(fā)光顯示裝置；例如，薄膜晶體管液晶顯示裝置(Thin Film Transistor-Liquid Crystal Display,TFT-1XD)就是一種被動(dòng)發(fā)光顯示裝置，由于其具有畫(huà)面穩(wěn)定、圖像逼真、輻射小、節(jié)省空間以及節(jié)省能耗等優(yōu)點(diǎn)，被廣泛應(yīng)用于電視、手機(jī)、顯示裝置等電子產(chǎn)品中，已占據(jù)了平面顯示領(lǐng)域的主導(dǎo)地位。
[0003]液晶顯示裝置主要包括液晶顯示面板以及驅(qū)動(dòng)該液晶顯示面板的驅(qū)動(dòng)裝置；液晶顯示面板主要包括相對(duì)設(shè)置的第一基板和第二基板；通常，第一基板和第二基板分別為陣列基板和彩膜基板，陣列基板包括縱橫交錯(cuò)設(shè)置的多條數(shù)據(jù)線以及多條柵線，數(shù)據(jù)線和柵線限定出一個(gè)個(gè)像素單元。
[0004]液晶顯示面板的制作工藝主要分為前段陣列制程(Array)、中段成盒制程(Cell)及后段模組組裝制程等。為了減少Array制程和Cell制程中液晶顯示面板畫(huà)面檢測(cè)的難度以及減少檢測(cè)設(shè)備費(fèi)用，目前業(yè)界最常采用的方法之一是在陣列基板上設(shè)置shortingbar (短路條)區(qū)域，即在陣列基板上的數(shù)據(jù)線和柵線等線路的外圍形成出一些用來(lái)測(cè)試的線路；如圖1中所示，在陣列基板的外圍形成有第一檢測(cè)線3以及第二檢測(cè)線4，其中第一檢測(cè)線3用于對(duì)所有奇數(shù)列數(shù)據(jù)線進(jìn)行信號(hào)測(cè)試，第二檢測(cè)線4用于對(duì)所有偶數(shù)列數(shù)據(jù)線進(jìn)行信號(hào)測(cè)試；而且，測(cè)量相鄰兩條數(shù)據(jù)線間的電阻，例如萬(wàn)用表的兩根探針?lè)謩e接觸上述相鄰的兩條數(shù)據(jù)線，根據(jù)得到的電阻值就可以判斷這兩條數(shù)據(jù)線之間是否有短路發(fā)生，例如，檢測(cè)到的電阻值很大，則說(shuō)明無(wú)短路發(fā)生，而檢測(cè)到的電阻值很小，則基本可以判斷發(fā)生了短路。
[0005]由于shorting bar區(qū)域設(shè)置在液晶顯示面板的外圍，而且為了方便測(cè)試，需要與液晶顯示面板中的大量的數(shù)據(jù)線或者柵線相連，這樣很容易造成靜電電荷積累，例如，如圖2中所示，會(huì)致使在金屬線交疊的區(qū)域發(fā)生靜電擊穿，造成短路或斷路等不良；而且由于一些shorting bar區(qū)域位于在陣列基板的邊緣位置，很多工藝制程在邊緣位置都很不穩(wěn)定，例如，采用鋁成分作為檢測(cè)線的材質(zhì)時(shí)，由于邊緣位置存在hillock (突出部)等問(wèn)題，這樣更加容易發(fā)生靜電擊穿，使shorting bar區(qū)域發(fā)生不良；shorting bar區(qū)域的不良會(huì)致使整個(gè)液晶顯示面板在測(cè)試的時(shí)候被判成不良品，而shorting bar區(qū)域在最后成品時(shí)是被切割掉的，不會(huì)影響最終顯示裝置的顯示效果，這樣就造成了誤判，即將一部分液晶顯示面板合格但是shorting bar區(qū)域存在不良的產(chǎn)品誤判為不合格產(chǎn)品，一方面影響了顯示裝置的良品率，另一方面造成了嚴(yán)重的浪費(fèi)。
【發(fā)明內(nèi)容】

[0006](一)要解決的技術(shù)問(wèn)題
[0007]本發(fā)明的目的在于提供一種陣列基板，用于減少或者避免由于shorting bar區(qū)域的不良造成合格產(chǎn)品被誤判為不合格產(chǎn)品的問(wèn)題；進(jìn)一步的，本發(fā)明還提供了一種該陣列基板的檢測(cè)方法和制備方法。
[0008](二)技術(shù)方案
[0009]本發(fā)明技術(shù)方案如下:
[0010]一種陣列基板，包括第一檢測(cè)線、第二檢測(cè)線以及相間設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線；所述第一數(shù)據(jù)線直接連接至第一檢測(cè)線，第二數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第二檢測(cè)線；或者，所述第二數(shù)據(jù)線直接連接至第二檢測(cè)線，第一數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第一檢測(cè)線。
[0011]優(yōu)選的，所述開(kāi)關(guān)元件為第一薄膜晶體管；所述第一薄膜晶體管的柵極連接至控制線。
[0012]優(yōu)選的，所述陣列基板顯示區(qū)域包括陣列排布的第二薄膜晶體管；所述第一薄膜晶體管與第二薄膜晶體管構(gòu)造相同。
[0013]優(yōu)選的，所述陣列基板還包括柵極金屬層以及源漏金屬層；所述第一檢測(cè)線與所述柵極金屬層同層設(shè)置；所述第二檢測(cè)線與所述第一薄膜晶體管的源極連接，所述第二數(shù)據(jù)線與所述第一薄膜晶體管的漏極連接。
[0014]優(yōu)選的，所述第二檢測(cè)線與所述源漏金屬層同層設(shè)置，所述第一數(shù)據(jù)線以及第二數(shù)據(jù)線與源漏金屬層同層設(shè)置；所述第一檢測(cè)線通過(guò)過(guò)孔與所述第一數(shù)據(jù)線直接連接，所述第二檢測(cè)線與所述第一薄膜晶體管的源極為一體結(jié)構(gòu)。
[0015]優(yōu)選的，所述第二檢測(cè)線與所述柵極金屬層同層設(shè)置，所述第一數(shù)據(jù)線以及第二數(shù)據(jù)線與源漏金屬層同層設(shè)置，所述第一檢測(cè)線通過(guò)過(guò)孔與所述第一數(shù)據(jù)線直接連接，所述第二檢測(cè)線通過(guò)過(guò)孔與所述第一薄膜晶體管的源極連接。
[0016]優(yōu)選的，所述第一檢測(cè)線與所述第一薄膜晶體管的柵極為一體結(jié)構(gòu)，所述控制線為所述第一檢測(cè)線。
[0017]本發(fā)明還提供了對(duì)上述任意一種陣列基板的進(jìn)行檢測(cè)的方法:
[0018]一種陣列基板檢測(cè)方法，包括步驟:
[0019]在與所述開(kāi)關(guān)元件連接的檢測(cè)線輸入數(shù)據(jù)信號(hào)，另一檢測(cè)線無(wú)信號(hào)輸入；
[0020]關(guān)斷所述開(kāi)關(guān)元件；
[0021]若在所述陣列基板的顯示區(qū)域可以檢測(cè)到數(shù)據(jù)信號(hào)，則判斷所述第一檢測(cè)線與第二檢測(cè)線發(fā)生短路。
[0022]本發(fā)明還提供了對(duì)制備上述任意一種陣列基板的方法:
[0023]一種陣列基板制備方法；包括位于顯示區(qū)域的第二薄膜晶體管的步驟以及上述任意一種開(kāi)關(guān)元件的步驟。
[0024]優(yōu)選的，所述開(kāi)關(guān)元件為第一薄膜晶體管。
[0025]優(yōu)選的，包括:
[0026]在形成所述第二薄膜晶體管的同時(shí)形成所述第一薄膜晶體管。
[0027]優(yōu)選的，進(jìn)一步包括:[0028]在襯底基板上形成第一檢測(cè)線、第一薄膜晶體管和第二薄膜晶體管的柵極金屬層以及控制線；
[0029]形成覆蓋整個(gè)襯底基板的柵絕緣層；
[0030]形成第一薄膜晶體管和第二薄膜晶體管的有源層；
[0031]形成第一數(shù)據(jù)線、第二數(shù)據(jù)線、第二檢測(cè)線以及第一薄膜晶體管和第二薄膜晶體管的源漏金屬層；
[0032]形成鈍化層以及過(guò)孔。
[0033]優(yōu)選的，進(jìn)一步包括:
[0034]在襯底基板上形成第一檢測(cè)線、第二檢測(cè)線、第一薄膜晶體管和第二薄膜晶體管的柵極金屬層以及控制線；
[0035]形成覆蓋整個(gè)襯底基板的柵絕緣層；
[0036]形成第一薄膜晶體管和第二薄膜晶體管的有源層；
[0037]形成第一數(shù)據(jù)線、第二數(shù)據(jù)線以及第一薄膜晶體管和第二薄膜晶體管的源漏金屬層；
[0038]形成鈍化層以及過(guò)孔。
[0039]優(yōu)選的，設(shè)置所述第一檢測(cè)線與所述第一薄膜晶體管的柵極為一體結(jié)構(gòu)，所述控制線為所述第一檢測(cè)線。
[0040](三)有益效果
[0041]本發(fā)明實(shí)施例所提供的陣列基板，通過(guò)設(shè)置開(kāi)關(guān)元件，將第一檢測(cè)線與第二檢測(cè)線的其中之一通過(guò)開(kāi)關(guān)元件與對(duì)應(yīng)的數(shù)據(jù)線連接，在檢測(cè)過(guò)程中，向兩條檢測(cè)線分別輸入數(shù)據(jù)信號(hào)并導(dǎo)通開(kāi)關(guān)元件，測(cè)試相鄰兩條數(shù)據(jù)線間的電阻，當(dāng)檢測(cè)到相鄰兩條數(shù)據(jù)線間的電阻過(guò)小時(shí)，就可以初步判斷這兩條數(shù)據(jù)線之間是有短路不良發(fā)生，但也可能是第一檢測(cè)線與第二檢測(cè)線發(fā)生了短路不良；此時(shí)繼續(xù)向與開(kāi)關(guān)元件連接的檢測(cè)線輸入數(shù)據(jù)信號(hào)，另一檢測(cè)線無(wú)信號(hào)輸入，并且關(guān)斷開(kāi)關(guān)元件，如果第一檢測(cè)線與第二檢測(cè)線發(fā)生短路，則在陣列基板的顯示區(qū)域可以檢測(cè)到數(shù)據(jù)信號(hào)，此時(shí)，則可以判斷是第一檢測(cè)線與第二檢測(cè)線發(fā)生了短路不良，從而避免了由于第一檢測(cè)線與第二檢測(cè)線短路不良造成合格產(chǎn)品被誤判為不合格產(chǎn)品的問(wèn)題；并且，在測(cè)試過(guò)程之外，由于開(kāi)關(guān)元件處于關(guān)斷狀態(tài)，即和開(kāi)關(guān)元件的連接測(cè)試線與對(duì)應(yīng)數(shù)據(jù)線之間是斷開(kāi)的，這樣避免了顯示區(qū)域電荷傳遞到測(cè)試線上，減少了靜電積累，提升了 shorting bar區(qū)域的可靠性。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0042]圖1是現(xiàn)有技術(shù)中陣列基板的局部不意圖；
[0043]圖2是圖1中陣列基板發(fā)生靜電擊穿的示意圖；
[0044]圖3是本發(fā)明實(shí)施例中陣列基板的結(jié)構(gòu)示意圖；
[0045]圖4a_4d是本發(fā)明實(shí)施例中陣列基板制備方法各階段形成的陣列基板結(jié)構(gòu)示意圖。
[0046]圖中:1:第一數(shù)據(jù)線；2:第二數(shù)據(jù)線；3:第一檢測(cè)線；4:第二檢測(cè)線；5:過(guò)孔；6:連接線；7:第一薄膜晶體管。【具體實(shí)施方式】
[0047]下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】做進(jìn)一步描述。以下實(shí)施例僅用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。
[0048]實(shí)施例一
[0049]本實(shí)施例中首先提供了一種陣列基板，該陣列基板包括縱橫交錯(cuò)設(shè)置的多條柵線和多條數(shù)據(jù)線，數(shù)據(jù)線和柵線交叉限定出一個(gè)個(gè)像素區(qū)域，每個(gè)像素區(qū)域均設(shè)置有第二薄膜晶體管；上述數(shù)據(jù)線包括相間設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線，例如，本實(shí)施例中以所有奇數(shù)列的數(shù)據(jù)線為第一數(shù)據(jù)線，以所有偶數(shù)列的數(shù)據(jù)線為第二數(shù)據(jù)線，當(dāng)然，在實(shí)際應(yīng)用中也可以是以所有偶數(shù)列的數(shù)據(jù)線為第一數(shù)據(jù)線，以所有奇數(shù)列的數(shù)據(jù)線為第二數(shù)據(jù)線等等；在陣列基板的外圍，還設(shè)置有第一檢測(cè)線、第二檢測(cè)線以及開(kāi)關(guān)元件，第一檢測(cè)線和第二檢測(cè)線相互絕緣，第一數(shù)據(jù)線直接連接至第一檢測(cè)線，第二數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第二檢測(cè)線；或者，第二數(shù)據(jù)線直接連接至第二檢測(cè)線，第一數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第一檢測(cè)線；為了方便控制，上述開(kāi)關(guān)元件可以是薄膜晶體管或者其他可控模擬開(kāi)關(guān)；下面以第一數(shù)據(jù)線直接連接至第一檢測(cè)線，第二數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第二檢測(cè)線，開(kāi)關(guān)元件為第一薄膜晶體管為例對(duì)本實(shí)施例所提供的陣列基板進(jìn)行說(shuō)明。
[0050]如圖3中所示，第一數(shù)據(jù)線I通過(guò)過(guò)孔5以及連接線6直接連接至第一檢測(cè)線3，第二數(shù)據(jù)線2連接至第一薄膜晶體管7的漏極，第二檢測(cè)線4連接至第一薄膜晶體管7的源極，第一薄膜晶體管7的柵極連接至控制線，控制線與陣列基板顯示區(qū)域的柵線的作用類(lèi)似，用于控制第一薄膜晶體管的導(dǎo)通與關(guān)斷；例如，在控制線中輸入高電平信號(hào)時(shí)第一薄膜晶體管7導(dǎo)通，在控制線中輸入低電平信號(hào)，即無(wú)信號(hào)輸入時(shí)，第一薄膜晶體管7關(guān)斷。
[0051]陣列基板的顯示區(qū)域包括依次設(shè)置的柵極金屬層、柵絕緣層、有源層、源漏金屬層、數(shù)據(jù)線、鈍化層以及透明電極層等等；本實(shí)施例中的第一檢測(cè)線3與柵極金屬層同層設(shè)置且材質(zhì)相同，第二檢測(cè)線4與源漏金屬層以及數(shù)據(jù)線同層設(shè)置且材質(zhì)相同，由于第一檢測(cè)線3和第二檢測(cè)線4之間設(shè)置有柵絕緣層，因此，第一檢測(cè)線3和第二檢測(cè)線4彼此絕緣；并且，可以一次性同時(shí)形成柵極金屬層和第一檢測(cè)線3，即第一檢測(cè)線與所述第一薄膜晶體管的柵極為一體結(jié)構(gòu)，其中，所述控制線為所述第一檢測(cè)線；以及一次性同時(shí)形成源漏金屬層、數(shù)據(jù)線和第二檢測(cè)線4 ;同時(shí)，由于第二檢測(cè)線4和數(shù)據(jù)線屬同層設(shè)置，方便了第二數(shù)據(jù)線2與第二檢測(cè)線4的連接，這樣，不必單獨(dú)增加形成第一檢測(cè)線3以及第二檢測(cè)線4的工藝步驟。
[0052]為了方便形成以及減少工藝步驟，本實(shí)施例中的第一薄膜晶體管7與陣列基板顯示區(qū)域的第二薄膜晶體管構(gòu)造相同；即第二薄膜晶體管的柵極金屬層與第一薄膜晶體管7的柵極金屬層可以同時(shí)形成，第二薄膜晶體管的柵絕緣層與第一薄膜晶體管7的柵絕緣層可以同時(shí)形成，第二薄膜晶體管的有源層、源漏金屬層與第一薄膜晶體管7的有源層、源漏金屬層可以同時(shí)形成，這樣不必單獨(dú)增加形成第一薄膜晶體管7的工藝步驟；而且，第一薄膜晶體管7的源漏金屬層、第二數(shù)據(jù)線2以及第二檢測(cè)線4均同層設(shè)置，方便了三者的連接，例如，第二檢測(cè)線4與第一薄膜晶體管7的源極一體形成，第二數(shù)據(jù)線2與第一薄膜晶體管7的漏極一體形成等等。
[0053]上述第一檢測(cè)線3、第二檢測(cè)線4以及開(kāi)關(guān)元件等僅用于陣列基板測(cè)試，在后工藝中被刻蝕掉，或者通過(guò)基板切割以及激光切割等物理方法去除，因此不會(huì)影響成型的陣列基板的正常信號(hào)傳輸。
[0054]本實(shí)施例中還提供了一種制備上述任意一種陣列基板的方法；該陣列基板制備方法與常規(guī)的陣列基板制備方法的不同之處主要在于，除了形成位于顯示區(qū)域的第二薄膜晶體管之外，還需要形成上述開(kāi)關(guān)元件；為了簡(jiǎn)化工藝流程，本實(shí)施例中，開(kāi)關(guān)元件為第一薄膜晶體管7且和顯示區(qū)域的第二薄膜晶體管同時(shí)形成。本實(shí)施例中示例性的提供了一種上述陣列基板的具體制備方式。如圖4a_圖4d中所示，主要包括:
[0055]步驟1:通過(guò)沉積、曝光、刻蝕、顯影等構(gòu)圖工藝，在襯底基板上形成第一檢測(cè)線3、第一薄膜晶體管7和第二薄膜晶體管的柵極金屬層以及控制線；例如:
[0056]采用磁控濺射或熱蒸發(fā)等方法在襯底基板上沉積一層金屬薄膜；
[0057]在金屬薄膜上涂布一層光刻膠；
[0058]采用普通掩膜板進(jìn)行曝光，形成對(duì)應(yīng)第一檢測(cè)線3、第一薄膜晶體管7的柵極金屬層和第二薄膜晶體管的柵極金屬層以及控制線的光刻膠保留區(qū)域以及對(duì)應(yīng)上述區(qū)域之外區(qū)域的光刻膠去除區(qū)域；
[0059]對(duì)光刻膠進(jìn)行顯影處理；顯影處理后，光刻膠保留區(qū)域的光刻膠厚度沒(méi)有變化，光刻膠去除區(qū)域的光刻膠被去除；
[0060]通過(guò)刻蝕工藝去除光刻膠去除區(qū)域的金屬薄膜；
[0061]顯影處理后，通過(guò)刻蝕工藝去除光刻膠去除區(qū)域的金屬薄膜；
[0062]最后剝離剩余的光刻膠，留下的金屬薄膜即包括如圖4a中所示的第一檢測(cè)線3、第一薄膜晶體管7的柵極金屬層和第二薄膜晶體管的柵極金屬層以及控制線。
[0063]步驟2:形成覆蓋整個(gè)襯底基板的柵絕緣層；
[0064]步驟3:形成第一薄膜晶體管的有源層和第二薄膜晶體管的有源層以及形成第一數(shù)據(jù)線1、第二數(shù)據(jù)線2、第二檢測(cè)線4以及第一薄膜晶體管的源漏金屬層和第二薄膜晶體管的源漏金屬層；例如:
[0065]采用化學(xué)氣相沉積法等方法在柵絕緣層上依次沉積半導(dǎo)體層以及摻雜半導(dǎo)體層；然后采用磁控濺射或熱蒸發(fā)等方法沉積金屬薄膜；
[0066]在金屬薄膜上涂覆一層光刻膠；
[0067]通過(guò)雙色調(diào)掩模板曝光，形成對(duì)應(yīng)第一薄膜晶體管和第二薄膜晶體管的源漏金屬層、第一數(shù)據(jù)線1、第二數(shù)據(jù)線2以及第二檢測(cè)線4的光刻膠完全保留區(qū)域、對(duì)應(yīng)第一薄膜晶體管和第二薄膜晶體管的溝道區(qū)域的光刻膠半保留區(qū)域以及對(duì)應(yīng)上述區(qū)域之外區(qū)域的光刻膠完全去除區(qū)域；
[0068]顯影處理后，光刻膠完全保留區(qū)域的光刻膠厚度沒(méi)有變化，光刻膠完全去除區(qū)域的光刻膠被完全去除，光刻膠半保留區(qū)域的光刻膠厚度變薄；然后通過(guò)第一次刻蝕工藝去除光刻膠完全去除區(qū)域的金屬薄膜、摻雜半導(dǎo)體層以及半導(dǎo)體層，形成第一薄膜晶體管的有源層和第二薄膜晶體管的有源層圖形；
[0069]通過(guò)灰化工藝去除光刻膠半保留區(qū)域的光刻膠，暴露出該區(qū)域的金屬薄膜；
[0070]通過(guò)第二次刻蝕工藝去除光刻膠半保留區(qū)域的金屬薄膜以及摻雜半導(dǎo)體層，并去除部分厚度的半導(dǎo)體層，形成如圖4b中所示的第一薄膜晶體管和第二薄膜晶體管的源漏金屬層以及溝道區(qū)域、第一數(shù)據(jù)線1、第二數(shù)據(jù)線2、第二檢測(cè)線4的圖形；
[0071]剝離剩余的光刻膠。[0072]步驟3:形成鈍化層以及如圖4c中所示過(guò)孔5 ;例如，在第一薄膜晶體管和第二薄膜晶體管的源漏金屬層以及溝道區(qū)域、第一數(shù)據(jù)線1、第二數(shù)據(jù)線2、第二檢測(cè)線4上采用化學(xué)氣相沉積法或者其他方式沉積形成鈍化層；然后采用雙色掩膜板工藝在鈍化層上形成暴露出第一數(shù)據(jù)線I以及第一檢測(cè)線3的過(guò)孔5 ；
[0073]步驟4:形成透明電極以及連接線；例如，在鈍化層上采用化學(xué)氣相沉積法或者其他方式沉積形成透明金屬薄膜；然后采用普通掩膜板工藝在透明金屬薄膜上形成如圖4d中所示的連接線6以及透明電極；連接線6通過(guò)過(guò)孔5將第一數(shù)據(jù)線I以及第一檢測(cè)線3連接。
[0074]在上述陣列基板中，第二檢測(cè)線與源漏金屬層同層設(shè)置，當(dāng)然，第二檢測(cè)線也可以與柵極金屬層同層設(shè)置，第一檢測(cè)線通過(guò)過(guò)孔與第一數(shù)據(jù)線直接連接，第二檢測(cè)線通過(guò)過(guò)孔與第一薄膜晶體管的源極連接。相應(yīng)的，該陣列基板的制備方法也需要做適應(yīng)性的調(diào)整；例如，該陣列基板的制備方法包括:
[0075]在襯底基板上形成第一檢測(cè)線、第二檢測(cè)線、第一薄膜晶體管和第二薄膜晶體管的柵極金屬層以及控制線；
[0076]形成覆蓋整個(gè)襯底基板的柵絕緣層；
[0077]形成第一薄膜晶體管和第二薄膜晶體管的有源層；
[0078]形成第一數(shù)據(jù)線、第二數(shù)據(jù)線以及第一薄膜晶體管和第二薄膜晶體管的源漏金屬層；
[0079]形成鈍化層以及過(guò)孔，第一檢測(cè)線通過(guò)過(guò)孔與第一數(shù)據(jù)線直接連接，第二檢測(cè)線通過(guò)過(guò)孔與第一薄膜晶體管的源極連接。
[0080]本實(shí)施例中的陣列基板制備方法僅僅是制備本發(fā)明所提供的陣列基板的一種實(shí)現(xiàn)方法，實(shí)際使用中還可以通過(guò)增加或減少構(gòu)圖工藝次數(shù)、選擇不同的材料或材料組合改變實(shí)現(xiàn)方法來(lái)實(shí)現(xiàn)本發(fā)明。
[0081]本實(shí)施例中還提供了對(duì)上述任意一種陣列基板的進(jìn)行檢測(cè)的方法；該陣列基板檢測(cè)方法，包括步驟:
[0082]在與開(kāi)關(guān)元件連接的檢測(cè)線輸入數(shù)據(jù)信號(hào)，另一檢測(cè)線無(wú)信號(hào)輸入；
[0083]關(guān)斷開(kāi)關(guān)元件；
[0084]若在陣列基板的顯示區(qū)域可以檢測(cè)到數(shù)據(jù)信號(hào)，則判斷第一檢測(cè)線3與第二檢測(cè)線4發(fā)生短路。
[0085]例如:在第一檢測(cè)線3和第二檢測(cè)線4輸入數(shù)據(jù)信號(hào)，在控制線加載高電平信號(hào)導(dǎo)通第一薄膜晶體管7，這樣可以向陣列基板上的所有的數(shù)據(jù)線加載數(shù)據(jù)信號(hào)，以便檢測(cè)各個(gè)像素區(qū)域的不良；此時(shí)，測(cè)試相鄰兩條數(shù)據(jù)線間的電阻，例如萬(wàn)用表的兩根探針?lè)謩e接觸上述相鄰的兩條數(shù)據(jù)線，當(dāng)檢測(cè)到相鄰兩條數(shù)據(jù)線間的電阻過(guò)小時(shí)，就可以初步判斷這兩條數(shù)據(jù)線之間是有短路不良發(fā)生；但是，如果第一檢測(cè)線3和第二檢測(cè)線4之間存在短路不良，也可能造成相鄰兩條數(shù)據(jù)線間的電阻過(guò)小，從而導(dǎo)致合格的產(chǎn)品為誤判為不合格產(chǎn)品。因此，可以通過(guò)本實(shí)施例中的陣列基板檢測(cè)方法進(jìn)行進(jìn)一步測(cè)試；示例性的:
[0086]停止在第一檢測(cè)線3輸入數(shù)據(jù)信號(hào)并且停止在控制線加載信號(hào)，第一薄膜晶體管7關(guān)斷；
[0087]如果此時(shí)能夠在陣列基板的顯示區(qū)域檢測(cè)到數(shù)據(jù)信號(hào)，則說(shuō)明第二檢測(cè)線4上輸入的數(shù)據(jù)信號(hào)分流到了第一檢測(cè)線3，即可以判斷第一檢測(cè)線3與第二檢測(cè)線4發(fā)生短路；如果此時(shí)不能在陣列基板的顯示區(qū)域檢測(cè)到數(shù)據(jù)信號(hào)，說(shuō)明確實(shí)是上述相鄰的數(shù)據(jù)線之間發(fā)生了短路不良，可以將此產(chǎn)品判為不良品；可以明顯看出，本發(fā)明能夠大幅度降低了誤檢率。
[0088]進(jìn)一步的，當(dāng)上述控制線為第一檢測(cè)線3時(shí)；在第一檢測(cè)線3輸入低電平信號(hào)，即停止向第一檢測(cè)線3輸入數(shù)據(jù)信號(hào)，即可關(guān)斷第一薄膜晶體管7。因此，將第一檢測(cè)線3作為控制線，一方面避免了額外設(shè)置控制線，簡(jiǎn)化了陣列基板的結(jié)構(gòu)，降低了生產(chǎn)成本，同時(shí)減少了陣列基板制備工藝難度；另一方面，由于無(wú)需額外施加針對(duì)第一薄膜晶體管7的控制信號(hào)，大幅度降低了控制的難度以及驅(qū)動(dòng)成本。
[0089]綜上所述，本發(fā)明所提供的陣列基板以及陣列基板檢測(cè)方法，可以判斷出是否出現(xiàn)第一檢測(cè)線3與第二檢測(cè)線4短路不良，從而避免了由于第一檢測(cè)線3與第二檢測(cè)線4短路不良造成合格產(chǎn)品被誤判為不合格產(chǎn)品的問(wèn)題；并且，在測(cè)試過(guò)程之外，由于開(kāi)關(guān)元件處于關(guān)斷狀態(tài)，即和開(kāi)關(guān)元件的連接測(cè)試線與對(duì)應(yīng)數(shù)據(jù)線之間是斷開(kāi)的，這樣避免了顯示區(qū)域電荷傳遞到測(cè)試線上，減少了靜電積累，提升了 shorting bar區(qū)域的可靠性。
[0090]以上實(shí)施方式僅用于說(shuō)明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于本發(fā)明的保護(hù)范疇。
【權(quán)利要求】
1.一種陣列基板，包括第一檢測(cè)線、第二檢測(cè)線以及相間設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線；其特征在于:所述第一數(shù)據(jù)線直接連接至第一檢測(cè)線，第二數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第二檢測(cè)線；或者，所述第二數(shù)據(jù)線直接連接至第二檢測(cè)線，第一數(shù)據(jù)線通過(guò)開(kāi)關(guān)元件連接至第一檢測(cè)線。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述開(kāi)關(guān)元件為第一薄膜晶體管；所述第一薄膜晶體管的柵極連接至控制線。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板顯示區(qū)域包括陣列排布的第二薄膜晶體管；所述第一薄膜晶體管與第二薄膜晶體管構(gòu)造相同。
4.根據(jù)權(quán)利要求2或3所述的陣列基板，其特征在于，所述陣列基板還包括柵極金屬層以及源漏金屬層；所述第一檢測(cè)線與所述柵極金屬層同層設(shè)置，所述第二檢測(cè)線與所述第一薄膜晶體管的源極連接，所述第二數(shù)據(jù)線與所述第一薄膜晶體管的漏極連接。
5.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述第二檢測(cè)線與所述源漏金屬層同層設(shè)置，所述第一數(shù)據(jù)線以及第二數(shù)據(jù)線與源漏金屬層同層設(shè)置；所述第一檢測(cè)線通過(guò)過(guò)孔與所述第一數(shù)據(jù)線直接連接，所述第二檢測(cè)線與所述第一薄膜晶體管的源極為一體結(jié)構(gòu)。
6.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述第二檢測(cè)線與所述柵極金屬層同層設(shè)置，所述第一數(shù)據(jù)線以及第二數(shù)據(jù)線與源漏金屬層同層設(shè)置，所述第一檢測(cè)線通過(guò)過(guò)孔與所述第一數(shù)據(jù)線直接連接，所述第二檢測(cè)線通過(guò)過(guò)孔與所述第一薄膜晶體管的源極連接。
7.根據(jù)權(quán)利要求5或6所述的陣列基板，其特征在于，所述第一檢測(cè)線與所述第一薄膜晶體管的柵極為一體結(jié)構(gòu)，所述控制線為所述第一檢測(cè)線。
8.一種對(duì)根據(jù)權(quán)利要求1-7任意一項(xiàng)所述的陣列基板進(jìn)行檢測(cè)的方法，其特征在于，包括步驟: 在與所述開(kāi)關(guān)元件連接的檢測(cè)線輸入數(shù)據(jù)信號(hào)，另一檢測(cè)線無(wú)信號(hào)輸入； 關(guān)斷所述開(kāi)關(guān)元件； 若在所述陣列基板的顯示區(qū)域可以檢測(cè)到數(shù)據(jù)信號(hào)，則判斷所述第一檢測(cè)線與第二檢測(cè)線發(fā)生短路。
9.一種陣列基板制備方法；其特征在于，包括位于顯示區(qū)域的第二薄膜晶體管的步驟以及形成根據(jù)權(quán)利要求1-7任意一項(xiàng)所述的開(kāi)關(guān)元件的步驟。
10.根據(jù)權(quán)利要求9所述的陣列基板制備方法，其特征在于，所述開(kāi)關(guān)元件為第一薄膜晶體管。
11.根據(jù)權(quán)利要求10所述的陣列基板制備方法，其特征在于，包括: 在形成所述第二薄膜晶體管的同時(shí)形成所述第一薄膜晶體管。
12.根據(jù)權(quán)利要求11所述的陣列基板制備方法，其特征在于，進(jìn)一步包括: 在襯底基板上形成第一檢測(cè)線、第一薄膜晶體管和第二薄膜晶體管的柵極金屬層以及控制線； 形成覆蓋整個(gè)襯底基板的柵絕緣層； 形成第一薄膜晶體管和第二薄膜晶體管的有源層； 形成第一數(shù)據(jù)線、第二數(shù)據(jù)線、第二檢測(cè)線以及第一薄膜晶體管和第二薄膜晶體管的源漏金屬層； 形成鈍化層以及過(guò)孔。
13.根據(jù)權(quán)利要求11所述的陣列基板制備方法，其特征在于，進(jìn)一步包括: 在襯底基板上形成第一檢測(cè)線、第二檢測(cè)線、第一薄膜晶體管和第二薄膜晶體管的柵極金屬層以及控制線； 形成覆蓋整個(gè)襯底基板的柵絕緣層； 形成第一薄膜晶體管和第二薄膜晶體管的有源層； 形成第一數(shù)據(jù)線、第二數(shù)據(jù)線以及第一薄膜晶體管和第二薄膜晶體管的源漏金屬層； 形成鈍化層以及過(guò)孔。
14.根據(jù)權(quán)利要求12或13所述的陣列基板制備方法，其特征在于，設(shè)置所述第一檢測(cè)線與所述第一薄膜晶體管的柵極為一`體結(jié)構(gòu)，所述控制線為所述第一檢測(cè)線。
【文檔編號(hào)】H01L21/77GK103513454SQ201310384877
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年8月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】李梁梁, 郭總杰, 丁向前, 劉耀, 白金超 申請(qǐng)人:京東方科技集團(tuán)股份有限公司, 北京京東方顯示技術(shù)有限公司