半導(dǎo)體器件的反熔絲、其制造方法以及半導(dǎo)體組件和系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體器件的反熔絲、其制造方法以及半導(dǎo)體組件和系統(tǒng)。該反熔絲基于場氮化物阱（FNT）且包括：第一有源柱體，其包括第一接面；第二有源柱體，其包括第二接面；選擇線，其埋入在第一有源柱體與第二有源柱體之間；以及阱層，其根據(jù)施加至所述第一接面、所述第二接面和所述選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一接面和所述第二接面電連接起來。結(jié)果，可以利用上述結(jié)構(gòu)來高度地集成熔絲，并可以容易地實(shí)現(xiàn)熔絲的編程。
【專利說明】半導(dǎo)體器件的反熔絲、其制造方法以及半導(dǎo)體組件和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及半導(dǎo)體器件的反熔絲，更具體地說，涉及采用場氮化物阱(FNT)的反熔絲。
【背景技術(shù)】
[0002]當(dāng)半導(dǎo)體器件中的至少一個(gè)單位單元在制造工序中出現(xiàn)缺陷或故障時(shí)，不能將半導(dǎo)體器件用作存儲器件。具有至少一個(gè)故障單位單元的存儲器件被歸類為有缺陷的產(chǎn)品，并導(dǎo)致生產(chǎn)效率降低。因此，已開發(fā)出用冗余單元來替換有缺陷的單元以修復(fù)存儲器件中的有缺陷的單元的技術(shù)。
[0003]例如，如果在制造出存儲器件之后的試驗(yàn)操作中檢測出有缺陷的單元，則在存儲器件的內(nèi)部電路中執(zhí)行編程操作(pro gram op er at i on ),在輸入用來訪問有缺陷的單元的地址的情況下該編程操作訪問冗余單元。因此，如果與有缺陷的線路(其用于選擇有缺陷的單元)相對應(yīng)的地址信號輸入至存儲器件，則訪問用于選擇冗余單元的冗余線路，而不是有缺陷的線路。
[0004]典型的修復(fù)工序被設(shè)計(jì)成切斷或熔斷熔絲。然而，由于通過熔斷熔絲來修復(fù)半導(dǎo)體器件的方法是在晶片級執(zhí)行修復(fù)工序，所以不能應(yīng)用于已封裝的半導(dǎo)體器件。另外，隨著半導(dǎo)體器件的集成度逐漸提高，用于切斷熔絲的激光束的光斑尺寸可能大于熔絲的節(jié)距，因而不能利用切斷熔絲來執(zhí)行修復(fù)工序。因此，已提出了采用反熔絲的新方法來克服上述修復(fù)方法的限制。
[0005]采用反熔絲的方法可以執(zhí)行如下編程操作，該編程操作能夠容易地修復(fù)已封裝的存儲器件中的有缺陷的單元。反熔絲起初具有高電阻并設(shè)計(jì)成通常在整個(gè)反熔絲上的電壓超過某個(gè)值時(shí)形成導(dǎo)電路徑；然而，熔絲起初具有低電阻并設(shè)計(jì)成通常在流經(jīng)導(dǎo)電路徑的電流超過特定極限值時(shí)切斷導(dǎo)電路徑。通常，反熔絲由位于兩個(gè)導(dǎo)電體之間的、不導(dǎo)電的非晶態(tài)材料形成的非常薄的介電層形成。
[0006]根據(jù)反熔絲的編程操作，在足夠長的時(shí)間段里向反熔絲施加預(yù)定電壓，以擊穿(break down)位于兩個(gè)導(dǎo)電體之間的介電層，從而編程反熔絲。因此，反熔絲在基礎(chǔ)狀態(tài)下被電啟動。如果剛接收到高電壓就編程反熔絲，則發(fā)生電短路。
[0007]然而，隨著半導(dǎo)體器件高度地集成化，反熔絲也高度集成化。

【發(fā)明內(nèi)容】

[0008]本發(fā)明旨在提供一種如下的半導(dǎo)體器件的反熔絲、其制造方法以及包括該半導(dǎo)體器件的半導(dǎo)體組件和系統(tǒng):其基本解決了由于現(xiàn)有技術(shù)的限制和缺點(diǎn)而導(dǎo)致的一個(gè)或多個(gè)問題。
[0009]本發(fā)明的實(shí)施例涉及一種容易形成高度集成的熔絲陣列的反熔絲。
[0010]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件的反熔絲包括:第一有源柱體，其包括第一接面；第二有源柱體，其包括第二接面；選擇線，其設(shè)置在所述第一有源柱體與所述第二有源柱體之間；以及阱(trap)層，其根據(jù)施加至所述第一接面、所述第二接面和所述選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一接面和所述第二接面電連接起來。
[0011]所述反熔絲還可以包括:第一信號線，其與所述第一接面相連，以向所述第一有源柱體施加第一電壓；以及第二信號線，其與所述第二接面相連，以向所述第二有源柱體施加
第二電壓。
[0012]所述反熔絲還可以包括:第一接觸插塞，其連接在所述第一信號線與所述第一接面之間；以及第二接觸插塞，其連接在所述第二信號線與所述第二接面之間。
[0013]所述第一信號線及所述第二信號線可以分別與所述第一接面及所述第二接面直接相連。
[0014]所述第一信號線和所述第二信號線可以設(shè)置成與所述選擇線垂直。
[0015]P+雜質(zhì)分別注入至所述第一有源柱體和所述第二有源柱體中，以形成所述第一接面和所述第二接面。
[0016]所述第一接面的下部和所述第二接面的下部可以構(gòu)造成與所述選擇線在豎向上重疊。
[0017]所述阱層可以包括氮化物膜。
[0018]所述少數(shù)載流子可以是電子。
[0019]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體器件的反熔絲包括:第一有源柱體至第四有源柱體，其包括位于上部的相應(yīng)的接面；第一選擇線，其設(shè)置在所述第一有源柱體與所述第二有源柱體之間的空間的下部；第二選擇線，其設(shè)置在所述第二有源柱體與所述第三有源柱體之間的空間的下部，并設(shè)置在所述第二有源柱體與所述第四有源柱體之間的空間的下部；第一信號線，其與所述第一有源柱體的接面及所述第四有源柱體的接面共同相連；第二信號線，其與所述第二有源柱體的接面相連；第三信號線，其與所述第三有源柱體的接面相連；以及阱層，其根據(jù)施加至所述第一信號線至所述第三信號線、所述第一選擇線和所述第二選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一有源柱體至所述第四有源柱體電連接起來，其中，所述阱層設(shè)置在所述第一選擇線及所述第二選擇線每一者與所述第一有源柱體至所述第四有源柱體中相應(yīng)的有源柱體之間。
[0020]所述第一信號線至所述第三信號線可以設(shè)置成與所述第一選擇線及所述第二選擇線中每一者垂直。
[0021]各個(gè)接面均可以摻有P+雜質(zhì)。
[0022]各個(gè)接面的下部均可以構(gòu)造成與所述第一選擇線和所述第二選擇線在豎向上重疊。
[0023]所述阱層可以包括氮化物膜。
[0024]所述少數(shù)載流子可以是電子。
[0025]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體器件的反熔絲包括:第一有源柱體，其上方形成有第一接面；第二有源柱體，其上方形成有第二接面；選擇線，其埋入在所述第一有源柱體與所述第二有源柱體之間；絕緣膜，其構(gòu)造成使得所述第一接面和所述第二接面互連，并位于所述選擇線、所述第一有源柱體和所述第二有源柱體之間；選擇線，其埋入在所述第一有源主體與所述第二有源主體之間；第一信號線，其與所述第一接面相連；以及第二信號線，其與所述第二接面相連。[0026]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種形成半導(dǎo)體器件的反熔絲的方法包括:通過蝕刻半導(dǎo)體基板，形成第一有源區(qū)和第二有源區(qū)；在所述第一有源區(qū)的側(cè)壁和所述第二有源區(qū)的側(cè)壁上、以及所述第一有源區(qū)與所述第二有源區(qū)之間的空間的底部形成阱層；形成器件隔離膜以限定所述第一有源區(qū)和所述第二有源區(qū)，所述器件隔離膜填充所述第一有源區(qū)和所述第二有源區(qū)周圍的空間；通過蝕刻所述器件隔離膜的設(shè)置在所述第一有源區(qū)與所述第二有源區(qū)之間的一部分，形成溝槽；通過用導(dǎo)電材料填充所述溝槽的下部，形成選擇線；以及形成第一信號線和第二信號線，所述第一信號線和所述第二信號線設(shè)置成與所述選擇線垂直并且分別與所述第一有源區(qū)及所述第二有源區(qū)相連。
[0027]形成所述第一信號線和所述第二信號線的步驟可以包括:在包括所述選擇線在內(nèi)的所得結(jié)構(gòu)上形成層間絕緣膜；通過蝕刻所述層間絕緣膜使所述第一有源區(qū)的頂面和所述第二有源區(qū)的頂面露出，來形成第一接觸孔和第二接觸孔；分別在所述第一接觸孔和所述第二接觸孔中形成第一接觸插塞和第二接觸插塞；以及形成分別與所述第一接觸插塞及所述第二接觸插塞相連的第一導(dǎo)電線和第二導(dǎo)電線，所述第一導(dǎo)電線及所述第二導(dǎo)電線分別與所述第一信號線及所述第二信號線相對應(yīng)。
[0028]形成所述第一信號線和所述第二信號線的步驟可以包括:在所述第一有源區(qū)、所述第二有源區(qū)和所述器件隔離膜上形成層間絕緣膜；通過蝕刻所述層間絕緣膜，形成第一溝槽和第二溝槽，所述第一溝槽和所述第二溝槽構(gòu)造成分別使所述第一有源區(qū)和所述第二有源區(qū)露出；以及形成導(dǎo)電線來填充所述第一溝槽和所述第二溝槽。
[0029]形成所述阱層的步驟可以包括:向所述第一信號線和所述第二信號線施加不同的電壓；以及向所述選擇線施加與向所述第一信號線施加的電壓相等或比向所述第一信號線施加的電壓低的電壓。
[0030]形成所述阱層的步驟可以包括:向所述第一信號線施加VPP電壓，向所述第二信號線施加VBB電壓，并向所述選擇線施加VPP電壓或VDD電壓。
[0031]應(yīng)該理解的是，本發(fā)明的以上概括描述和以下詳細(xì)描述都是示例性的和解釋性的，并且旨在提供權(quán)利要求書所要求的本發(fā)明的更詳細(xì)的解釋。
【專利附圖】

【附圖說明】
[0032]圖1示出根據(jù)本發(fā)明的第一實(shí)施例的反熔絲的平面圖。
[0033]圖2示出沿著圖1中的線A-A’截取的反熔絲的剖視圖。
[0034]圖3A至圖3F示出形成圖2中的反熔絲的方法。
[0035]圖4示出根據(jù)本發(fā)明的第二實(shí)施例的反熔絲的平面圖。
[0036]圖5示出沿著圖4中的線A-A’截取的反熔絲的剖視圖。
[0037]圖6A和圖6B示出形成圖5中的反熔絲的方法。
[0038]圖7示出根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體組件的電路圖。
[0039]圖8示出根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體系統(tǒng)的電路圖。
[0040]圖9示出根據(jù)本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖。
[0041]圖10示出根據(jù)本發(fā)明的實(shí)施例的數(shù)據(jù)處理系統(tǒng)的框圖。
[0042]圖11示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的電子系統(tǒng)的框圖。【具體實(shí)施方式】
[0043]下面參考附圖所示的實(shí)例來詳細(xì)描述本發(fā)明的實(shí)施例。在附圖中盡量用相同的附圖標(biāo)記表示相同或相似的部分。
[0044]圖1示出根據(jù)本發(fā)明的第一實(shí)施例的反熔絲(ant1-fuse)的平面圖。圖2示出沿著圖1中的線A-A’截取的反熔絲的剖視圖。
[0045]參考圖1和圖2，反熔絲包括多個(gè)島型有源區(qū)112a至112e，有源區(qū)112a至112e從半導(dǎo)體基板110豎直地突起并以Z字形的方式布置。也就是說，每個(gè)有源區(qū)112a至112e均形成從半導(dǎo)體基板110突起的柱體。線型選擇線122至126在有源區(qū)112a至112e之間沿著第一方向布置，并形成為埋入器件隔離膜(未示出)中。線型信號線142至146沿著與第一方向垂直的第二方向布置。
[0046]每條信號線142至146經(jīng)由相應(yīng)的接觸插塞130與有源區(qū)112a至112e相連，并且信號線142至146經(jīng)由有源區(qū)112a至112e而共同與半導(dǎo)體基板110相連。
[0047]選擇線122不僅形成在彼此斜向鄰近的有源區(qū)112a與有源區(qū)112b之間，而且形成在彼此斜向鄰近的有源區(qū)112b與有源區(qū)112e之間。選擇線124不僅形成在彼此斜向鄰近的有源區(qū)112b與有源區(qū)112c之間，而且形成在彼此斜向鄰近的有源區(qū)112b與有源區(qū)112d之間。信號線142經(jīng)由相應(yīng)的接觸插塞而分別與有源區(qū)112a及有源區(qū)112d的接面(junction，又稱為結(jié))相連。信號線144經(jīng)由相應(yīng)的接觸插塞與有源區(qū)112b的接面相連。信號線146經(jīng)由相應(yīng)的接觸插塞而分別與有源區(qū)112c及有源區(qū)112e的接面相連。在有源區(qū)112a至112e每者的與接觸插塞130相連的上部均形成注入了 P+雜質(zhì)的接面。氧化物膜114和氮化物膜116不僅形成在有源區(qū)112a至112e的側(cè)壁上，而且沿著有源區(qū)112a至
112e形成在半導(dǎo)體基板110的一部分上。氧化物膜114可以形成為具有大約SA至IOOA
的厚度，氮化物膜116可以形成為具有大約IOA至500A的厚度。P+接面形成為具有預(yù)定
深度。P+接面的底部可以低于選擇線122至126的頂面。也就是說，P+接面的下部可以與選擇線122至126在豎向上重疊。
[0048]氮化物膜116形成為導(dǎo)電路徑(S卩，阱層(捕獲層))，從而電流可以在相應(yīng)的有源區(qū)(例如，有源區(qū)112b與有源區(qū)112d)之間流動。這里，導(dǎo)電路徑(阱層)構(gòu)造成:在圖1中的有源區(qū)112b和112d之間的特定位置，根據(jù)不僅施加給選擇線122至124而且施加給其它信號線142至146的編程電源的值，選擇性地捕獲用作少數(shù)載流子的電子(e_)。
[0049]例如，向信號線144施加例如3V的供電電壓VPP，并向信號線142施加例如_0.8V的供電電壓VBB，從而信號線144與信號線142之間存在電壓差。在與信號線144及信號線142相連的P+接面之間有電流流動的條件下，向選擇線124施加例如1.5V的供電電壓VPP或VDD。在另一種情況下，向信號線144施加供電電壓VDD,并向信號線142施加供電電壓VBB，使信號線144與信號線142之間存在電壓差。因此，在與信號線144及信號線142相連的P+接面之間有電流流動的條件下，向選擇線124施加供電電壓VDD或VSS (〈GND)。如圖1和圖2所示，在位于選擇線124的兩側(cè)的有源區(qū)112b、112c和112d之中，電子(e_)被捕獲到分別與信號線144及信號線142相連的有源區(qū)112b和有源區(qū)112d之間的氮化物膜116中，從而可以形成允許電流流動的阱層150。
[0050]在本發(fā)明的實(shí)施例中，使用半導(dǎo)體器件的內(nèi)部供電電壓VPP、VDD、VBB和VSS來執(zhí)行熔絲編程，而不對半導(dǎo)體器件應(yīng)用外部電源。
[0051]圖3A至圖3F示出形成圖2中的反熔絲的方法。
[0052]參考圖3A，使用器件隔離掩模圖案作為蝕刻掩模來蝕刻半導(dǎo)體基板200，以形成島型有源區(qū)。結(jié)果，形成器件隔離溝槽210，從而有源區(qū)(有源柱體)212形成為從半導(dǎo)體基板200的被蝕刻部分突起的島型區(qū)域。
[0053]然后，在包括器件隔離溝槽210在內(nèi)的半導(dǎo)體基板200的整個(gè)表面上形成氧化物膜214。在一個(gè)實(shí)施例中，通過利用熱處理或退火工序使包括器件隔離溝槽210在內(nèi)的半導(dǎo)
體基板200氧化，來形成氧化物膜214。氧化物膜214可以具有大約5A至:1OOA的厚度。
[0054]然后，在氧化物膜214上形成襯墊氮化物膜216。在一個(gè)實(shí)施例中，襯墊氮化物膜216形成為具有大約IOA至500A的厚度。襯墊氮化物膜216可以用作用于捕獲作為少數(shù)載流子的電子(e_)的阱層。
[0055]參考圖3B，形成器件隔離膜218來填充器件隔離溝槽210。這里，器件隔離膜218可以包括例如氧化物膜等絕緣膜。
[0056]如果器件隔離膜218由氮化物膜形成，則在后續(xù)的選擇線形成工序中蝕刻器件隔離膜218時(shí)，器件隔離膜218在氧化物膜214上方保留預(yù)定厚度，以便形成阱層。
[0057]參考圖3C，在有源區(qū)212和器件隔離膜218上形成限定選擇線區(qū)域的選擇線掩模圖案(未示出)。也就是說，從圖3C中的平面圖(ii)中可以看出，選擇線掩模圖案形成為使器件隔離膜218露出，器件隔離膜218沿著第一方向呈線型地設(shè)置在有源區(qū)212之間。
[0058]然后，使用選擇線掩模圖案作為蝕刻掩模來蝕刻器件隔離膜218，從而形成線型溝槽220。形成導(dǎo)電材料以填充溝槽220，并隨后進(jìn)行回蝕，從而在溝槽220的下部形成具有預(yù)定厚度的選擇線222，如圖3C中的剖視圖(i)所示。這里，選擇線222可以由阻擋金屬層和金屬層的疊層結(jié)構(gòu)形成。更具體地說，在溝槽220的內(nèi)表面上沉積包括鈦(Ti)或氮化鈦(TiN)的阻擋金屬層，并在阻擋金屬層上沉積包括鎢(W)或氮化鎢(WN)的金屬層，以填充溝槽220。然后，對阻擋金屬層和金屬層進(jìn)行回蝕，從而在溝槽220的下部形成選擇線222。
[0059]參考圖3D，通過在圖3C中的所得結(jié)構(gòu)上沉積氮化物膜并利用機(jī)械化學(xué)拋光(CMP)工序?qū)⒌锬て教够钡接性磪^(qū)212的頂面露出為止，在選擇線222上形成覆蓋氮化物膜224。在一個(gè)實(shí)施例中，將有源區(qū)212的頂面氧化，從而可以形成氧化物膜(未示出)。
[0060]然后，向有源區(qū)212中注入例如BF2、B2H6, B+或BF3等P+雜質(zhì)，從而在有源區(qū)212的上部形成P+接面226。在一個(gè)實(shí)施例中，P+接面226形成為具有比覆蓋氮化物膜224的厚度大的厚度。結(jié)果，P+接面226的下部可以與選擇線222在豎向上重疊。
[0061]參考圖3E，在有源區(qū)212和覆蓋氮化物膜224上形成層間絕緣膜228。然后，形成接觸孔230，以使有源區(qū)212的P+接面226的頂面露出。
[0062]然后，例如，通過在包括接觸孔230在內(nèi)的所得結(jié)構(gòu)上沉積導(dǎo)電材料并將導(dǎo)電材料層平坦化直到層間絕緣膜228露出為止，形成填充接觸孔230的接觸插塞232。在一個(gè)實(shí)施例中，接觸插塞232包括金屬插塞。上述平坦化工序可以包括CMP工序。
[0063]參考圖3F，在層間絕緣膜228和接觸插塞232上依次沉積導(dǎo)電層(未示出)和硬掩模層(未示出)。在一個(gè)實(shí)施例中，導(dǎo)電層包括例如Ti/TiN或W等金屬材料，硬掩模層包括氮化物膜。[0064]然后，將導(dǎo)電層和硬掩模層圖案化，從而形成與接觸插塞232相連的線型信號線234和硬掩模圖案236。與圖1中的信號線142至146類似，線型信號線234和硬掩模圖案236形成為與選擇線222垂直。
[0065]然后，在層間絕緣膜228、信號線234和硬掩模圖案236上沉積間隔物絕緣膜(未示出)，并隨后進(jìn)行回蝕，從而在信號線234和硬掩模圖案236的側(cè)壁上形成間隔物238。然后，在層間絕緣膜228、間隔物238和硬掩模圖案236上形成層間絕緣膜240，并隨后將層間絕緣膜240平坦化直到硬掩模圖案236露出為止。層間絕緣膜240填充設(shè)置在兩個(gè)相鄰信號線234之間的空間以及設(shè)置在兩個(gè)相鄰硬掩模圖案236之間的空間。
[0066]圖4示出根據(jù)本發(fā)明的第二實(shí)施例的反熔絲的平面圖。圖5示出沿著圖4中的線A-A’截取的反熔絲的剖視圖。在圖4和圖5中，為了便于描述，以相同的附圖標(biāo)記表示與圖1和圖2中的元件相同的元件，并將省略對它們的詳細(xì)描述。
[0067]與第一實(shí)施例不同的是，第二實(shí)施例中的信號線162至166與有源區(qū)112接觸。
[0068]也就是說，盡管第一實(shí)施例中的信號線142至146經(jīng)由接觸插塞130與有源區(qū)112相連，但第二實(shí)施例中的信號線162至166與有源區(qū)112直接接觸。
[0069]圖6A和圖6B示出形成圖5中的反熔絲的方法。在圖6A和圖6B中，為了便于描述，以相同的附圖標(biāo)記表示與圖3A至圖3D中的元件相同的元件，并將省略對它們的詳細(xì)描述。
[0070]與圖3A至圖3D中相同，在有源區(qū)212之間形成選擇線222，選擇線222沿著第一方向布置成線型；并且在有源區(qū)212的上部形成P+接面226。
[0071]參考圖6A，在有源區(qū)212的P+接面226和覆蓋氮化物膜224上形成層間絕緣膜228。
[0072]使用常規(guī)的光刻工序在層間絕緣膜228上形成限定圖4中的信號線162至166的掩模圖案(未示出)。然后，使用該掩模圖案作為蝕刻掩模來蝕刻層間絕緣膜228，直到P+接面226的頂面露出為止，從而形成與選擇線222垂直的線型溝槽242。
[0073]參考圖6B，在形成填充溝槽242的導(dǎo)電層(未示出)之后，將導(dǎo)電層平坦化，直到層間絕緣膜228露出為止，從而形成埋入層間絕緣膜228中的信號線244。也就是說，使用鑲嵌工藝(damascene process)在層間絕緣膜228中形成信號線244,使信號線244與有源區(qū)212的P+接面226接觸。
[0074]從第一實(shí)施例和第二實(shí)施例中可以看出，如果形成了反熔絲，則向信號線和選擇線施加編程供電電壓，以使電子被捕獲到相鄰的有源區(qū)之間的阱層中。
[0075]在圖1和圖2中的結(jié)構(gòu)中，向與有源區(qū)112a、112b及112d相連的信號線142和144施加不同的供電電壓，由此在信號線142與信號線144之間形成阱層150，從而使電流在與信號線142及信號線144相連的P+接面之間流動。在一個(gè)實(shí)施例中，將空穴用作多數(shù)載流子，并將電子用作少數(shù)載流子。在一個(gè)實(shí)施例中，如果向所述選擇線124施加與向所述第一信號線施加的電壓相等或比向所述第一信號線施加的電壓低的電壓，則用作少數(shù)載流子的電子被捕獲到形成在相應(yīng)的有源區(qū)112b與有源層112d之間的阱層(氮化物膜)150中。
[0076]圖7示出根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體組件的電路圖。
[0077]參考圖7，半導(dǎo)體組件300包括:多個(gè)半導(dǎo)體器件320，其安裝在組件基板310上；指令鏈路330，其允許各個(gè)半導(dǎo)體器件320從外部控制器(未示出)接收控制信號(例如，地址信號ADDR、指令信號CMD和時(shí)鐘信號CLK)；以及數(shù)據(jù)鏈路340，其與每個(gè)半導(dǎo)體器件320相連，以便發(fā)送輸入/輸出(I/O)數(shù)據(jù)。
[0078]在一個(gè)實(shí)施例中，半導(dǎo)體器件320可以包括熔絲，熔絲用于修復(fù)半導(dǎo)體器件內(nèi)單元陣列中的缺陷。熔絲可以包括圖1或圖4所示的反熔絲。
[0079]指令鏈路330及數(shù)據(jù)鏈路340可以與常規(guī)的半導(dǎo)體組件的指令鏈路及數(shù)據(jù)鏈路相同或相似。
[0080]盡管在圖7所示的組件基板310的正面示例性地安裝了八個(gè)半導(dǎo)體器件320，但應(yīng)該注意的是，半導(dǎo)體器件320也可以安裝在組件基板310的背面。也就是說，半導(dǎo)體器件320可以安裝在組件基板310的一側(cè)或兩側(cè)，并且所安裝的半導(dǎo)體器件320的數(shù)量不限于圖7所示的實(shí)例。另外，組件基板310的材料和結(jié)構(gòu)不限于此。
[0081]圖8示出根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體系統(tǒng)的電路圖。
[0082]參考圖8，半導(dǎo)體系統(tǒng)400包括:至少一個(gè)半導(dǎo)體組件410，其包括多個(gè)半導(dǎo)體器件412 ；以及控制器420，其提供各個(gè)半導(dǎo)體組件410與外部系統(tǒng)(未示出)之間的雙向接口，以控制半導(dǎo)體組件410的操作。
[0083]控制器420可以在功能上與用于控制常規(guī)數(shù)據(jù)處理系統(tǒng)中的多個(gè)半導(dǎo)體組件的操作的控制器相同或相似，因此這里將省略對控制器420的詳細(xì)描述，以便于描述。
[0084]在一個(gè)實(shí)施例中，半導(dǎo)體組件410包括圖7所示的半導(dǎo)體組件300。
[0085]圖9示出根據(jù)本發(fā)明的實(shí)施例的計(jì)算機(jī)系統(tǒng)的框圖。
[0086]參考圖9，計(jì)算機(jī)系統(tǒng)500包括半導(dǎo)體系統(tǒng)510和處理器520，處理器520例如是中央處理單元(CPU)。
[0087]半導(dǎo)體系統(tǒng)510存儲用于控制計(jì)算機(jī)系統(tǒng)500所需要的數(shù)據(jù)。在一個(gè)實(shí)施例中，半導(dǎo)體系統(tǒng)510包括圖8所示的半導(dǎo)體系統(tǒng)400。
[0088]處理器520通過對存儲在半導(dǎo)體系統(tǒng)510中的數(shù)據(jù)進(jìn)行處理來控制計(jì)算機(jī)系統(tǒng)500。處理器520可以在功能上與常規(guī)計(jì)算機(jī)系統(tǒng)中的CPU相同或相似。
[0089]計(jì)算機(jī)系統(tǒng)500還可以包括多種用戶接口器件，例如，監(jiān)視器532、鍵盤534、打印機(jī)536、鼠標(biāo)538等。
[0090]圖10示出根據(jù)本發(fā)明的實(shí)施例的數(shù)據(jù)處理系統(tǒng)的框圖。
[0091]參考圖10，數(shù)據(jù)處理系統(tǒng)600安裝在電子系統(tǒng)(未示出)中，以便執(zhí)行電子系統(tǒng)的多種功能。
[0092]數(shù)據(jù)處理系統(tǒng)600可以包括安裝在基板上的至少一個(gè)半導(dǎo)體器件610。
[0093]半導(dǎo)體器件610包括:單元陣列(未示出)，其存儲用于執(zhí)行電子系統(tǒng)的特定功能所需要的數(shù)據(jù)；以及處理器(未示出)，其通過對存儲在單元陣列中的數(shù)據(jù)進(jìn)行處理來執(zhí)行相應(yīng)的特定功能。也就是說，半導(dǎo)體器件610包括將數(shù)據(jù)存儲在一個(gè)單位元件(晶?；蛐酒?中的單元、以及通過對所存儲的數(shù)據(jù)進(jìn)行處理來執(zhí)行特定功能的單元。半導(dǎo)體器件610可以包括用于修復(fù)單元陣列的缺陷的熔絲。在一個(gè)實(shí)施例中，熔絲可以包括圖1或圖4所示的反熔絲。
[0094]數(shù)據(jù)處理系統(tǒng)600經(jīng)由引線620與電子系統(tǒng)的其它構(gòu)成元件(例如，CPU)相連，從而數(shù)據(jù)處理系統(tǒng)600可以單向地或雙向地向相連的構(gòu)成元件發(fā)送數(shù)據(jù)和控制信號并且從相連的構(gòu)成元件接收數(shù)據(jù)和控制信號。[0095]圖11示出根據(jù)本發(fā)明的實(shí)施例的電子系統(tǒng)的框圖。
[0096]參考圖11，電子系統(tǒng)700包括至少一個(gè)數(shù)據(jù)處理系統(tǒng)710以及用戶接口 720。
[0097]數(shù)據(jù)處理系統(tǒng)710執(zhí)行電子系統(tǒng)700的多種功能，并包括安裝在基板上的至少一個(gè)半導(dǎo)體器件。半導(dǎo)體器件包括:單元陣列(未示出)，其存儲用于執(zhí)行電子系統(tǒng)700的特定功能所需要的數(shù)據(jù)；以及處理器(未示出)，其通過對存儲在單元陣列中的數(shù)據(jù)進(jìn)行處理來控制相應(yīng)的功能。在一個(gè)實(shí)施例中，數(shù)據(jù)處理系統(tǒng)710包括圖10中的數(shù)據(jù)處理系統(tǒng)。
[0098]用戶接口(UI)720提供用戶與數(shù)據(jù)處理系統(tǒng)710之間的接口。用戶接口 720可以包括結(jié)合至電子系統(tǒng)700的鍵盤、觸控屏幕、揚(yáng)聲器等。
[0099]電子系統(tǒng)700可以包括設(shè)置于各種電子裝置、信息裝置及通信裝置(諸如，計(jì)算機(jī)、家用電器、工廠自動化系統(tǒng)、升降機(jī)及移動電話等)中的各種嵌入式系統(tǒng)。
[0100]從以上描述中可以看出，根據(jù)本發(fā)明的實(shí)施例，可以容易地形成能夠高度集成的熔絲或熔絲陣列，從而可以僅使用內(nèi)部電源而不使用外部電源來實(shí)現(xiàn)熔絲的編程。
[0101]本領(lǐng)域的技術(shù)人員將意識到，在不脫離本發(fā)明的精神和本質(zhì)特征的情況下，可以以與本文所給出的具體方式不同的方式來實(shí)施本發(fā)明。因此，就所有方面而言，應(yīng)該認(rèn)為上述實(shí)施例是示例性的，而不是限制性的。本發(fā)明的范圍應(yīng)該由權(quán)利要求書及其等同內(nèi)容來確定，而不是由上述描述來確定，并且本文意圖涵蓋落入所附權(quán)利要求書的含義和等同范圍內(nèi)的全部修改。另外，對本領(lǐng)域的技術(shù)人員而言顯而易見的是，在從屬權(quán)利要求中未彼此明確地引用的權(quán)利要求可以作為本發(fā)明的示例性實(shí)施例相組合，或者在本申請?zhí)峤恢蟮暮罄m(xù)修改中作為新的權(quán)利要求被包括進(jìn)來。
[0102]本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等同的方式都是可行的。本發(fā)明并不限于本文中所描述的沉積、蝕刻、拋光以及圖案化步驟的類型。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件。舉例而言，本發(fā)明可應(yīng)用于動態(tài)隨機(jī)存取存儲(DRAM)器件或非易失性存儲器件。對本
【發(fā)明內(nèi)容】
所作的其它增加、刪減或修改是顯而易見的并且落入所附權(quán)利要求書的范圍內(nèi)。
[0103]本申請要求2012年7月16日提交的韓國專利申請N0.10-2012-0077260的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容以引用的方式并入本文。
【權(quán)利要求】
1.一種半導(dǎo)體器件的反熔絲，包括: 第一有源柱體，其包括第一接面； 第二有源柱體，其包括第二接面； 選擇線，其設(shè)置在所述第一有源柱體與所述第二有源柱體之間；以及阱層，其根據(jù)施加至所述第一接面、所述第二接面和所述選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一接面和所述第二接面電連接起來。
2.根據(jù)權(quán)利要求1所述的反熔絲,其中， 所述阱層設(shè)置在所述選擇線與所述第一有源柱體之間且在所述選擇線與所述第二有源柱體之間。
3.一種半導(dǎo)體器件的反熔絲，包括: 第一有源柱體至第四有源柱體，其包括位于上部的相應(yīng)的接面； 第一選擇線，其設(shè)置在所述第一有源柱體與所述第二有源柱體之間的空間的下部；第二選擇線，其設(shè)置在所述第二有源柱體與所述第三有源柱體之間的空間的下部，并設(shè)置在所述第二有源柱體與所述第四有源柱體之間的空間的下部； 第一信號線，其與所述第一有源柱體的接面及所述第四有源柱體的接面共同相連， 第二信號線，其與所述第二有源柱體的接面相連； 第三信號線，其與所述第三有源柱體的接面相連；以及 阱層，其根據(jù)施加至所述第一信號線至所述第三信號線、所述第一選擇線和所述第二選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一有源柱體至所述第四有源柱體電連接起來， 其中，所述阱層設(shè)置在所述第一選擇線及所述第二選擇線每一者與所述第一有源柱體至所述第四有源柱體中相應(yīng)的有源柱體之間。
4.根據(jù)權(quán)利要求3所述的反熔絲，其中， P+雜質(zhì)注入到所述第一有源柱體至所述第四有源柱體每一者中，以形成各個(gè)接面。
5.一種形成半導(dǎo)體器件的反熔絲的方法，包括: 通過蝕刻半導(dǎo)體基板，形成第一有源區(qū)和第二有源區(qū)； 在所述第一有源區(qū)的側(cè)壁和所述第二有源區(qū)的側(cè)壁上、以及所述第一有源區(qū)與所述第二有源區(qū)之間的空間的底部形成阱層； 形成器件隔離膜以限定所述第一有源區(qū)和所述第二有源區(qū)，所述器件隔離膜填充所述第一有源區(qū)和所述第二有源區(qū)周圍的空間； 通過蝕刻所述器件隔離膜的設(shè)置在所述第一有源區(qū)與所述第二有源區(qū)之間的一部分，形成溝槽； 通過用導(dǎo)電材料填充所述溝槽的下部，形成選擇線；以及 形成第一信號線和第二信號線，所述第一信號線和所述第二信號線設(shè)置成與所述選擇線垂直并且分別與所述第一有源區(qū)及所述第二有源區(qū)相連。
6.根據(jù)權(quán)利要求5所述的方法，其中， 形成所述第一信號線和所述第二信號線的步驟包括: 在包括所述選擇線在內(nèi)的所得結(jié)構(gòu)上形成層間絕緣膜； 通過蝕刻所述層間絕緣膜使所述第一有源區(qū)的頂面和所述第二有源區(qū)的頂面露出，來形成第一接觸孔和第二接觸孔； 分別在所述第一接觸孔和所述第二接觸孔中形成第一接觸插塞和第二接觸插塞；以及形成分別與所述第一接觸插塞及所述第二接觸插塞相連的第一導(dǎo)電線和第二導(dǎo)電線，所述第一導(dǎo)電線及所述第二導(dǎo)電線分別與所述第一信號線及所述第二信號線相對應(yīng)。
7.根據(jù)權(quán)利要求5所述的方法，其中， 形成所述第一信號線和所述第二信號線的步驟包括: 在包括所述選擇線在內(nèi)的所得結(jié)構(gòu)上形成層間絕緣膜； 通過蝕刻所述層間絕緣膜，形成第一溝槽和第二溝槽，所述第一溝槽和所述第二溝槽構(gòu)造成分別使所述第一有源區(qū)的頂面和所述第二有源區(qū)的頂面露出；以及形成第一導(dǎo)電線和第二導(dǎo)電線，以分別填充所述第一溝槽和所述第二溝槽， 其中，所述第一導(dǎo)電線及所述第二導(dǎo)電線分別與所述第一信號線及所述第二信號線相對應(yīng)。
8.根據(jù)權(quán)利要求5所述的方法，其中， 通過以下步驟使所述阱層包括被捕獲到內(nèi)部的少數(shù)載流子: 向所述第一信號線和所述第二信號線施加不同的電壓；以及 向所述選擇線施加與向所述第一信號線施加的電壓相等或比向所述第一信號線施加的電壓低的電壓。
9.一種半導(dǎo)體組件， 包括: 安裝在基板上的多個(gè)半導(dǎo)體器件，每個(gè)所述半導(dǎo)體器件均包括反熔絲， 其中，所述反熔絲包括: 第一有源柱體，其包括位于上部的第一接面； 第二有源柱體，其包括位于上部的第二接面； 選擇線，其設(shè)置在所述第一有源柱體和所述第二有源柱體之間的空間的下部；以及阱層，其根據(jù)施加至所述第一接面、所述第二接面和所述選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一接面和所述第二接面電連接起來，所述阱層設(shè)置在所述選擇線與第一有源柱體之間且在所述選擇線與所述第二有源柱體之間。
10.一種系統(tǒng),包括: 半導(dǎo)體組件，其包括多個(gè)半導(dǎo)體器件，每個(gè)所述半導(dǎo)體器件均包括反熔絲， 其中，所述反熔絲包括: 第一有源柱體，其包括位于上部的第一接面； 第二有源柱體，其包括位于上部的第二接面； 選擇線，其設(shè)置在所述第一有源柱體和所述第二有源柱體之間的空間的下部；以及阱層，其根據(jù)施加至所述第一接面、所述第二接面和所述選擇線的各個(gè)電壓，捕獲少數(shù)載流子，從而將所述第一接面和所述第二接面電連接起來， 所述阱層設(shè)置在所述選擇線與第一有源柱體之間且在所述選擇線與所述第二有源柱體之間。
【文檔編號】H01L21/768GK103545290SQ201310206394
【公開日】2014年1月29日 申請日期:2013年5月29日 優(yōu)先權(quán)日:2012年7月16日
【發(fā)明者】李殷星 申請人:愛思開海力士有限公司