亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種制作半導體器件的方法

文檔序號:7258338閱讀:123來源:國知局
一種制作半導體器件的方法
【專利摘要】本發(fā)明公開了一種制作半導體器件的方法,包括下列步驟,提供半導體襯底;在所述半導體襯底上形成第一超低k層間介電層和金屬互連結構;刻蝕去除部分的所述第一超低k層間介電層,以使所述金屬互連結構的頂部高于所述第一超低k層間介電層;在所述金屬互連結構和所述第一超低k層間介電層上依次形成墊覆蓋層和納米顆粒薄膜層;去除部分的所述納米顆粒薄膜層,以露出所述金屬互連結構上方的所述墊覆蓋層;在所述墊覆蓋層和所述納米顆粒薄膜層上形成第二超低k層間介電層;采用紫外線固化處理所述第二超低k層間介電層。根據本發(fā)明的制造工藝在金屬互連結構上形成具有雙應力的墊覆蓋層,以避免在采用紫外線固化處理超低k介質層時產生較弱的電介質墊覆蓋層接觸面以及引起超低k層間介電層的力學失效,同時也避免了在界面處的銅傳輸和原子空洞的問題。
【專利說明】一種制作半導體器件的方法

【技術領域】
[0001]本發(fā)明涉及半導體制造工藝,尤其涉及一種制作半導體器件的方法。

【背景技術】
[0002]隨著半導體制造技術越來越精密,集成電路也發(fā)生著重大的變革,集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個增加到現(xiàn)在的數(shù)以百萬個。為了達到復雜度和電路密度的要求,半導體集成電路芯片的制作工藝利用批量處理技術,在襯底上形成各種類型的復雜器件,并將其互相連接以具有完整的電子功能,目前大多采用在導線之間以超低k層間介電層作為隔離各金屬內連線的介電材料,互連結構用于提供在IC芯片上的器件和整個封裝之間的布線。在該技術中,在半導體襯底表面首先形成例如場效應晶體管(FET)的器件,然后在BEOL (集成電路制造后段制程)中形成互連結構。
[0003]正如摩爾定律所預測的,半導體襯底尺寸的不斷縮小,以及為了提高器件的性能在半導體襯底上形成了更多的晶體管,采用互連結構來連接晶體管是必然的選擇。然而相對于元器件的微型化和集成度的增加,電路中導體連線數(shù)目不斷的增多,使得導體連線架構中的電阻及電容所產生的寄生效應,造成了嚴重的傳輸延遲(RC Delay ),為了減少RC延遲,采用超低k介電材料作為介電層。然而,超低k (ULK, ultra low-K)介電材料的空隙不斷的增大,以及工藝集成過程中可能造成薄膜損傷。超低k介電材料的材料密度和k值隨著材料的孔隙率的增加而降低。當孔隙率增加時,發(fā)生孔合并的幾率會增加,此外,孔的連通增加了大孔的形成幾率,反過來會在銅阻擋層等比例微縮時損害臺階覆蓋。最終,孔的連通還會為氣體污染物、濕氣、濕法清洗化學品、化學機械平坦化(CMP)漿料和用于阻擋層淀積的原子層淀積(ALD)前驅體提供擴散通道,因此需要采用紫外線輻射(UV radiat1n)對其加以控制。在現(xiàn)有技術中,當采用紫外線固化處理超低k介電材料時,紫外輻射會通過超低k介電材料輻射到超低k介電材料層下方的墊覆蓋層,同時紫外輻射導致該墊覆蓋層的極性從壓應力改變?yōu)槔瓚Α_@將導致較弱的墊覆蓋層的接觸面以及引起超低k層間介電層的力學失效(mechanical failure)。
[0004]同時,不斷縮小的半導體器件的尺寸,以及在半導體襯底上由金屬銅和超低k層間介電層構成的互連結構所產生的器件的可靠性問題和復雜的制作工藝已成為目前研究的重點。在半導體互連結構中電遷移(EM, electro migrat1n)是重要的金屬失效機理。在金屬銅層和超低k層間介電層的界面處的電遷移失效能夠引起超大規(guī)模集成電路的可靠性問題。在互連結構中的銅金屬層上沉積拉應力墊覆蓋層可以產生抗電遷移效應以避免金屬失效,同時還可以解決在金屬銅層/超低k層間介電層的界面處銅原子傳輸和銅原子空洞的問題。
[0005]因此,隨著半導體工藝水平的不斷提高,雙應力襯墊(DSL,Dual Stress Liner)技術得到了廣泛的應用。采用雙應力襯墊技術在互連結構上形成雙應力墊覆蓋層,在互連結構的超低k層間介電層上形成壓應力墊覆蓋層(compressive stress liner),在互連結構的銅金屬層上形成拉應力墊覆蓋層(tensile stress liner),可以為器件提供更好的附著性、較低的有效電容和抗電遷移,以提高器件的可靠性和良品率。
[0006]因此,提出了一種在集成電路制造后段制程中在金屬互連結構上形成雙應力電介質墊覆蓋層的方法,以提高器件的可靠性和良品率。


【發(fā)明內容】

[0007]在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念,這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008]為了解決現(xiàn)有技術中存在的問題,本發(fā)明提出了一種制作半導體器件的方法,包括下列步驟,提供半導體襯底;在所述半導體襯底上形成第一超低k層間介電層和金屬互連結構;刻蝕去除部分的所述第一超低k層間介電層,以使所述金屬互連結構的頂部高于所述第一超低k層間介電層;在所述金屬互連結構和所述第一超低k層間介電層上依次形成墊覆蓋層和納米顆粒薄膜層;去除部分的所述納米顆粒薄膜層,以露出所述金屬互連結構上方的所述墊覆蓋層;在所述墊覆蓋層和所述納米顆粒薄膜層上形成第二超低k層間介電層;采用紫外線固化處理所述第二超低k層間介電層。
[0009]優(yōu)選地,刻蝕所述第一超低k層間介電層的方法為反應離子刻蝕。
[0010]優(yōu)選地,形成所述納米顆粒薄膜層的方法包括旋涂含有所述納米顆粒的溶液和采用溶液祛除工藝除去所述溶液中的溶劑。
[0011]優(yōu)選地,所述納米顆粒薄膜層中的納米顆粒為金屬氧化物顆粒。
[0012]優(yōu)選地,所述金屬氧化物為氧化鋅或者氧化鈦。
[0013]優(yōu)選地,所述溶劑為醇溶液。
[0014]優(yōu)選地,所述醇溶液為甲醇、乙醇、丙醇或者高級醇。
[0015]優(yōu)選地,刻蝕所述納米顆粒薄膜層的方法為反應離子刻蝕。
[0016]優(yōu)選地,經所述紫外線固化處理之后的所述金屬互連結構上方的墊覆蓋層具有拉應力。
[0017]優(yōu)選地,所述墊覆蓋層為具有壓應力的氮化碳化硅。
[0018]綜上所示,根據本發(fā)明的制造工藝在金屬互連結構上形成雙應力電介質墊覆蓋層,以避免在采用紫外線固化處理超低k介質層時產生較弱的電介質墊覆蓋層接觸面以及弓丨起超低k層間介電層的力學失效,同時也避免了在界面處的銅傳輸和原子空洞的問題。

【專利附圖】

【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述,用來解釋本發(fā)明的原理。在附圖中,
[0020]圖1A-1F為根據本發(fā)明一個實施方式制作互連結構的相關步驟所獲得的器件的首丨J視圖;
[0021]圖2為根據本發(fā)明另一個實施方式制作互連結構的工藝流程圖。

【具體實施方式】
[0022]在下文的描述中,給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而,對于本領域技術人員來說顯而易見的是,本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中,為了避免與本發(fā)明發(fā)生混淆,對于本領域公知的一些技術特征未進行描述。
[0023]為了徹底了解本發(fā)明,將在下列的描述中提出詳細的步驟,以便說明本發(fā)明提出了一種在互連結構上形成雙應力墊覆蓋層的方法,以提高在集成電路制造后段制程中的電遷移率。顯然本發(fā)明的較佳實施例詳細的描述如下,然而去除這些詳細描述外,本發(fā)明還可以具有其他實施方式。
[0024]為了提高在集成電路制造后段制程中的電遷移率,本發(fā)明提出了一種在互連結構上形成雙應力墊覆蓋層的方法。參照圖1A至圖1F,示出根據本發(fā)明一個方面的實施例的相關步驟的剖視圖。
[0025]如圖1A所示,提供半導體襯底100,半導體半導體襯底100可包括任何半導體材料,此半導體材料可包括但不限于:S1、SiC、SiGe, SiGeC, Ge合金、GeAs, InAs, InP,以及其它II1- V或I1-VI族化合物半導體。半導體襯底100包括各種隔離結構,例如淺溝槽絕緣。半導體襯底100還可以包括有機半導體或者如Si/SiGe、絕緣體上娃(SOI)、或者絕緣體上SiGe (SGOI)的分層半導體。在半導體襯底100上沉積形成刻蝕停止層101,其材料為含碳的氮化硅(NDC),制備的方法可選用化學氣相沉積(CVD)。作為一個實例,在進行化學氣相沉積時,功率為200?400W,加熱使腔體內的溫度至300?400°C,腔體內的壓力為2?5Torr,采用的三甲基硅烷(3MS )或者四甲基硅烷(4MS )的氣體流量為100?200立方厘米/分鐘(sccm),He的氣體流量為350?450立方厘米/分鐘(sccm),NH3氣體流量為300?500立方厘米/分鐘(sccm),沉積時間持續(xù)3s。然后,在刻蝕停止層101上沉積形成超低k層間介電層102,其介電常數(shù)k小于2,通常采用化學氣相旋涂工藝(S0G)、甩膠技術或化學氣相沉積技術制備,其材料可以為硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物。作為一個實例,超低k層間介電層102為孔洞性材料包含有致孔劑,致孔劑可以是任何合適產生孔的材料,致孔劑材料可以是碳氫化合物、含有抗蝕劑的丙烯酸鹽(丙烯酸脂)族的聚合物、氟化的聚合物等。可以在熔爐中或者通過其他工藝實施固化,例如紫外線固化、快速熱固化、閃光燈固化、激光固化等。在刻蝕停止層101上超低k層間介電層102中依次形成有擴散阻擋層(未示出)和銅金屬層103,其中擴散阻擋層的制備方法可選用物理氣相沉積(PVD),阻擋層可于介于-40°C?400°C的溫度與約介于0.1毫托(mTorr)?100毫托(mTorr)的壓力下形成。擴散阻擋層材料為金屬或金屬化合物層的材質例如鉭、氮化鉭、鈦、氮化鈦、氮化鋯、氮化鈦鋯、鎢、氮化鎢、其合金或其組成物。此外,擴散阻擋層亦可能包括多個膜層。優(yōu)選在擴散阻擋層上先形成一層鈷(Co)增強層(enhancement layer)(未示出)然后再形成銅晶種層(未示出)。鈷增強層能夠提高銅互連的電遷移耐力,同時可以有效地加強在較小幾何溝槽/結構中的銅填充能力。制備鈷層的方法可選用化學氣相沉積(CVD),層厚度約為1.5nm。銅晶種層的制備方法可以選用物理氣相沉積(PVD)。在銅晶種層上使用電化學電鍍的方法形成銅金屬層103,通過對有機物和無機物水浴成分和補給的即時分析可以維持穩(wěn)定的電鍍工藝,其中優(yōu)選的銅電鍍化學添加劑和電流波形可以完成對0.07um?0.1um的間隙填充。接著,采用化學機械研磨(CMP)處理銅金屬層103,以去除多余的銅金屬層,直到露出超低k層間介電層102,使銅金屬層103與超低k層間介電層的頂部齊平則停止化學機械研磨。
[0026]如圖1B所示,在銅金屬層103的兩側刻蝕超低k層間介電層102,在超低k層間介電層中形成凹處(recess)使銅金屬層103高于低k介電層102??梢圆捎酶煞涛g去部分超低k層間介電層,干法蝕刻工藝包括但不限于:反應離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個或者多個RIE步驟進行干法蝕刻。在采用干法刻蝕去除部分超低k層間介電層之后,可執(zhí)行一軟濕法清洗(soft WET)步驟以去除殘余物。或者,可以采用濕法刻蝕去除部分超低k層間介電層,濕蝕刻法能夠采用氫氟酸溶液,例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液??涛g方法優(yōu)選采用反應離子蝕刻或者濕法刻蝕。
[0027]如圖1C所示,在超低k層間介電層102和銅金屬層103上形成電介質墊覆蓋層104,其材料為非晶氮化碳化硅,墊覆蓋層104具有壓應力??梢苑乐广~擴散到周圍的超低k層間介電層,墊覆蓋層的粘合性、物理性能和電氣性能對下面超低k層間介電層和金屬層的氣密性、內應力性和彈性模量等性能和可靠性是非常重要的。作為一個實例,非晶氮化碳化硅具有壓應力,厚度范圍為100埃?500埃。具有壓應力的墊覆蓋層具有良好的附著力、抑制銅的擴散并提供較強的機械結構,還具有較高的擊穿電壓、良好的氣密性和鈍化銅金屬層。當采用紫外線輻射電介質層墊覆蓋層時,使其的機械應力狀態(tài)發(fā)生變化,即從壓應力變?yōu)槔瓚Α?br> [0028]如圖1D所示,在電介質墊覆蓋層104上形成納米顆粒薄膜層105。納米顆粒薄膜中的顆粒直徑范圍為Inm?4nm,最高可以吸收375nm的紫外線福射。納米顆粒薄膜層105的制備方法包括旋涂(spin)含有所述納米顆粒的溶液和采用溶液祛除工藝(solut1ndriven-out)除去所述溶液中的溶劑,納米顆粒薄膜層為單分子層。納米顆粒是由金屬氧化物組成的,其包括氧化鋅、氧化鈦。氧化鋅和氧化鈦可以在不同類型的溶劑(醇溶液)中合成,所述醇溶液包括甲醇、乙醇、丙醇或者高級醇。在形成納米顆粒的過程中,可以調整納米顆粒的尺寸,以達到有效地吸收紫外線輻射。在墊覆蓋層104上形成的納米顆粒薄膜層105,其目的是吸收紫外線輻射以保護墊覆蓋層,避免墊覆蓋層內部應力從壓應力經紫外線輻射后變?yōu)槔瓚Α?br> [0029]如圖1E所示,采用回刻蝕(etch-back)工藝刻蝕納米顆粒薄膜層105,以露出電介質墊覆蓋層104,使銅金屬層上方電介質墊覆蓋層104和納米顆粒薄膜層105的頂部齊平。其中,所述回蝕刻工藝可以為但不限制于利用反應性離子刻蝕,刻蝕采用的氣體可以為氯等離子體,回蝕刻上述納米顆粒薄膜材料。作為一個實例,以采用氯等離子體(CL plasma)作為刻蝕氣體對納米顆粒薄膜進行反應性離子刻蝕,氣體的流量為315?385立方厘米/分鐘(sccm),反應室內壓力可為5?10毫托(mTorr),功率為900W?1100W,刻蝕的時間為5s?10s?;蛘?,將上述半導體結構浸泡在回蝕刻溶液中,回蝕刻處理的溫度范圍為25?60°C,回蝕刻處理的時間范圍為30秒?300秒。
[0030]如圖1F所示,在電介質墊覆蓋層104和納米顆粒薄膜層105上形成超低k層間介電層106,其介電常數(shù)k小于2,通常采用化學氣相旋涂工藝(S0G)、甩膠技術或化學氣相沉積技術制備,其材料可以為娃玻璃(FSG)、氧化娃(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物。作為一個實例,超低k層間介電層106為孔洞性材料包含有致孔劑,致孔劑可以是任何合適產生孔的材料,致孔劑材料可以是碳氫化合物、含有抗蝕劑的丙烯酸鹽(丙烯酸脂)族的聚合物、氟化的聚合物等??梢栽谌蹱t中或者通過其他工藝實施固化,例如紫外線固化、快速熱固化、閃光燈固化、激光固化等。接著采用紫外光固化處理超低k層間介電層材料,優(yōu)選地,在真空反應室中進行紫外光固化工藝,保證真空反應室的壓強為5毫托(mTorr)?19毫托(mTorr),采用紫外光強度為20?300mW/cm2,照射溫度范圍為350?480°C,照射時間為4?7分鐘,同時施加一定的反應氣體,反應氣體的流量通常為100?1,000立方厘米/分鐘(sccm),反應氣體可以是含有O2或者O3的等離子氣體。紫外光固化處理之后,在納米顆粒薄膜層105下方的電介質墊覆蓋層沒有受到紫外線的輻射,其應力狀態(tài)仍為壓應力;在銅金屬層上方的電介質墊覆蓋層沒有納米顆粒薄膜層的保護,其應力狀態(tài)從壓應力變?yōu)槔瓚?。最終,在銅互連結構上形成雙應力墊覆蓋層。
[0031]參照圖2,示出了根據本發(fā)明一個實施方式制作互連結構的工藝流程圖,用于簡要示出整個制造工藝的流程。
[0032]在步驟201中,提供一半導體襯底,在半導體襯底上形成超低k層間介電層和銅金屬層,經化學機械研磨工藝處理銅金屬層,以使超低k層間介電層和銅金屬的頂部齊平,形成互連結構。
[0033]在步驟202中,刻蝕去除部分的超低k層間介電層,以形成具有凹處的超低k層間介電層,銅金屬層高于超低k層間介電層。
[0034]在步驟203中,在銅金屬層和超低k層間介電層上沉積形成電介質墊覆蓋層。
[0035]在步驟204中,采用旋涂和溶液祛除工藝在電介質墊覆蓋層上形成納米顆粒薄膜層。
[0036]在步驟205中,采用回刻蝕工藝刻蝕納米顆粒薄膜層,刻蝕去除部分的納米顆粒薄膜層,以露出銅金屬層上方的電介質墊覆蓋層,電介質墊覆蓋層和納米顆粒薄膜層的頂部齊平。
[0037]在步驟206中,在電介質墊覆蓋層和納米顆粒薄膜層上沉積形成另一超低k層間介電層,然后,采用紫外線固化處理所述另一超低k層間介電層。
[0038]綜上所示,根據本發(fā)明的制造工藝在銅互連結構上形成雙應力電介質墊覆蓋層,以避免在采用紫外線固化處理超低k介質層時產生較弱的電介質墊覆蓋層接觸面以及引起低k層間介電層的力學失效,同時也避免了在界面處的銅原子傳輸和原子空洞的問題。
[0039]本發(fā)明已經通過上述實施例進行了說明,但應當理解的是,上述實施例只是用于舉例和說明的目的,而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是,本發(fā)明并不局限于上述實施例,根據本發(fā)明還可以做出更多種的變型和修改,這些變型和修改均落在本發(fā)明所要求保護的范圍以內。
【權利要求】
1.一種制作半導體器件的方法,包括: 提供半導體襯底; 在所述半導體襯底上形成第一超低k層間介電層和金屬互連結構; 刻蝕去除部分的所述第一超低k層間介電層,以使所述金屬互連結構的頂部高于所述第一超低k層間介電層; 在所述金屬互連結構和所述第一超低k層間介電層上依次形成墊覆蓋層和納米顆粒薄膜層; 去除部分的所述納米顆粒薄膜層,以露出所述金屬互連結構上方的所述墊覆蓋層; 在所述墊覆蓋層和所述納米顆粒薄膜層上形成第二超低k層間介電層; 采用紫外線固化處理所述第二超低k層間介電層。
2.如權利要求1所述的方法,其特征在于,刻蝕所述第一超低k層間介電層的方法為反應離子刻蝕。
3.如權利要求1所述的方法,其特征在于,形成所述納米顆粒薄膜層的方法包括旋涂含有所述納米顆粒的溶液和采用溶液祛除工藝除去所述溶液中的溶劑。
4.如權利要求1所述的方法,其特征在于,所述納米顆粒薄膜層中的納米顆粒為金屬氧化物顆粒。
5.如權利要求4所述的方法,其特征在于,所述金屬氧化物為氧化鋅或者氧化鈦。
6.如權利要求3所述的方法,其特征在于,所述溶劑為醇溶液。
7.如權利要求6所述的方法,其特征在于,所述醇溶液為甲醇、乙醇、丙醇或者高級醇。
8.如權利要求1所述的方法,其特征在于,刻蝕所述納米顆粒薄膜層的方法為反應離子刻蝕。
9.如權利要求1所述的方法,其特征在于,經所述紫外線固化處理之后的所述金屬互連結構上方的墊覆蓋層具有拉應力。
10.如權利要求1所述的方法,其特征在于,所述墊覆蓋層為具有壓應力的氮化碳化硅。
【文檔編號】H01L21/768GK104183537SQ201310190106
【公開日】2014年12月3日 申請日期:2013年5月21日 優(yōu)先權日:2013年5月21日
【發(fā)明者】鄧浩 申請人:中芯國際集成電路制造(上海)有限公司
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1