專(zhuān)利名稱(chēng)：半導(dǎo)體裝置及其制造方法和電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及例如固態(tài)成像裝置的半導(dǎo)體裝置及制造該半導(dǎo)體裝置的方法。本發(fā)明還涉及裝配有該半導(dǎo)體裝置的電子設(shè)備，例如攝像機(jī)。
背景技術(shù)：
被廣泛使用的固態(tài)成像裝置包括以MOS圖像傳感器(例如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS))為代表的放大型固態(tài)成像裝置和以電荷耦合器件(CCD)圖像傳感器為代表的電荷轉(zhuǎn)移型固態(tài)成像裝置。這些固態(tài)成像裝置廣泛地用于數(shù)字靜態(tài)攝像機(jī)、數(shù)字動(dòng)態(tài)攝像機(jī)等。此外，近年來(lái)，由于其較低的電源電壓低能耗等，MOS圖像傳感器已經(jīng)用于安裝在移動(dòng)裝置(如攝像機(jī)手機(jī)和PDA(個(gè)人數(shù)字助理))上的大部分固態(tài)成像裝置。MOS固態(tài)成像裝置包括像素陣列(像素區(qū)域)和外圍電路區(qū)域，像素陣列中多個(gè)單元像素以二維陣列布置。單位像素由光電二極管和多個(gè)像素晶體管形成，用作為光電轉(zhuǎn)換部分。像素晶體管可以是三個(gè)MOS晶體管:傳輸晶體管、復(fù)位晶體管和放大晶體管，或者可以是還包括選擇晶體管的四個(gè)晶體管。一些MOS固態(tài)成像裝置中，具有像素區(qū)域的半導(dǎo)體芯片電連接到其中形成用于信號(hào)處理的邏輯電路的半導(dǎo)體芯片以形成一個(gè)裝置，該像素區(qū)域上布置多個(gè)像素。已經(jīng)提出了這樣的裝置的各種類(lèi)型。例如，日本未經(jīng)審查專(zhuān)利公開(kāi)N0.2006-49361公開(kāi)了一種半導(dǎo)體模塊，其中，具有用于每個(gè) 像素單元的微墊的背面照明的圖像傳感器和具有微型墊的信號(hào)處理芯片經(jīng)由微凸緣彼此連接，該信號(hào)處理芯片上形成信號(hào)處理電路。日本未經(jīng)審查專(zhuān)利申請(qǐng)公開(kāi)N0.2007-13089公開(kāi)了一種裝置，其中，傳感器芯片和信號(hào)處理芯片安裝在插入件(中間基底)上。傳感器芯片是具有成像像素的背面照明的MOS固態(tài)成像裝置，并且信號(hào)處理芯片具有執(zhí)行信號(hào)延伸的外圍電路。在日本未經(jīng)審查專(zhuān)利申請(qǐng)公開(kāi)N0.2008-130603中，成像裝置包括圖像傳感器芯片、薄層電路板和用于信號(hào)處理的邏輯芯片。此外，還公開(kāi)了裝置的結(jié)構(gòu)中薄層電路板和邏輯芯片彼此電連接。在這種情況下，薄層電路板從圖像傳感器芯片的后側(cè)通過(guò)通孔過(guò)孔電連接。此外，日本專(zhuān)利N0.4000507中公開(kāi)了一種固態(tài)成像裝置，在透明基底上支撐的固態(tài)成像元件上具有穿透電極，其中固態(tài)成像元件電連接到柔性電路基底。此外，日本未經(jīng)審查專(zhuān)利申請(qǐng)公開(kāi)N0.2003-31785中公開(kāi)了一種背面照明的固態(tài)成像裝置，具有從支撐基底中通過(guò)的電極。如日本未經(jīng)審查專(zhuān)利申請(qǐng)公開(kāi)2006-49361、2007-13089和2008-130603中所描述，已經(jīng)提出用于將圖像傳感器芯片和不同的電路芯片(例如邏輯電路)結(jié)合的各種技術(shù)。在這些技術(shù)中，任何功能芯片幾乎都是預(yù)先完全制成并隨后安裝到基底上，同時(shí)通過(guò)形成連接通孔允許芯片之間進(jìn)行連接。

發(fā)明內(nèi)容
從以上的固態(tài)成像裝置的任一種可以看出，一種構(gòu)造半導(dǎo)體裝置的方法是通過(guò)使用穿過(guò)基底的連接導(dǎo)體進(jìn)行不同的微芯片之間的連接。然而，需要在絕緣的同時(shí)使連接孔深深地形成在基底中。因此，從處理連接孔和嵌入連接導(dǎo)體的過(guò)程的成本有效性的觀(guān)點(diǎn)看實(shí)際上很難。另一方面，形成具有約I微米的小直徑的接觸孔利用的是將較上面的芯片減薄到最小。然而在這種情況下，需要一些復(fù)雜的步驟，如將較上面的芯片結(jié)合在支撐基底上，使成本增加。為了將連接導(dǎo)體嵌入具有大高寬比的連接孔，因?yàn)樾枰褂镁哂休^好的可涂覆性的CVD膜(例如鎢(W))作為連接導(dǎo)體，連接導(dǎo)體材料受到限制。為了簡(jiǎn)單地通過(guò)大規(guī)模生產(chǎn)具有經(jīng)濟(jì)效益，希望選取這樣的技術(shù)使得該連接孔的高寬比極大減小以容易地形成孔，并且孔在相關(guān)技術(shù)晶片制造過(guò)程中處理，而不使用專(zhuān)門(mén)的連接孔處理。此外，希望通過(guò)設(shè)計(jì)成像區(qū)域和用于信號(hào)處理的邏輯電路的兩者以充分地發(fā)揮它們相應(yīng)的性能，提供具有高性能的固態(tài)成像裝置。除了固態(tài)成像裝置外，還希望通過(guò)設(shè)計(jì)電路以充分地發(fā)揮它們相應(yīng)的特性，提供具有高性能半導(dǎo)體集成電路的任意其它半導(dǎo)體裝置。鑒于上述需求和目的提出本發(fā)明，以提供允許其電路充分地發(fā)揮它們各自的能力的固態(tài)成像裝置，以獲得大規(guī)模產(chǎn)生以及成本的降低。并且，本發(fā)明旨在提供一種裝配有上述固態(tài)成像裝置的電子設(shè)備，例如攝像機(jī)。根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體裝置是包括微芯片的背面照明的固態(tài)成像裝置，通過(guò)將具有半成品狀態(tài)的像素陣列(以下也稱(chēng)為半成品的像素陣列)的第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電 路(以下也稱(chēng)為半成品的邏輯電路)的第二半導(dǎo)體晶片結(jié)合起來(lái)并隨后完成電路以使它們成為微芯片。結(jié)合可以包括將半導(dǎo)體晶片結(jié)合起來(lái)，減薄所述第一半導(dǎo)體晶片，以及將所述像素陣列和所述邏輯電路電連接。在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置中，像素陣列形成在第一半導(dǎo)體晶片制成的微芯片部分上，并且邏輯電路形成在第二半導(dǎo)體晶片制成的微芯片部分上。因此，像素陣列和邏輯電路在優(yōu)選的條件下形成。在優(yōu)選的處理技術(shù)下，可以形成發(fā)揮充分的特性能力的像素陣列和邏輯電路。具有半成品的邏輯電路的第二半導(dǎo)體晶片也可以用作為支撐將被減薄的第一半導(dǎo)體晶片的基底。隨后，將具有半成品狀態(tài)的像素陣列的所述第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電路的所述第二半導(dǎo)體晶片結(jié)合起來(lái)。最后，形成成品狀態(tài)的像素陣列和成品狀態(tài)的邏輯電路。因此，可以獲得適于大規(guī)模生產(chǎn)的背面照明的固態(tài)成像裝置以及降低的成本。根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置制備具有半成品狀態(tài)的像素陣列的第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電路的第二半導(dǎo)體晶片。該方法包括以下步驟:將所述第一半導(dǎo)體晶片與所述第二半導(dǎo)體晶片結(jié)合起來(lái)；將所述第一半導(dǎo)體晶片減薄；并且將所述像素陣列和所述邏輯電路電連接。該方法還包括以下步驟:完成結(jié)合在一起的所述第一半導(dǎo)體晶片和所述第二半導(dǎo)體晶片并將它們切成用于各微芯片的片。因此，可以生產(chǎn)背面照明的固態(tài)成像裝置。在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置中，像素陣列形成在第一半導(dǎo)體晶片的微芯片部分上，并且邏輯電路形成在第二半導(dǎo)體晶片的微芯片部分上。像素陣列和邏輯電路都可以在優(yōu)選的條件下形成。換言之，在優(yōu)選的處理技術(shù)下，可以形成發(fā)揮充分的特性能力的像素陣列和邏輯電路。此外，具有半成品的邏輯電路的第二半導(dǎo)體晶片也可以用作為支撐將被減薄的第一半導(dǎo)體晶片的基底。隨后，將具有半成品狀態(tài)的像素陣列的所述第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電路的所述第二半導(dǎo)體晶片結(jié)合起來(lái)，然后進(jìn)行減薄和電連接，然后完成晶片并將它們分為各個(gè)微芯片。因此，可以大規(guī)模生產(chǎn)背面照明的固態(tài)成像裝置。從而，能夠以及低成本生產(chǎn)固態(tài)成像裝置。根據(jù)本發(fā)明的實(shí)施例的電子設(shè)備，包括:固態(tài)成像裝置；光學(xué)系統(tǒng)，其將入射光線(xiàn)引入所述固態(tài)成像裝置中的光電二極管中；以及信號(hào)處理電路，處理從所述固態(tài)成像裝置輸出的信號(hào)。在該電子設(shè)備中，固態(tài)成像裝置是包括微芯片的背面照明的固態(tài)成像裝置，通過(guò)將具有半成品狀態(tài)的像素陣列的第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電路的第二半導(dǎo)體晶片結(jié)合起來(lái)并隨后完成電路以使它們成為微芯片。結(jié)合可以包括將半導(dǎo)體晶片結(jié)合起來(lái)，減薄所述第一半導(dǎo)體晶片，以及將所述像素陣列和所述邏輯電路電連接。由于本發(fā)明的電子設(shè)備包括本發(fā)明的實(shí)施例的固態(tài)成像裝置，可以形成用于固態(tài)成像裝置的發(fā)揮充分的特性能力的像素陣列和邏輯電路。此外，能夠以低成本生產(chǎn)固態(tài)成像裝置。從而，能夠以低成本生產(chǎn)電子設(shè)備。根據(jù)本發(fā)明的一個(gè)實(shí)施例，半導(dǎo)體裝置包括微芯片，通過(guò)將具有半成品狀態(tài)的第一半導(dǎo)體集成電路的第一半導(dǎo)體晶片與具有半成品狀態(tài)的第二半導(dǎo)體集成電路的第二半導(dǎo)體晶片結(jié)合起來(lái)并隨后完成電路以使它們成為微芯片。結(jié)合可以包括將半導(dǎo)體晶片結(jié)合起來(lái)，減薄所述第一半導(dǎo)體晶片，以及將所述第一半導(dǎo)體集成電路和所述第二半導(dǎo)體集成電路電連接。在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置中，第一半導(dǎo)體集成電路形成在第一半導(dǎo)體晶片制成的微芯片部分上，并且第二半導(dǎo)體集成電路形成在第二半導(dǎo)體晶片制成的微芯片部分上。因此，第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路在優(yōu)選的條件下形成。在優(yōu)選的處理技術(shù)下，可以形成發(fā)揮充分的特性能力的第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路。具有第二半導(dǎo)體集成電路的第二半導(dǎo)體晶片也可以用作為支撐將被減薄的第一半導(dǎo)體晶片的基底。隨后，將具有半成品狀態(tài)的第一半導(dǎo)體集成電路的所述第一半導(dǎo)體晶片與具有半成品狀態(tài)的第二半導(dǎo)體集成電路的所述第二半導(dǎo)體晶片結(jié)合起來(lái)以最終完成半導(dǎo)體集成電路。因此，可以獲得適于大規(guī)模生產(chǎn)的半導(dǎo)體裝置以及降低的成本。根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置制備具有半成品狀態(tài)的第一半導(dǎo)體集成電路的第一半導(dǎo)體晶片與具有半成品狀態(tài)的第一半導(dǎo)體集成電路的第二半導(dǎo)體晶片。該方法包括以下步驟:將所述第一半導(dǎo)體晶片與所述第二半導(dǎo)體晶片結(jié)合起來(lái)；將所述第一半導(dǎo)體晶片減??；并且將所述第一半導(dǎo)體集成電路和所述第二半導(dǎo)體集成電路電連接。該方法還包括以下步驟:完成結(jié)合在一起的所述第一半導(dǎo)體晶片和所述第二半導(dǎo)體晶片并將它們切成用于各微芯片的 片。
在根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置中，第一半導(dǎo)體集成電路形成在第一半導(dǎo)體晶片的微芯片部分上，并且第二半導(dǎo)體集成電路形成在第二半導(dǎo)體晶片的微芯片部分上。因此，第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路在優(yōu)選的條件下形成。在優(yōu)選的處理技術(shù)下，可以形成發(fā)揮充分的特性能力的第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路。此外，具有半成品的第二半導(dǎo)體集成電路的第二半導(dǎo)體晶片也可以用作為支撐將被減薄的第一半導(dǎo)體晶片的基底。隨后，將具有半成品狀態(tài)的第一半導(dǎo)體集成電路的所述第一半導(dǎo)體晶片與具有半成品狀態(tài)的第二半導(dǎo)體集成電路的所述第二半導(dǎo)體晶片結(jié)合起來(lái)，然后進(jìn)行減薄和電連接，然后完成晶片并將它們分為各個(gè)微芯片。因此，可以大規(guī)模生產(chǎn)半導(dǎo)體裝置。從而，能夠以及低成本生產(chǎn)半導(dǎo)體裝置。在根據(jù)本發(fā)明的任何實(shí)施例的半導(dǎo)體裝置中，發(fā)揮它們的各自的充分的特性能力的像素陣列和邏輯電路形成在每個(gè)微芯片部分中。從而，可以提供高性能的半導(dǎo)體裝置或背面照明的固態(tài)成像裝置。此外，可以提供具有良好的大規(guī)模生產(chǎn)率和成本有效性的高性能的背面照明的固態(tài)成像裝置。此外，在根據(jù)本發(fā)明的任何實(shí)施例的半導(dǎo)體裝置中，發(fā)揮它們的各自的充分的特性能力的第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路形成在每個(gè)微芯片部分中。從而，可以提供高性能的半導(dǎo)體裝置。此外，可以提供具有良好的大規(guī)模生產(chǎn)率和成本有效性的高性能的半導(dǎo)體裝置。在根據(jù)本發(fā)明的任何實(shí)施例的半導(dǎo)體裝置中，在優(yōu)選的處理技術(shù)下，可以制造具有發(fā)揮充分的特性能力的像素陣列和邏輯電路的高性能的半導(dǎo)體裝置或高性能的背面照明的固態(tài)成像裝置。此外，可以提供具有良好的大規(guī)模生產(chǎn)率和成本有效性的高性能的背面照明的固態(tài)成像裝置。 在根據(jù)本發(fā)明的任何實(shí)施例的半導(dǎo)體裝置中，在優(yōu)選的處理技術(shù)下，可以制造具有發(fā)揮充分的特性能力的第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路的高性能的半導(dǎo)體裝置。此外，可以生產(chǎn)具有良好的大規(guī)模生產(chǎn)率和成本有效性的高性能的半導(dǎo)體裝置。根據(jù)本發(fā)明的實(shí)施例的電子設(shè)備包括具有較低生產(chǎn)成本的高性能的固態(tài)成像裝置。因此，可以提供便宜并且可靠的電子設(shè)備。


圖1是示出根據(jù)本發(fā)明的實(shí)施例的MOS固態(tài)成像裝置的結(jié)構(gòu)的示意圖；圖2A至2C是示出根據(jù)本發(fā)明的實(shí)施例的固態(tài)成像裝置的示意圖；圖3是示出根據(jù)本發(fā)明的第一實(shí)施例的固態(tài)成像裝置的主要部分的示意圖；圖4是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
一)視圖；圖5是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
二)視圖；圖6是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
三)視圖；圖7是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
四)視圖8是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
五)視圖；圖9是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
六)視圖；圖10是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的示例的(第七)視圖；圖11是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
八)視圖；圖12是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
九)視圖；圖13是示出根據(jù)本發(fā)明的第一實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第十)視圖；圖14是示出根據(jù)本發(fā)明的第二實(shí)施例的固態(tài)成像裝置的視圖；圖15是示出根據(jù)本發(fā)明的第三實(shí)施例的固態(tài)成像裝置的視圖；圖16是示出根據(jù)本發(fā)明的第四實(shí)施例的固態(tài)成像裝置的主要部分的視圖；圖17是示出根據(jù)本發(fā)明的第四實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第·一)視圖；圖18是示出根據(jù)本發(fā)明的第四實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
二)視圖；圖19是示出根據(jù)本發(fā)明的第四實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
三)視圖；圖20是示出根據(jù)本發(fā)明的第四實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
四)視圖；圖21是示出根據(jù)本發(fā)明的第四實(shí)施例的制造固態(tài)成像裝置的方法的示例的(第
五)視圖；圖22是是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的主要部分的示例的視圖；圖23是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第一)視圖；圖24是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第二)視圖；圖25是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第三)視圖；圖26是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第四)視圖；圖27是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第五)視圖；圖28是示出根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置的示例的(第六)視圖；并且圖29是示出根據(jù)本發(fā)明的第六實(shí)施例的電子設(shè)備的結(jié)構(gòu)的示意圖。
具體實(shí)施例方式以下，實(shí)施本發(fā)明的最優(yōu)模式將作為其實(shí)施例進(jìn)行描述。實(shí)施例將以如下順序進(jìn)行描述:1.MOS固態(tài)成像裝置的示意結(jié)構(gòu)的示例；
2.第一實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例以及制造固態(tài)成像裝置的方法)；3.第二實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例)；4.第三實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例)；5.第四實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例以及制造固態(tài)成像裝置的方法)；6.第五實(shí)施例(半導(dǎo)體裝置的結(jié)構(gòu)的示例以及制造固態(tài)成像裝置的方法)；7.第六實(shí)施例(電子設(shè)備的示例)；1.MOS固態(tài)成像裝置的示意結(jié)構(gòu)的示例；圖1是示出應(yīng)用于本發(fā)明的任何實(shí)施例的半導(dǎo)體裝置的MOS固態(tài)成像裝置的示例結(jié)構(gòu)的示意圖。圖1所示的MOS固態(tài)成像裝置的結(jié)構(gòu)也適用于根據(jù)本發(fā)明的每個(gè)實(shí)施例的固態(tài)成像裝置。如圖1所示，固態(tài)成像裝置I包括:半導(dǎo)體基底11 ;像素部分(所謂的像素陣列)3，其中多個(gè)具有光電轉(zhuǎn)換部件的像素2規(guī)則地布置在半導(dǎo)體基底11上；以及外圍電路部分。每個(gè)像素(即，單位像素)2包括光電轉(zhuǎn)換部件(如光電二極管)和多個(gè)像素晶體管(所謂的MOS晶體管)。多個(gè)像素晶體管例如可以包括三個(gè)晶體管:傳輸晶體管、復(fù)位晶體管和放大晶體管。或者，多個(gè)像素晶體管可以還包括選擇晶體管，從而包括了四個(gè)晶體管。單位像素的等效電路與常規(guī)使用的相同，因此以下描述中將省略其詳細(xì)。像素2可以是一個(gè)單位像素?；蛘撸袼?可以具有共享的像素結(jié)構(gòu)。共享的像素結(jié)構(gòu)包括多個(gè)光電二極管、多個(gè)傳輸晶體管、一個(gè)共享的浮動(dòng)擴(kuò)散區(qū)和每個(gè)共享的其它像素晶體管，換言之，共享的像素結(jié)構(gòu)包括構(gòu)成多個(gè)單位像素的光電二極管和傳遞晶體管，以及每個(gè)其它共享的像素晶體管。外圍電路部分包括垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5、水平驅(qū)動(dòng)電路6、輸出電路
7、控制電路8等等。`控制電路8接收用于操作模式的指令的輸入時(shí)鐘和數(shù)據(jù)等，并且輸出例如固態(tài)成像裝置的內(nèi)部信息的的信息。換言之，控制電路8產(chǎn)生信號(hào)，例如用于驅(qū)動(dòng)垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5、水平驅(qū)動(dòng)電路6等所參考的時(shí)鐘信號(hào)和控制信號(hào)。然后，控制電路8將這些信號(hào)輸入到垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5、水平驅(qū)動(dòng)電路6等。垂直驅(qū)動(dòng)電路4包括移位寄存器等，并且通過(guò)選擇像素驅(qū)動(dòng)線(xiàn)并每次傳送一行地將用于驅(qū)動(dòng)像素的脈沖提供到所選擇的像素來(lái)驅(qū)動(dòng)線(xiàn)上的像素。換言之，垂直驅(qū)動(dòng)電路4在豎直方向每次傳送一行相繼地執(zhí)行像素區(qū)域3的像素2的選擇性?huà)呙?。然后，垂直?qū)動(dòng)電路4將像素信號(hào)提供到列信號(hào)處理電路5。這里，像素信號(hào)基于根據(jù)每個(gè)像素2的光電轉(zhuǎn)換器(例如光電二極管)上通過(guò)豎直信號(hào)線(xiàn)9接收的光線(xiàn)的量所產(chǎn)生的信號(hào)電荷。在該實(shí)施例中，例如列信號(hào)處理電路5可以用于像素2的每列，并且執(zhí)行從一條線(xiàn)上的每個(gè)像素2輸出的信號(hào)的信號(hào)處理(例如去除噪聲)。換言之，列信號(hào)處理電路5執(zhí)行用于除去針對(duì)像素2的固定模式的噪聲的CDS (相關(guān)雙采樣)以及例如信號(hào)放大和AD (模數(shù))轉(zhuǎn)換的信號(hào)處理。列信號(hào)處理電路5的輸出級(jí)連接到位于該輸出級(jí)和水平信號(hào)線(xiàn)10之間的水平選擇開(kāi)關(guān)(未圖示)。由移位寄存器等構(gòu)成的水平驅(qū)動(dòng)電路6相繼輸出水平掃描脈沖，選擇相應(yīng)的列信號(hào)處理電路5以將其像素信號(hào)輸出到水平信號(hào)線(xiàn)10。輸出電路7對(duì)通過(guò)水平信號(hào)線(xiàn)10從列信號(hào)處理電路5相繼地提供的信號(hào)實(shí)施信號(hào)處理，并且隨后輸出處理后的信號(hào)。具體地，例如輸出電路7可以?xún)H執(zhí)行緩沖或可以執(zhí)行暗電平調(diào)節(jié)、列變化補(bǔ)償、各種數(shù)字信號(hào)處理等。輸入/輸出終端12實(shí)施裝置和外界的信號(hào)交換。圖2A至2C是示出根據(jù)本發(fā)明的實(shí)施例的MOS固態(tài)成像裝置的基本結(jié)構(gòu)的示意圖。首先，將參照?qǐng)D2A描述典型的MOS固態(tài)成像裝置151。典型的MOS固態(tài)成像裝置151包括安裝在一個(gè)半導(dǎo)體芯片152上的像素區(qū)域153、控制電路154和用于信號(hào)處理的邏輯電路155。大體上，圖像傳感器156包括像素區(qū)域153和控制電路154。如圖2B所示，另一方面，根據(jù)本發(fā)明的實(shí)施例的MOS固態(tài)成像裝置21包括安裝在第一半導(dǎo)體芯片部分22上的像素區(qū)域23和控制電路(控制區(qū)域)24，以及安裝在第二半導(dǎo)體芯片部分26上的邏輯電路25，邏輯電路25包括用于信號(hào)處理的信號(hào)處理電路。第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26彼此電連接以形成一個(gè)半導(dǎo)體芯片，用于MOS固態(tài)成像裝置21。如圖2C所示，在根據(jù)本發(fā)明的另一個(gè)實(shí)施例的MOS固態(tài)成像裝置27中，像素區(qū)域23安裝在第一半導(dǎo)體芯片部分22上。并且，控制電路24和包括信號(hào)處理電路的邏輯電路25安裝在第二半導(dǎo)體芯片部分26上。第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26彼此電連接以形成一個(gè)半導(dǎo)體芯片，用于MOS固態(tài)成像裝置27。根據(jù)上述實(shí)施例的MOS固態(tài)成像裝置的特征可以在其制造方法及下術(shù)賓基于這樣的方法的結(jié)構(gòu)中找出。2.第一實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例以及制造固態(tài)成像裝置的方法)現(xiàn)在參照?qǐng)D3和圖4至圖13，將描述半導(dǎo)體裝置(S卩，MOS固態(tài)成像裝置)以及制造固態(tài)成像裝置的方法。在第一實(shí)施例中，首先，如圖4所示，在將作為第一半導(dǎo)體晶片(以下也稱(chēng)為半導(dǎo)體基底)31的每個(gè)微芯片部分的區(qū)域上形成半成品的圖像傳感器或像素陣列(以下也稱(chēng)為像素區(qū)域)23和控制電路(控制區(qū)域)24。換言之，用作為每個(gè)像素的光電轉(zhuǎn)換部件的光電二極管(PD)形成在將形成為半導(dǎo)體基底(例如硅基底)31的每個(gè)微芯片部分的區(qū)域上。然后，每個(gè)像素晶體管的源區(qū)/漏區(qū)33形成在半導(dǎo)體基底31中的半導(dǎo)體阱區(qū)32上。半導(dǎo)體阱區(qū)32通過(guò)引入第一傳導(dǎo)類(lèi)型(例如P型)的雜質(zhì)形成，并且源區(qū)/漏區(qū)33通過(guò)引入第二傳導(dǎo)類(lèi)型(例如η型)的雜質(zhì)形成。每個(gè)像素晶體管的源區(qū)/漏區(qū)33和光電二極管(PD)通過(guò)從基底31的表面注入離子形成。光電二極管(PD)包括η型半導(dǎo)體區(qū)域34和ρ型半導(dǎo)體區(qū)域35。這里，ρ型半導(dǎo)體區(qū)域35在基底31的表面?zhèn)?。在形成像素的基?1的表面上，柵電極36形成在柵絕緣層上。像素晶體管Trl和Tr2通過(guò)柵電極36和成對(duì)的源區(qū)/漏區(qū)33形成。在圖4中，為了簡(jiǎn)化說(shuō)明，示出了代表多個(gè)像素晶體管的兩個(gè)像素晶體管Trl和Tr2。鄰近光電二極管(PD)的像素晶體管Trl相當(dāng)于傳輸晶體管，并且其源區(qū)/漏區(qū)相當(dāng)于浮動(dòng)擴(kuò)散區(qū)(FD)。單位像素30分別通過(guò)隔離區(qū)域38彼此分隔。隔離區(qū)域38由LOCOS(硅局部氧化)、STI (濺溝槽隔離)或使用具有不同于形成為節(jié)點(diǎn)的擴(kuò)散層的傳導(dǎo)類(lèi)型的雜質(zhì)擴(kuò)散層來(lái)形成。LOCOS的過(guò)程中半導(dǎo)體基底31被氧化以形成氧化硅層。STI的過(guò)程在半導(dǎo)體基底31中提供溝槽并用氧化硅層充填溝槽。另一方面，在控制電路(控 制區(qū)域)24上，構(gòu)成控制電路的MOS晶體管形成在半導(dǎo)體基底31上。圖4示出了構(gòu)成控制電路(控制區(qū)域)24的MOS晶體管，由MOS晶體管Tr3和Tr4表示。每個(gè)MOS晶體管Tr3和Tr4包括η型的源區(qū)/漏區(qū)33和柵絕緣層上的柵電極36。之后，在半導(dǎo)體基底31的表面上形成第一絕緣中間層39，并且隨后在絕緣中間層39中形成連接孔，之后形成通過(guò)連接孔連接到理想的晶體管的連接導(dǎo)體44?？梢酝ㄟ^(guò)在包括各晶體管的上表面的半導(dǎo)體基底31的整個(gè)表面上堆疊第一絕緣薄層43a(例如氧化硅膜)和第二絕緣薄層43b (例如氮化硅膜)來(lái)形成具有不同高度的連接導(dǎo)體44。這里，在用于提供連接到柵電極36和源區(qū)/漏區(qū)33并隨后充填連接導(dǎo)體44的接觸孔的刻蝕過(guò)程中，第二絕緣薄層43b用作為刻蝕阻擋物。第一絕緣中間層39形成在第二絕緣薄層43b上。然后，在第一絕緣中間層39中選擇性地形成具有不同深度的連接孔，到達(dá)作為刻蝕阻擋物的第二絕緣薄層43b。隨后，附加的連接孔通過(guò)選擇性地刻蝕形成在第一絕緣薄層43a和第二絕緣薄層43b的具有相同膜厚的相應(yīng)的部分中，從而這些附加的連接孔可以分別與之前的連接孔相通。之后，連接導(dǎo)體44嵌入每個(gè)形成的連接孔中。在不使用刻蝕阻擋物來(lái)提供接觸孔的情況下，可以不形成第二絕緣薄層43b。接下來(lái)，多個(gè)層形成在絕緣中間層39中，從而層可以連接到相應(yīng)的連接導(dǎo)體44。在該示例中，通過(guò)形成三個(gè)金屬布線(xiàn)層40來(lái)形成多布線(xiàn)層41，但是不限于此。金屬布線(xiàn)層40由銅(Cu)布線(xiàn)形成。一般地，每個(gè)銅布線(xiàn)覆蓋有防止Cu分散的障礙金屬層。因此，在多布線(xiàn)層41上形成銅布線(xiàn)40的帽層(所謂的保護(hù)層42)。在上述的步驟中，形成具有半成品的像素區(qū)域23和控制電路24的第一半導(dǎo)體基底31。另一方面，如圖5所示，在第二半導(dǎo)體基底(半導(dǎo)體晶片)45的將要作為每個(gè)微芯片部分的區(qū)域上形成包括用于信號(hào) 處理的信號(hào)處理電路的半成品的邏輯電路25。此外，在第二半導(dǎo)體基底(例如半導(dǎo)體晶片)45的表面?zhèn)鹊腜型半導(dǎo)體阱區(qū)46上，形成邏輯電路的多個(gè)MOS晶體管形成為使得MOS晶體管分別通過(guò)隔離區(qū)域50彼此分隔開(kāi)。這里，多個(gè)MOS晶體管由MOS晶體管Tr6、Tr7和Tr8表示。每個(gè)MOS晶體管Tr6、Tr7和Tr8使用一對(duì)η型源區(qū)/漏區(qū)47和形成在柵絕緣層上的柵電極48來(lái)形成。邏輯電路25可以由CMOS晶體管構(gòu)成。之后，第一絕緣中間層49形成在半導(dǎo)體基底45的表面，并且隨后在絕緣中間層49中形成連接孔，之后形成通過(guò)相應(yīng)的連接孔連接到理想的晶體管的連接導(dǎo)體54?？梢酝ㄟ^(guò)在包括各晶體管的上表面的半導(dǎo)體基底45的整個(gè)表面上堆疊第一絕緣薄層43a (例如氧化硅膜)和第二絕緣薄層43b (例如氮化硅膜)來(lái)形成具有不同高度的連接導(dǎo)體54。這里，第二絕緣薄層43b用作為刻蝕阻擋物。第一絕緣中間層49形成在第二絕緣薄層43b上。然后，在第一絕緣中間層49中選擇性地形成具有不同深度的連接孔，到達(dá)作為刻蝕阻擋物的第二絕緣薄層43b。隨后，附加的連接孔通過(guò)選擇性地刻蝕形成在第一絕緣薄層43a和第二絕緣薄層43b的具有相同膜厚的相應(yīng)的部分中，從而這些附加的連接孔可以分別與之前的連接孔相通。之后，連接導(dǎo)體44嵌入每個(gè)形成的連接孔中。另一方面，在將作為每個(gè)微芯片部分的區(qū)域的理想位置處，連接孔從第一絕緣中間層49的表面形成到半導(dǎo)體基底45中的預(yù)定深度的位置。然后，用于引出電極的連接導(dǎo)體51嵌入形成的連接孔。連接導(dǎo)體51可以由銅(Cu)、鎢(W)、多晶硅等形成。在嵌入連接導(dǎo)體51前，在連接孔的內(nèi)壁表面上形成絕緣層52，以將連接導(dǎo)體51與半導(dǎo)體基底45絕緣。接下來(lái)，多個(gè)層通過(guò)絕緣中間層49形成以連接到相應(yīng)的連接導(dǎo)體54和引出連接導(dǎo)體51。在該示例中，通過(guò)形成三個(gè)金屬布線(xiàn)層53來(lái)形成多布線(xiàn)層55，但是不限于此。金屬布線(xiàn)層53由銅(Cu)布線(xiàn)形成。以類(lèi)似于上述的方式，在多布線(xiàn)層49上形成銅布線(xiàn)53的帽層(所謂的保護(hù)層56)。在上述的步驟中，形成具有半成品的邏輯電路25的第一半導(dǎo)體基底45。接下來(lái)，如圖6所示，第一半導(dǎo)體基底31和第二半導(dǎo)體基底45結(jié)合起來(lái)，從而其相應(yīng)的多布線(xiàn)層41和55可以彼此相對(duì)。結(jié)合可以通過(guò)等離子體結(jié)構(gòu)、粘接劑等執(zhí)行。在用等離子體結(jié)合的情況中，如圖7所示，在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片45的每個(gè)的結(jié)合表面上形成層57，例如等離子體TEOS膜、等離子體SiN膜、SiON膜(阻擋膜)或SiC膜。與層57的結(jié)合表面經(jīng)歷等離子體處理并隨后置于彼此上，然而通過(guò)退火處理結(jié)合。這樣的結(jié)合過(guò)程優(yōu)選地使用等于或小于400°C的低溫處理來(lái)執(zhí)行。這樣的溫度范圍不會(huì)影響結(jié)合過(guò)程和布線(xiàn)等。在用粘接劑的情況中，如圖8所示，在第一半導(dǎo)體晶片31和第二半導(dǎo)體晶片45中的一個(gè)結(jié)合表面上形成粘接層58，并且兩個(gè)晶片隨后通過(guò)粘接層58置于彼此上。在該示例中，使用等離子體結(jié)合來(lái)執(zhí)行該結(jié)合。接下來(lái)，如圖9所示，從第一半導(dǎo)體基底31的后側(cè)31b執(zhí)行研磨和拋光，以使第一半導(dǎo)體基底31成為薄膜。執(zhí)行薄膜處理以封閉光電二極管(PD)。薄膜處理之后，用于暗電流控制的P型半導(dǎo)體層形成在光電二極管(PD)的后側(cè)。例如，具有約600 μ m的厚度的半導(dǎo)體基底31可以減薄到約I至10 μ m，優(yōu)選地約I至5 μ m。一般地使用另外準(zhǔn)備的用于將它們結(jié)合起來(lái)的支撐基底來(lái)執(zhí)行薄膜處理。然而在實(shí)施例中，其上形成邏輯電路25的第二半導(dǎo)體基底45也用作為支撐基底，以使第一半導(dǎo)體基底31成為薄膜。在薄膜處理之后，在基底31的后側(cè)形成例如氧化硅的絕緣中間層59。在背面照明的固態(tài)成像裝置中，第一半導(dǎo)體基底31的后側(cè)31b用作為光線(xiàn)入射表面。接下來(lái)，如圖10所示，連接通孔61在將作為每個(gè)微芯片部分的區(qū)域的理想位置處形成在薄膜化的第一半導(dǎo)體基底31中。連接通孔61通過(guò)第一半導(dǎo)體基底31從后側(cè)31b延伸到第二半導(dǎo)體基底45的布線(xiàn)53的最上層。同時(shí)，在第一半導(dǎo)體基底31中鄰近連接通孔61形成連接孔62，從后側(cè) 31b延伸到第一半導(dǎo)體基底31的第一層布線(xiàn)40。連接通孔61和連接孔62中的每個(gè)可以具有直徑I至5 μ m的接觸區(qū)域。由于連接通孔61和連接孔62在第一半導(dǎo)體基底31成為薄膜后形成，這些孔61和62可以形成為具有較小高寬比的微孔。例如，連接通孔61和連接孔62中的每個(gè)可以具有約5至15μπι的接觸深度。隨后，用于與半導(dǎo)體基底31電絕緣的絕緣層63形成在連接通孔61和連接孔62中的每個(gè)的內(nèi)壁表面上。此時(shí)，制造像素陣列的過(guò)程沒(méi)有完成，因?yàn)檫€沒(méi)有進(jìn)行形成片上顏色濾光片和片上微透鏡的步驟。此外，連接孔61和62兩者都可以在典型的晶片處理的延展期中處理和形成。對(duì)于邏輯電路，適于電路技術(shù)的直到最上層布線(xiàn)53的處理已經(jīng)完成，但是整個(gè)制造過(guò)程沒(méi)有完成。因此，可以獲得制造成本的降低。接下來(lái)，如圖11所示，通過(guò)連接導(dǎo)體64和連接導(dǎo)體65分別嵌入連接通孔61和連接孔62。通過(guò)連接導(dǎo)體64和連接導(dǎo)體65中的每個(gè)可以由如銅(Cu)或鎢(W)的金屬制成。之后，絕緣保護(hù)層66形成在第一半導(dǎo)體基底31的整個(gè)后側(cè)。絕緣保護(hù)層66例如可以由SiCN膜、等離子體氮化硅膜或SiC膜制成。接下來(lái)，如圖12所示，在將被遮光的區(qū)域上形成遮光層67。在該圖中，遮光層67形成在控制電路24上方?；蛘?，也可以形成在其它的像素晶體管上方。遮光層67可以是例如鎢膜的金屬層。遮光層67電連接到具有地電勢(shì)的半導(dǎo)體阱區(qū)32，并且避免處于電浮動(dòng)狀態(tài)。此外，由于電連接到半導(dǎo)體阱區(qū)32的遮光層67具有地電勢(shì)，避免半導(dǎo)體阱區(qū)32處于電浮動(dòng)狀態(tài)。鈍化層68形成在遮光層67的整個(gè)表面上，從而完全覆蓋遮光層67。鈍化層68例如可以是等離子體氮化硅膜或CVD-SiV膜。隨后，連接孔69形成在鈍化層68和絕緣保護(hù)層66中，分別對(duì)應(yīng)于通過(guò)連接導(dǎo)體64和連接導(dǎo)體65。然后，連接布線(xiàn)72 (鋁膜)形成在連接孔69上的阻擋金屬層71上。阻擋金屬層71例如由Ti (下側(cè))/TiN(上側(cè))的堆疊的膜形成。連接布線(xiàn)72通過(guò)阻擋金屬層71連接到通過(guò)連接導(dǎo)體64和連接導(dǎo)體65兩者。連接布線(xiàn)72用于將像素區(qū)域23和控制電路24連接到邏輯電路25并用作為從上側(cè)的引出電極，或用作為所謂的電極墊。以下，連接布線(xiàn)72也稱(chēng)為電極墊。因此，由形成在第一半導(dǎo)體基底31上的像素區(qū)域23和控制電路24構(gòu)成的圖像傳感器通過(guò)連接導(dǎo)體65、電極墊72和通過(guò)連接導(dǎo)體64電連接到形成在第二半導(dǎo)體基底45上的邏輯電路25。之后，在這些結(jié)構(gòu)構(gòu)件上形成平面化層73。接下來(lái)，如圖13所示，紅(R)、綠(G)和藍(lán)⑶色片上顏色濾光片74形成在平面化層73上，對(duì)應(yīng)于相應(yīng)的 像素，并且片上微透鏡75隨后形成在相應(yīng)的顏色濾光片74上。換言之，片上顏色濾光片74和片上微透鏡75兩者形成為使得其每個(gè)對(duì)應(yīng)于像素陣列的每個(gè)單位像素。這里，為了方便理解本發(fā)明的實(shí)施例，圖12是示出基底的結(jié)構(gòu)的放大的橫截面圖，但是圖中沒(méi)有示出片上顏色濾光片74和片上微透鏡75。因此，片上顏色濾光片74和片上微透鏡75的間距尺寸相對(duì)于單位像素的間距尺寸減小。接下來(lái)，盡管圖13中未示出，通過(guò)選擇性地移除透鏡材料層75a和平面化層73，電極墊72被暴露。另一方面，在第二半導(dǎo)體基底45側(cè)，基底45的表面被研磨并拋光以暴露用作為引出電極的連接導(dǎo)體51的表面。在第二半導(dǎo)體基底45的連接導(dǎo)體51的暴露的表面上形成鈍化層76后，在鈍化層76中形成與連接導(dǎo)體51對(duì)應(yīng)的開(kāi)口 77。球形電極凸緣78形成為通過(guò)開(kāi)口 77電連接到連接導(dǎo)體51 (參見(jiàn)圖3)。因此，在第一半導(dǎo)體基底31中像素區(qū)域23和控制電路24都成為成品狀態(tài)。在第二半導(dǎo)體基底45中，邏輯電路25成為成品狀態(tài)。隨后，形成的產(chǎn)品分成各個(gè)微芯片，從而獲得圖3所示的理想的背面照明的固態(tài)成像裝置79。在第一實(shí)施例的固態(tài)成像裝置79中，如果使用電極墊72，裝置79可以通過(guò)連到電極墊72的線(xiàn)電連接到外部布線(xiàn)。如果使用電極凸緣78，裝置79可以通過(guò)面向下結(jié)合電連接到外部布線(xiàn)。用戶(hù)可以根據(jù)需求選擇電極墊72和電極凸緣78中的一種。在第一實(shí)施例中，可以使用電極墊72相對(duì)于半導(dǎo)體晶片檢查固態(tài)成像裝置。此夕卜，檢測(cè)包括兩個(gè)檢查步驟，一個(gè)在晶片狀態(tài)中，另一個(gè)在切割成芯片后的最后的模塊狀態(tài)中。根據(jù)本發(fā)明的第一實(shí)施例的固態(tài)成像裝置79及其制造方法，像素區(qū)域23和控制電路24都形成在來(lái)自第一半導(dǎo)體基底31的微芯片部分上。此外，用于信號(hào)處理的邏輯電路25形成在來(lái)自第二半導(dǎo)體基底45的微芯片部分上。這樣，像素陣列的功能和邏輯電路的功能被分配在不同的微芯片部分上，從而可以將適當(dāng)?shù)奶幚砑夹g(shù)分別用于像素陣列和邏輯電路。從而，可以有效地發(fā)揮像素陣列和邏輯電路的性能。因此，可以提供高性能的固態(tài)成像裝置。在圖2C所示的裝置的結(jié)構(gòu)中，僅用于接收入射光線(xiàn)的像素區(qū)域23可以形成在半導(dǎo)體芯片部分22側(cè)。因此，控制電路24和邏輯電路25可以分別地形成在半導(dǎo)體芯片部分26上。因此，可以獨(dú)立地選擇適用于各個(gè)功能微芯片的處理技術(shù)，同時(shí)還可以減小產(chǎn)生模塊的表面面積。由于像素陣列和邏輯電路可以采用典型的晶片處理技術(shù)結(jié)合安裝，因此還可以方便裝置的生產(chǎn)。具有半成品的狀態(tài)的像素區(qū)域23和控制電路24的第一半導(dǎo)體基底31和具有半成品的狀態(tài)的邏輯電路25的第二半導(dǎo)體基底45安裝到一起，隨后將第一半導(dǎo)體基底31制成薄膜。換言之，第二半導(dǎo)體基底45可被用作支撐基底，用以將第一半導(dǎo)體基底31制成薄膜。因此，可以減少結(jié)構(gòu)構(gòu)件的數(shù)目并減少制造步驟的數(shù)目。此外，由于在薄膜形成期間形成通過(guò)連接孔，因此可以減小孔的高寬比，并且可以高精度地執(zhí)行連接孔的形成。此外，通過(guò)連接導(dǎo)體61和連接導(dǎo)體62嵌入具有小高寬比的通過(guò)連接孔和連接孔中。因此，可以使用的金屬材料可以包括具有低可涂覆性的材料(例如銅(Cu))和具有高可涂覆性的材料(例如鎢(W))。換言之，連接導(dǎo)體材料幾乎不對(duì)裝置產(chǎn)生約束。因此，像素區(qū)域和控制電路可以高精度地電連接到邏輯電路。因此，可以大規(guī)模產(chǎn)生制造高性能的固態(tài)成像裝置，同時(shí)保持生產(chǎn)成本降低。3.第二實(shí)施例
·
(固態(tài)成像裝置的結(jié)構(gòu)的示例)參照?qǐng)D14，將描述根據(jù)本發(fā)明的第二實(shí)施例的固態(tài)成像裝置(S卩，MOS固態(tài)成像裝置)。根據(jù)本發(fā)明的第二實(shí)施例的固態(tài)成像裝置81以類(lèi)似于第一實(shí)施例的方式構(gòu)成，除了以下方面:在本實(shí)施例中，僅形成第一半導(dǎo)體基底31側(cè)上的電極墊72,同時(shí)省略第二半導(dǎo)體基底45側(cè)的連接導(dǎo)體51、絕緣層52和電極凸緣78。此外，76形成在第二半導(dǎo)體基底45的后側(cè)。其它的結(jié)構(gòu)構(gòu)件與上述的第一實(shí)施例中的相同。因此，相應(yīng)的結(jié)構(gòu)構(gòu)件由與圖3中的相同的附圖標(biāo)記表示，以省略對(duì)其重復(fù)地說(shuō)明。此外，通過(guò)與圖4至圖13所示的第一實(shí)施例相同的方法制造固態(tài)成像裝置81，除了以下方面:本實(shí)施例的方法不包括形成連接導(dǎo)體51、絕緣層52和電極凸緣78以及形成連接孔(用于形成連接導(dǎo)體51)的步驟。第二實(shí)施例的固態(tài)成像裝置發(fā)揮與第一實(shí)施例中的相同的有利效果，因?yàn)槌姌O凸緣78外具有與第一實(shí)施例中的相似的結(jié)構(gòu)。在第二實(shí)施例中，連接孔、絕緣層62和連接通孔61沒(méi)有預(yù)先形成在邏輯電路側(cè)。因此，可以實(shí)現(xiàn)更低的成本。4.第三實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例)現(xiàn)在參照?qǐng)D15，將描述根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體裝置(即，MOS固態(tài)成像裝置)。根據(jù)本發(fā)明的第三實(shí)施例的固態(tài)成像裝置83中，形成在第一半導(dǎo)體基底31側(cè)的像素區(qū)域23和控制電路24通過(guò)形成在第一半導(dǎo)體基底31中的一個(gè)通過(guò)連接導(dǎo)體84電連接到形成在第二半導(dǎo)體基底45側(cè)的邏輯電路25。換言之，連接通孔85通過(guò)第一半導(dǎo)體基底31從第一半導(dǎo)體基底的后側(cè)31b延伸到第二半導(dǎo)體基底45的布線(xiàn)53的最上層。此外，部分連接通孔85到達(dá)第一半導(dǎo)體基底31的布線(xiàn)40的最上層。在連接通孔85的內(nèi)壁表面上形成絕緣層63后，通過(guò)連接導(dǎo)體84嵌入連接通孔85以連接像素區(qū)域23和控制電路24側(cè)的布線(xiàn)40以及邏輯電路25側(cè)的布線(xiàn)53。在上述的第一實(shí)施例中，連接導(dǎo)體65連接到布線(xiàn)40的第一層，同時(shí)連接導(dǎo)體65用作為連接端。然而，在第二實(shí)施例中，通過(guò)連接導(dǎo)體84連接到布線(xiàn)40的最上層。布線(xiàn)40的各層彼此連接，從而連接到通過(guò)連接導(dǎo)體84的其最上層將用作為連接端。在本實(shí)施例中，像素區(qū)域23和控制電路24通過(guò)一個(gè)通過(guò)連接導(dǎo)體84連接到邏輯電路25。從而，不形成第一實(shí)施例中所述的用作為連接布線(xiàn)的最上層的電極墊72。其它的結(jié)構(gòu)構(gòu)件與上述的第一實(shí)施例中的相同。因此，相應(yīng)的結(jié)構(gòu)構(gòu)件由與圖3中的相同的附圖標(biāo)記表示，以省略對(duì)其重復(fù)地說(shuō)明。此外，通過(guò)與圖4至圖13所示的第一實(shí)施例相同的方法制造固態(tài)成像裝置83，除了形成連接導(dǎo)體65和電極墊72的步驟以及選擇性地刻蝕透鏡材料層75a和平面化層73的步驟。在第三實(shí)施例中，可以使用電極凸緣從連接導(dǎo)體51檢查固態(tài)成像裝置。根據(jù)第三實(shí)施例的固態(tài)成像裝置83，像素區(qū)域23和控制電路24通過(guò)一個(gè)通過(guò)連接導(dǎo)體84電連接到邏輯電路25。此外，省略了電極墊72。因此，相比第一實(shí)施例簡(jiǎn)化了裝置的結(jié)構(gòu)。此外，減少了制造步驟的數(shù)目。因此，可以獲得制造成本的進(jìn)一步降低。此外，可以發(fā)揮與第一實(shí)施例中描述的相同的效果。5.第四實(shí)施例(固態(tài)成像裝置的結(jié)構(gòu)的示例以及其制造方法)
現(xiàn)在參照?qǐng)D16和圖17至圖21，將描述根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體裝置(即，MOS固態(tài)成像裝置)以及制造固態(tài)成像裝置的方法。在第四實(shí)施例中，首先，如圖17所示，在將作為第一半導(dǎo)體基底31的每個(gè)微芯片部分的區(qū)域上形成半成品的圖像傳感器或像素區(qū)域23和控制電路24。本實(shí)施例中的制造步驟與上述第一實(shí)施例的圖4中所示的相同。與圖4中相同的附圖標(biāo)記用于代表相應(yīng)的或類(lèi)似的部分。因此，將省略重復(fù)的描述。然而，在本實(shí)施例中，多布線(xiàn)層41形成在第一半導(dǎo)體基底31上。然而，過(guò)程在形成布線(xiàn)40的最上層時(shí)完成。換言之，過(guò)程在布線(xiàn)40的最上層暴露時(shí)完成。圖4中所示的保護(hù)層42不形成在被暴露的層上。另一方面，如圖18所示，在第二半導(dǎo)體基底45的將要作為每個(gè)微芯片部分的區(qū)域上形成用于信號(hào)處理電路的半成品的邏輯電路25。本實(shí)施例中的制造步驟與上述第一實(shí)施例的圖5中所示的相同。與圖5中相同的附圖標(biāo)記用于代表相應(yīng)的結(jié)構(gòu)組件。因此，將省略重復(fù)的描述。然而，在本實(shí)施例中，多布線(xiàn)層55形成在第二半導(dǎo)體基底45上，并且過(guò)程在形成布線(xiàn)53的最上層時(shí)完成。換言之，過(guò)程在布線(xiàn)53的最上層暴露時(shí)完成。圖5中所示的保護(hù)層56不形成在被暴露的層上。接下來(lái)，如圖19所示，第一半導(dǎo)體基底31和第二半導(dǎo)體基底45結(jié)合起來(lái)，從而其相應(yīng)的多布線(xiàn)層41和55可以彼此相對(duì)，同時(shí)其布線(xiàn)40和53彼此連接并且其絕緣中間層39和49彼此連接。在該結(jié)合過(guò)程中，布線(xiàn)40和53是銅(Cu)布線(xiàn)，并且絕緣中間層39和49是氧化硅膜。此外，半導(dǎo)體基底31和45置于彼此上，在受到預(yù)定的載荷的同時(shí)被加熱，同時(shí)其相應(yīng)的Cu布線(xiàn)40和50彼此直接接觸。同時(shí)，絕緣中間層39和49可以彼此連接。此時(shí)的加熱溫度例如約300°C，防止Cu布線(xiàn)退化。接下來(lái)，如圖20所示，從第一半導(dǎo)體基底31的后側(cè)31b執(zhí)行研磨和拋光，以減薄第一半導(dǎo)體基底31。執(zhí)行薄膜處理以封閉光電二極管(PD)。薄膜處理之后，絕緣中間層59(例如氧化硅膜)形成在基底31的后側(cè)。隨后，在薄膜化的第一半導(dǎo)體基底31中形成連接孔88。連接孔88位于將作為每個(gè)微芯片部分的區(qū)域中的理想位置，并且從基底31的后側(cè)31b延伸到布線(xiàn)40的第一層。在連接孔88的內(nèi)壁表面上形成絕緣層63。然而形成連接通孔61和連接孔62。連接通孔61在第二半導(dǎo)體基底45側(cè)到達(dá)布線(xiàn)53的最上層。接下來(lái)，通過(guò)連接導(dǎo)體64和連接導(dǎo)體65分別嵌入連接通孔61和連接孔62。之后，絕緣保護(hù)層66形成在第一半導(dǎo)體基底31的后側(cè)31b的整個(gè)表面。圖20所示的制造步驟與圖9至圖11中所示的相同。與圖9至圖11中相同的附圖標(biāo)記用于代表相應(yīng)的結(jié)構(gòu)組件。因此，將省略重復(fù)的描述。接下來(lái)，如圖21所示，電極墊72和遮光層67形成在第一半導(dǎo)體基底31側(cè)。這里，電極墊72連接到連接導(dǎo)體62和通過(guò)連接導(dǎo)體61。此外，在同側(cè)形成平面化層73、片上顏色濾光片74和片上微透鏡74。另一方面，在第二半導(dǎo)體基底45側(cè)，基底被研磨并拋光以暴露用連接導(dǎo)體51。形成鈍化層76后，電極凸緣78形成在連接導(dǎo)體51上(參見(jiàn)圖16)。圖21所示的制造步驟與圖13中所示的相同。與圖13中相同的附圖標(biāo)記用于代表相應(yīng)的結(jié)構(gòu)組件。因此，將省略重復(fù)的描述。隨后，形成的產(chǎn)品分成各個(gè)微芯片，從而獲得圖16所示的理想的背面照明的固態(tài)成像裝置91。在該實(shí)施例中，可以采用圖2B所示的裝置的結(jié)構(gòu)?；蛘撸梢圆捎脠D2C所示的裝置的結(jié)構(gòu)。根據(jù)第四實(shí)施例的固態(tài)成像裝置91及其制造方法，在結(jié)合第一半導(dǎo)體基底31和第二半導(dǎo)體基底45的步驟中，同時(shí)地，布線(xiàn)40和布線(xiàn)53彼此直接連接。從而，像素區(qū)域23和控制電路24電連接到邏輯電路25，完成其電連接。因此，可以進(jìn)一步減少制造步驟的數(shù)目，并且還可以獲得制造成本的進(jìn)一步降低。此外，本實(shí)施例的裝置發(fā)揮與第一實(shí)施例中的相同的有利效果。

6.第五實(shí)施例(半導(dǎo)體裝置的結(jié)構(gòu)的示例及其制造方法)現(xiàn)在參照?qǐng)D22和圖23至圖28，將描述根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置及其制造方法。本發(fā)明的半導(dǎo)體裝置是基上共同安裝第一半導(dǎo)體集成電路和第二半導(dǎo)體集成電路的半導(dǎo)體裝置。在第五實(shí)施例中，首先，如圖23所示，在將作為第一半導(dǎo)體基底(半導(dǎo)體晶片)101上的每個(gè)微芯片部分的區(qū)域上形成半成品的第一半導(dǎo)體集成電路(該示例中的邏輯電路102)。換言之，在形成在半導(dǎo)體基底(例如硅基底)103中的半導(dǎo)體阱區(qū)104上的將作為每個(gè)微芯片部分的區(qū)域上，形成多個(gè)MOS晶體管Trll、Trl2和Trl3。MOS晶體管Trll至Trl3每個(gè)包括一對(duì)源區(qū)/漏區(qū)105和柵電極106，其間布置柵絕緣層。MOS晶體管Trll至Trl3分別通過(guò)隔離區(qū)域107的存在而彼此分隔。這里MOS晶體管由MOS晶體管Trll至Tr 13表示，但是不限于此。邏輯電路102包括CMOS晶體管。因此，這些MOS晶體管可以是η型MOS晶體管或P型晶體管。因此，當(dāng)形成η溝道MOS晶體管時(shí)，在ρ型半導(dǎo)體阱區(qū)上形成η型源區(qū)/漏區(qū)。當(dāng)形成P溝道MOS晶體管時(shí)，在η型半導(dǎo)體阱區(qū)上形成ρ型源區(qū)/漏區(qū)。此外，例如，第一半導(dǎo)體集成電路可以是半導(dǎo)體存儲(chǔ)電路，而不是邏輯電路102。在這種情況下，將作用為第二半導(dǎo)體集成電路的邏輯電路經(jīng)歷半導(dǎo)體存儲(chǔ)電路的信號(hào)處理。接下來(lái)，多個(gè)層通過(guò)中間層絕緣層108形成在導(dǎo)電的基底103上。在該示例中，通過(guò)層疊三個(gè)金屬布線(xiàn)層109來(lái)形成多布線(xiàn)層111。例如，金屬布線(xiàn)層109可以由銅或Cu布線(xiàn)形成。此外，各個(gè)MOS晶體管Trll至Trl3通過(guò)布線(xiàn)109的理想的第一層和連接導(dǎo)體112彼此連接。此外，布線(xiàn)109的三個(gè)層通過(guò)連接導(dǎo)體彼此連接。在多布線(xiàn)層113上形成帽層(所謂的保護(hù)層114)，防止銅布線(xiàn)109分散。另一方面，如圖24所示，在將作為第二半導(dǎo)體基底(半導(dǎo)體晶片)116上的每個(gè)微芯片部分的區(qū)域上形成半成品的第二半導(dǎo)體集成電路(邏輯電路117)。換言之，如圖20所示，在形成在半導(dǎo)體基底(例如硅基底)118中的半導(dǎo)體阱區(qū)119上的將作為每個(gè)微芯片部分的區(qū)域上，形成多個(gè)η溝道MOS晶體管Tr21、Tr22和Tr23。晶體管Tr21至Tr23每個(gè)包括一對(duì)源區(qū)/漏區(qū)121和柵電極122，其間布置柵絕緣層。MOS晶體管Tr21至Tr23分別通過(guò)隔離區(qū)域123的存在而彼此分隔。這里MOS晶體管由MOS晶體管Tr21至Tr23表示，但是不限于此。邏輯電路117包括CMOS晶體管。因此，這些MOS晶體管可以是η溝道MOS晶體管或P溝道晶體管。因此，當(dāng)形成η溝道MOS晶體管時(shí)，在P型半導(dǎo)體阱區(qū)上形成η型源區(qū)/漏區(qū)。當(dāng)形成P溝道MOS晶體管時(shí)，在η型半導(dǎo)體阱區(qū)上形成P型源區(qū)/漏區(qū)。接下來(lái)，多個(gè)層通過(guò)中間層絕緣層124形成在導(dǎo)電的基底118上。在該示例中，通過(guò)層疊三個(gè)金屬布線(xiàn)層125來(lái)形成多布線(xiàn)層126。例如,金屬布線(xiàn)層125可以由銅或Cu布線(xiàn)形成。此外，各個(gè)MOS晶體管Tr21至Tr23通過(guò)布線(xiàn)125的理想的第一層和連接導(dǎo)體112彼此連接。此外，布線(xiàn)125的三個(gè)層通過(guò)連接導(dǎo)體彼此連接。在半導(dǎo)體基底118上，此外，在將作為每個(gè)微芯片部分的區(qū)域的理想位置處，連接孔從第一絕緣中間層124的表面形成到半導(dǎo)體基底118中的預(yù)定深度的位置。然后，用于引出電極的連接導(dǎo)體128嵌入形成的連接孔。連接導(dǎo)體128可以由銅(Cu)、鎢(W)、多晶硅等形成。在嵌入連接導(dǎo)體128前，在連接孔的內(nèi)壁表面上形成絕緣層129，以將連接導(dǎo)體128與半導(dǎo)體基底118絕緣。然后，在多布線(xiàn)層126上形成帽層(所謂的保護(hù)層127)，防止銅布線(xiàn)125分散。接下來(lái)，如圖25所示，第一半導(dǎo)體基底101和第二半導(dǎo)體基底116結(jié)合起來(lái)，從而其相應(yīng)的多布線(xiàn)層1 11和126可以彼此相對(duì)。如上述實(shí)施例的情況，結(jié)合可以通過(guò)等離子體結(jié)構(gòu)、粘接劑等執(zhí)行。在該示例中，在第一半導(dǎo)體晶片101和第二半導(dǎo)體晶片116的每個(gè)的結(jié)合表面上形成層129 (例如等離子體TEOS膜、等離子體SiN膜、SiON膜(阻擋膜)或SiC膜)并通過(guò)等離子體結(jié)合而結(jié)合起來(lái)。接下來(lái)，如圖26所示，從第一半導(dǎo)體基底101的后側(cè)執(zhí)行研磨和拋光，以減薄第一半導(dǎo)體基底101。例如，具有約600 μ m的厚度的半導(dǎo)體基底101可以減薄到約5至10 μ m。接下來(lái)，如圖27所示，連接通孔131在將要作為每個(gè)微芯片部分的區(qū)域的理想位置處形成在薄膜化的第一半導(dǎo)體基底101中。連接通孔131通過(guò)第一半導(dǎo)體基底101從后側(cè)IOlb延伸到第二半導(dǎo)體基底116的布線(xiàn)125的最上層。同時(shí)，在第一半導(dǎo)體基底101中鄰近連接通孔131形成連接孔132，從后側(cè)IOlb延伸到第一半導(dǎo)體基底101上的布線(xiàn)109的第一層部分。由于連接通孔131和連接孔132在第一半導(dǎo)體基底101成為薄膜后形成，這些孔131和132可以形成為具有較小高寬比的微孔。隨后，用于與半導(dǎo)體基底101電絕緣的絕緣層133形成在連接通孔131和連接孔132中的每個(gè)的內(nèi)壁表面上。接下來(lái)，通過(guò)連接導(dǎo)體134和連接導(dǎo)體135分別嵌入連接通孔131和連接孔132。通過(guò)連接導(dǎo)體134和連接導(dǎo)體135中的每個(gè)可以由如銅(Cu)或鎢(W)的金屬制成。
接下來(lái)，如28所示，連接布線(xiàn)136形成在第一半導(dǎo)體基底101的后側(cè)，以形成通過(guò)連接導(dǎo)體134和連接導(dǎo)體135之間的連接。第一半導(dǎo)體集成電路102通過(guò)連接導(dǎo)體135、通過(guò)連接導(dǎo)體134和連接布線(xiàn)136電連接到第二半導(dǎo)體集成電路117。連接布線(xiàn)136用作為電極墊(作為引出電極使用)。絕緣層施加到除連接布線(xiàn)136外的表面，以形成過(guò)敷層139。過(guò)敷層139例如可以是等離子體氮化硅膜。另一方面，在第二半導(dǎo)體基底116側(cè)，基底116的表面被研磨并拋光以暴露用作為引出電極的連接導(dǎo)體128的表面。在第二半導(dǎo)體基底116的連接導(dǎo)體128的暴露的表面上形成鈍化層137后，形成球形電極凸緣138從而可以電連接到連接導(dǎo)體128 (參見(jiàn)圖22)。隨后，形成的產(chǎn)品分成各個(gè)芯片，從而獲得圖22所示的半導(dǎo)體裝置140。根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體裝置140及其制造方法，如前述的實(shí)施例中的情況，第一半導(dǎo)體 集成電路和第二半導(dǎo)體集成電路可以分別通過(guò)它們的優(yōu)選的處理技術(shù)獨(dú)立地形成在不同的微芯片部分上。因此，可以提供高性能的半導(dǎo)體集成電路。此外，通過(guò)將共同在半成品的狀態(tài)下的第一和第二半導(dǎo)體晶片結(jié)合并減薄，將第一和第二集成電路彼此電連接，并且將成品狀態(tài)下的形成的結(jié)合分成微芯片，從而可以獲得加工成本的降低。在第五實(shí)施例中，如第四實(shí)施例的情況，第一和第二半導(dǎo)體基底可以結(jié)合起來(lái)，以將多層布線(xiàn)的布線(xiàn)層彼此直接連接。裝置的這樣的結(jié)構(gòu)可以減少制造步驟的數(shù)目并進(jìn)一步降低制造成本。盡管根據(jù)以上任意實(shí)施例的固態(tài)成像裝置使用電子作為信號(hào)電荷(P型為第一傳導(dǎo)類(lèi)型并且η型為第二傳導(dǎo)類(lèi)型)，然而還可以使用電子空穴作為信號(hào)電荷。在這種情況下，半導(dǎo)體基底、半導(dǎo)體阱區(qū)或半導(dǎo)體區(qū)域的傳導(dǎo)類(lèi)型成為相反的。因此，η型作為第一傳導(dǎo)類(lèi)型并且P型作為第二傳導(dǎo)類(lèi)型。在根據(jù)以上任意實(shí)施例的固態(tài)成像裝置中，第一半導(dǎo)體芯片部分22的厚度可以小于第二半導(dǎo)體芯片部分26的厚度。7.第六實(shí)施例(電子設(shè)備的構(gòu)造的示例)根據(jù)本發(fā)明的實(shí)施例的固態(tài)成像裝置可以用于包括攝像機(jī)系統(tǒng)(例如數(shù)字?jǐn)z像機(jī)和視頻攝像機(jī))的電子設(shè)備、具有成像功能的移動(dòng)電話(huà)和具有成像功能的其它設(shè)備等。圖29示出了根據(jù)本發(fā)明的第六實(shí)施例的作為示例電子設(shè)備的攝像機(jī)的結(jié)構(gòu)。根據(jù)本發(fā)明的攝像機(jī)的示例是可以拍攝靜態(tài)圖像或視頻的視頻攝像機(jī)。本發(fā)明的攝像機(jī)141包括固態(tài)成像裝置142、將入射光線(xiàn)引到固態(tài)成像裝置142的感光器中的光學(xué)系統(tǒng)143和快門(mén)裝置144。此外，攝像機(jī)141包括用于驅(qū)動(dòng)固態(tài)成像裝置142的驅(qū)動(dòng)電路145和用于處理從固態(tài)成像裝置142輸出的信號(hào)的信號(hào)處理電路146。固態(tài)成像裝置142是前述的實(shí)施例的固態(tài)成像裝置的任一種。光學(xué)系統(tǒng)(光學(xué)透鏡)143執(zhí)行從攝影對(duì)象到固態(tài)成像裝置142的成像表面上的圖像光線(xiàn)(入射光線(xiàn))的圖像形成。因此，信號(hào)電荷積累在固態(tài)成像裝置142中達(dá)給定的時(shí)間段。光學(xué)系統(tǒng)143可以是由多個(gè)光學(xué)透鏡構(gòu)成的光學(xué)透鏡系統(tǒng)?？扉T(mén)裝置144控制固態(tài)成像裝置142上的光線(xiàn)照射的周期以及光線(xiàn)遮擋的周期。驅(qū)動(dòng)電路145提供用于控制固態(tài)成像裝置142的傳輸操作和快門(mén)裝置144的快門(mén)操作的驅(qū)動(dòng)信號(hào)。驅(qū)動(dòng)電路145提供的驅(qū)動(dòng)信號(hào)(定時(shí)信號(hào))允許固態(tài)成像裝置142傳輸信號(hào)。信號(hào)處理電路146執(zhí)行各種信號(hào)處理。經(jīng)歷信號(hào)處理的視頻信號(hào)存儲(chǔ)在例如存儲(chǔ)器的存儲(chǔ)介質(zhì)中或輸出出監(jiān)視器。根據(jù)本發(fā)明的第六實(shí)施例的例如攝像機(jī)的電子設(shè)備包括具有較低生產(chǎn)成本的高性能的固態(tài)成像裝置142。因此，可以提供廉價(jià)并且可靠的電子設(shè)備。本發(fā)明包含了與2009年3月19日向日本專(zhuān)利局遞交的日本在先專(zhuān)利申請(qǐng)JP2009-068582中公開(kāi)的主題相關(guān)的主題，這里通過(guò)弓丨用引入其全部?jī)?nèi)容。本領(lǐng)域技術(shù)人員應(yīng)理解，只要在所附權(quán)利要求或與其相當(dāng)?shù)姆秶鷥?nèi)，可以按照設(shè)計(jì)要求等其它因素進(jìn)行各種 改變、結(jié)合、附屬結(jié)合和替代。
權(quán)利要求
1.一種半導(dǎo)體裝置，其具行背面照明的固態(tài)成像裝置，所述半導(dǎo)體裝置包括: 第一半導(dǎo)體層，其包括像素陣列，和 第二半導(dǎo)體層，其包括邏輯電路， 其中， 所述第一半導(dǎo)體層和所述第二半導(dǎo)體層結(jié)合在一起，并且 所述像素陣列和所述邏輯電路電連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，包括 電連接所述像素陣列和所述邏輯電路的第一連接導(dǎo)體。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體通過(guò)所述第一半導(dǎo)體層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體連接所述第一半導(dǎo)體層的最下層和所述第二半導(dǎo)體層的最上層。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，包括 連接到所述邏輯電路的第二連接導(dǎo)體。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中 所述第二連接導(dǎo)體的表面在所述第二半導(dǎo)體層的表面處暴露。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，包括 連接到所述第二連接導(dǎo)體的電極凸緣。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中 所述第二連接導(dǎo)體連接所到述第二半導(dǎo)體層的最下層。
9.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，包括 第二連接導(dǎo)體，連接到所述第一半導(dǎo)體層中的所述第一連接導(dǎo)體。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體連接所述第二半導(dǎo)體層的最上層并且所述第二連接導(dǎo)體連接所述第一半導(dǎo)體層的最上層。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體或所述第二連接導(dǎo)體的表面在所述第一半導(dǎo)體層上暴露。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，包括 連接到所述第一連接導(dǎo)體和所述第二連接導(dǎo)體的墊。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，包括 連接到所述邏輯電路的第三連接導(dǎo)體，所述第三連接導(dǎo)體的表面在所述第二半導(dǎo)體層的表面處暴露。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，包括 連接到所述第三連接導(dǎo)體的電極凸緣。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其中 所述第三連接導(dǎo)體連接到所述第二半導(dǎo)體層的最下層。
16.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體的表面在所述第一半導(dǎo)體層的上側(cè)處暴露。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，包括連接到所述第一連接導(dǎo)體的墊。
18.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體位于布置所述像素陣列的像素區(qū)域的外側(cè)。
19.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中 所述第一半導(dǎo)體層的厚度小于所述第二半導(dǎo)體層的厚度。
20.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體在所述第一半導(dǎo)體層和所述第二半導(dǎo)體層中的一者的結(jié)合表面處暴露。
21.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中 所述像素陣列包括光電二極管和傳輸晶體管、復(fù)位晶體管和放大晶體管中的至少一個(gè)；并且 所述邏輯電路包括信號(hào)處理電路。
22.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中 所述第一連接導(dǎo)體形成為使其通過(guò)所述第一半導(dǎo)體層并從所述第一半導(dǎo)體層的背側(cè)向所述第二半導(dǎo)體層直線(xiàn)地延伸。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及其制造方法和電子設(shè)備。半導(dǎo)體裝置用作為背面照明的固態(tài)成像裝置。該裝置的制造方法為將具有半成品狀態(tài)的像素陣列的第一半導(dǎo)體晶片與具有半成品狀態(tài)的邏輯電路的第二半導(dǎo)體晶片結(jié)合起來(lái)，將第一半導(dǎo)體晶片制成薄膜，將像素陣列電連接到邏輯電路，將像素陣列和邏輯電路制成成品的狀態(tài)，并且將結(jié)合在一起的第一半導(dǎo)體晶片和第二半導(dǎo)體晶片分成微芯片。
文檔編號(hào)H01L27/14GK103247648SQ20131009286
公開(kāi)日2013年8月14日 申請(qǐng)日期2010年3月12日 優(yōu)先權(quán)日2009年3月19日
發(fā)明者梅林拓, 高橋洋, 莊子禮二郎 申請(qǐng)人:索尼公司