具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，包含有一基底、一摻雜井、一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)。摻雜井設(shè)置于基底中，且具有一第一導(dǎo)電型。第一摻雜區(qū)設(shè)置在基底中且被摻雜井包圍，并具有第一導(dǎo)電型。第二摻雜區(qū)設(shè)置于基底中且被摻雜井包圍，并具有一第二導(dǎo)電型。第三摻雜區(qū)設(shè)置于基底中且被摻雜井包圍，并具有該第二導(dǎo)電型。第一摻雜區(qū)與第二摻雜區(qū)之間具有一間距。
【專利說明】具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種晶體管，特別來說，涉及一種具有靜電防護(hù)效果的晶體管結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體集成電路裝置的尺寸持續(xù)縮小，在次微米的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管(complementary metal oxide semiconductor, CMOS)的技術(shù)中，較淺的接面深度(junction depth)、更薄的柵極氧化層(gate oxide)的厚度,加入輕摻雜的漏極(lightdoped drain, LDD)、淺溝隔離(shallow trenchisolation, STI)以及自行對準(zhǔn)金屬娃化物(self-aligned silicide)等工藝已成為標(biāo)準(zhǔn)工藝。但是上述的工藝卻使得集成電路產(chǎn)品更容易遭受靜電放電(electrostatic discharge, ESD)的損害，因此芯片中必需加入靜電放電的防護(hù)電路設(shè)計(jì)來保護(hù)積體元件電路。
[0003]請參考圖1,所繪示為已知具有靜電放電防護(hù)元件的電路示意圖。在一般情況下，內(nèi)部電路104可通過輸入墊100的信號來執(zhí)行各種功能，然而若遇到特殊情況，例如輸入墊100與人體接觸而產(chǎn)生靜電放電電流，過大的電流則可能會(huì)損害內(nèi)部電路104。因此，已知技術(shù)還會(huì)設(shè)置有一靜電防護(hù)元件102，當(dāng)靜電放電電流產(chǎn)生時(shí)，靜電防護(hù)元件102可以適當(dāng)?shù)拈_啟使ESD電流通過而導(dǎo)出至接地端Vss。
[0004]然而,現(xiàn)有的靜電防護(hù)元件102常有啟動(dòng)電壓(triggering voltage)過高的問題，也就是要一定程度的靜電電流才能驅(qū)動(dòng)，這造成了靜電防護(hù)元件102的反應(yīng)時(shí)間過長，大大降低了其實(shí)用性。

【發(fā)明內(nèi)容】

[0005]為了解決前述問題，本發(fā)明于是提供了一種具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，能具有較低的啟動(dòng)電壓。
[0006]根據(jù)本發(fā)明的一個(gè)實(shí)施例，本發(fā)明具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，包含有一基底、一摻雜井、一第一摻雜區(qū)、一第二摻雜區(qū)以及一第三摻雜區(qū)。摻雜井設(shè)置于基底中，且具有一第一導(dǎo)電型。第一摻雜區(qū)設(shè)置在基底中且被摻雜井包圍，并具有第一導(dǎo)電型。第二摻雜區(qū)設(shè)置于基底中且被摻雜井包圍，并具有一第二導(dǎo)電型。第三摻雜區(qū)設(shè)置于基底中且被摻雜井包圍，并具有該第二導(dǎo)電型。第一摻雜區(qū)與第二摻雜區(qū)之間具有一間距。
[0007]本發(fā)明提供了一種可具有靜電防護(hù)功效的晶體管結(jié)構(gòu)，其具有寄生二極管結(jié)構(gòu)，因此可以有效降低靜電防護(hù)的啟動(dòng)電壓，以提高靜電防護(hù)的靈敏度。
【專利附圖】

【附圖說明】
[0008]圖1所繪示為已知具有靜電放電防護(hù)元件的電路示意圖。
[0009]圖2、圖3與圖4所繪示為本發(fā)明第一實(shí)施例中一種具有靜電放電防護(hù)效果的晶體管結(jié)構(gòu)的示意圖。
[0010]圖5所繪示為本發(fā)明晶體管結(jié)構(gòu)的防護(hù)靜電功效示意圖。[0011]圖6、圖7與圖8所繪示為本發(fā)明第二實(shí)施例中一種具有靜電放電防護(hù)效果的晶體管結(jié)構(gòu)的示意圖。
[0012]圖9所繪示為本發(fā)明又一實(shí)施例中一種具有靜電放電防護(hù)效果的晶體管結(jié)構(gòu)的示意圖。
[0013]【符號說明】
[0014]100 輸入墊310第四摻雜區(qū)
[0015]102 靜電防護(hù)元件312柵極
[0016]104 內(nèi)部電路314隔離結(jié)構(gòu)
[0017]300 基底314a隔離結(jié)構(gòu)
[0018]302 摻雜井 316寄生二極管
[0019]304 第一摻雜區(qū)318高電位源
[0020]304a 次第一摻雜區(qū)320低電位源
[0021]306 第二摻雜區(qū)322柵極接地N型金氧晶體管
[0022]308 第三摻雜區(qū)324雙極性晶體管
【具體實(shí)施方式】
[0023]為使本領(lǐng)域技術(shù)人員能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個(gè)優(yōu)選實(shí)施例，并配合附圖，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。
[0024]請參考圖2、圖3與圖4，所繪示為本發(fā)明第一實(shí)施例中一種具有靜電放電防護(hù)效果的晶體管結(jié)構(gòu)的示意圖，其中圖3為圖2中沿著AA’切線的示意圖，而圖4為圖2與圖3中靜電放電防護(hù)的晶體管結(jié)構(gòu)的等效電路圖。如圖2與圖3所示，本發(fā)明具有靜電放電防護(hù)效果的晶體管的結(jié)構(gòu)包含有一基底300，一摻雜井302、一第一摻雜區(qū)304、一第二摻雜區(qū)306、一第三摻雜區(qū)308以及一第四摻雜區(qū)310。基底300例如是硅基底(siliconsubstrate)、嘉晶娃(epitaxial silicon substrate)、娃錯(cuò)半導(dǎo)體基底(silicongermanium substrate)、碳化娃基底或娃覆絕緣(silicon-on-1nsulator, SOI)基底，但不以此為限。摻雜井302設(shè)置在基底300中，并具有一第一導(dǎo)電型，例如是P型。摻雜井302較佳會(huì)完全包圍第一摻雜區(qū)304、第二摻雜區(qū)306、第三摻雜區(qū)308以及第四摻雜區(qū)310，也就是說，第一摻雜區(qū)304、第二摻雜區(qū)306、第三摻雜區(qū)308以及第四摻雜區(qū)310優(yōu)選不會(huì)和基底300直接接觸。
[0025]第一摻雜區(qū)304優(yōu)選具有第一導(dǎo)電型，例如P型；第二摻雜區(qū)306優(yōu)選具有一第二導(dǎo)電型，例如N型；第三摻雜區(qū)308優(yōu)選具有第二導(dǎo)電型，例如N型；第四摻雜區(qū)310優(yōu)選具有第一導(dǎo)電型，例如P型。在一實(shí)施例中，第一摻雜區(qū)304與第四摻雜區(qū)310的摻質(zhì)濃度相同，且濃度大于摻雜井302的濃度。在另一實(shí)施例中，第二摻雜區(qū)306與第三摻雜區(qū)308的摻質(zhì)濃度相同。
[0026]從圖2的俯視圖來看，第一摻雜區(qū)304會(huì)被第二摻雜區(qū)306所完全包圍，但第一摻雜區(qū)304與第二摻雜區(qū)306之間會(huì)具有一間距L，也就是說，第一摻雜區(qū)304與第二摻雜區(qū)308之間是具有寬度為L的摻雜井302，第一摻雜區(qū)304與第二摻雜區(qū)306并不會(huì)直接接觸。此外，第二摻雜區(qū)306與第三摻雜區(qū)308之間摻雜井302上方具有一柵極312，例如是多晶硅或金屬的柵極結(jié)構(gòu)，以將第二摻雜區(qū)306與第三摻雜區(qū)308分開。在第三摻雜區(qū)308外圍則具有一隔離結(jié)構(gòu)314，其包圍住第一摻雜區(qū)304、第二摻雜區(qū)306以及第三摻雜區(qū)308。第四摻雜區(qū)310則位于隔離結(jié)構(gòu)314之外，其包圍隔離結(jié)構(gòu)314。如圖3所示，高電位源318電性連接第二摻雜區(qū)306，低電位源320電性連接?xùn)艠O312、第三摻雜區(qū)308以及第四摻雜區(qū)310。如此一來，摻雜井302、第二摻雜區(qū)306、柵極312以及第三摻雜區(qū)308即形成一“柵極接地N型金氧晶體管(gate grounded NMOS, ggNMOS) 322”,其中，第二摻雜區(qū)306是作為漏極(drain),第三摻雜區(qū)308是作為源極(source),而摻雜井302則是作為本體(body)。在一個(gè)實(shí)施例中,這些摻雜區(qū)例如是通過接觸插栓(contact plug)等的結(jié)構(gòu)與高電位源318或低電位源320電性連結(jié)。值得注意的是，本發(fā)明的第一摻雜區(qū)304是浮動(dòng)(floating)結(jié)構(gòu)，其并不會(huì)和其他外部的信號輸出/輸入端連結(jié)，例如并沒有和其他的接觸插拴連接。如此一來，第一摻雜區(qū)304、第二摻雜區(qū)306以及之間的摻雜井302就會(huì)形成一“寄生二極管(parasiticdiode)316”結(jié)構(gòu)。請一并參考圖4的等效電路圖，當(dāng)高電位源318產(chǎn)生一電流量很大的靜電放電電流時(shí)，此電流會(huì)開啟柵極接地N型金氧晶體管322，并經(jīng)由第二摻雜區(qū)306而至第三摻雜區(qū)308最后流入低電位源320，例如是一接地端，以避免此靜電放電電流破壞主要電路。由于本發(fā)明額外配置了一第一摻雜區(qū)304以和第二摻雜區(qū)306形成一寄生二極管316，這樣的配置可以有效降低柵極接地N型金氧晶體管322的啟動(dòng)電壓(triggering voltage),以提高其靜電防護(hù)的敏感度。
[0027]請參考圖5，所繪示為本發(fā)明晶體管結(jié)構(gòu)的防護(hù)靜電功效示意圖，其中橫軸為電壓(單位:伏特)，而縱軸為電流(單位:安培)，實(shí)心三角形的線條表示沒有設(shè)置浮動(dòng)第一摻雜區(qū)304的結(jié)構(gòu)，而空心菱形的線條則表示有設(shè)置浮動(dòng)第一摻雜區(qū)304的結(jié)構(gòu)。由圖5可以清楚顯示，有設(shè)置第一摻雜區(qū)304的結(jié)構(gòu)的啟動(dòng)電壓約8.3伏特，明顯比沒有設(shè)置第一摻雜區(qū)304結(jié)構(gòu)的啟動(dòng)電壓(約13.2伏特)小了許多，證明了有設(shè)置第一摻雜區(qū)304可以得到較靈敏的靜電防護(hù)效果。在本發(fā)明另一實(shí)施例中，通過進(jìn)一步調(diào)整第一摻雜區(qū)304與第二摻雜區(qū)306之間的間距L的大小，可調(diào)整啟動(dòng)電壓的大小，甚至可以降到I至8伏特之間。
[0028]此外，本實(shí)施例的另外一個(gè)特點(diǎn)在于，第一摻雜區(qū)304可以使用相容于現(xiàn)有制作金屬氧化物半導(dǎo)體晶體管的工藝相容，而無需再形成額外的光罩。舉例來說，第一摻雜區(qū)304可以和第四摻雜區(qū)310具有相同的導(dǎo)電型，例如P型，且兩者的摻質(zhì)濃度相同，并以同一道的離子布植工藝形成。如果額外形成摻質(zhì)濃度不同的摻雜區(qū)以達(dá)成降低啟動(dòng)電壓的效果成本較高，本發(fā)明可完全相容于現(xiàn)今的工藝而無需額外的光罩，可節(jié)省制作成本。
[0029]請參考圖6、圖7與圖8，所繪示為本發(fā)明另一實(shí)施例中一種可具有靜電防護(hù)功效的晶體管結(jié)構(gòu)示意圖，其中圖7為圖6中沿著BB’切線的示意圖，而圖8為圖6與圖7中具有靜電防護(hù)功效的晶體管的等效電路圖。本實(shí)施例的結(jié)構(gòu)與前一實(shí)施例大體上類似，差別在于，前述實(shí)施例是應(yīng)用于柵極接地N型金氧晶體管的靜電防護(hù)元件，而本實(shí)施例則是應(yīng)用于雙極性晶體管(bipolar transistor,BJT)。詳細(xì)來說,本實(shí)施例的第二摻雜區(qū)306與第三摻雜區(qū)308之間具有一隔離結(jié)構(gòu)314a，使第二摻雜區(qū)306與第三摻雜區(qū)308之間不會(huì)直接接觸。在一實(shí)施例中，隔離結(jié)構(gòu)314a和隔離結(jié)構(gòu)314是以相同步驟與工藝一起形成。如圖7與圖8所示，在本實(shí)施例中，第二摻雜區(qū)306、第三摻雜區(qū)308以及摻雜井302于是形成一雙極性晶體管324，其中第二摻雜區(qū)306是作為集電極(collector)，第三摻雜區(qū)308是作為射極(emitter)，摻雜井302則是作為基極(base)。同樣的，此雙極性晶體管324可以作為靜電防護(hù)電路，且配合浮動(dòng)的第一摻雜區(qū)304，可以降低雙極性晶體管324的啟動(dòng)電壓。
[0030]請參考圖9，所繪示為本發(fā)明又一實(shí)施例中具有靜電防護(hù)功效的晶體管結(jié)構(gòu)的示意圖。如圖9所示，本實(shí)施例的第一摻雜區(qū)304可以包含多個(gè)次第一摻雜區(qū)304a，每個(gè)次第一摻雜區(qū)304a分開且各自獨(dú)立地被摻雜井302以及第二摻雜區(qū)306所包圍，且和第二摻雜區(qū)306之間具有間距L。和前述實(shí)施例彼此相連且呈現(xiàn)條狀的第一摻雜區(qū)304，本實(shí)施例的次第一摻雜區(qū)304a也可以提供良好的靜電防護(hù)效果。值得注意的是，圖9所示的次第一摻雜區(qū)304a是以柵極接地N型金氧晶體管322為示例(如圖2)，而本領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以了解，本實(shí)施例中的次第一摻雜區(qū)304a也可應(yīng)用于具有雙極性晶體管324的結(jié)構(gòu)(如圖6所示)。
[0031]綜上所述，本發(fā)明提供了一種可具有靜電防護(hù)功效的晶體管結(jié)構(gòu)，其具有寄生二極管結(jié)構(gòu)，因此可以有效降低靜電防護(hù)的啟動(dòng)電壓，以提高靜電防護(hù)的靈敏度。而應(yīng)當(dāng)了解的是，前文的第一導(dǎo)電型以及第二導(dǎo)電型僅為代表不同的導(dǎo)電類型，而于其他實(shí)施例中，他們可以互換，例如第一導(dǎo)電型可以是N型，而第二導(dǎo)電型可以是P型。
【權(quán)利要求】
1.一種具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，包含: 一基底; 一摻雜井設(shè)置于該基底中，其中該摻雜井具有一第一導(dǎo)電型； 一第一摻雜區(qū)設(shè)置在該基底中且被該摻雜井包圍，其中該第一摻雜區(qū)具有該第一導(dǎo)電型； 一第二摻雜區(qū)設(shè)置于該基底中且被該摻雜井包圍，其中該第二摻雜區(qū)具有一第二導(dǎo)電型，該第一摻雜區(qū)與該第二摻雜區(qū)之間具有一間距；以及 一第三摻雜區(qū)設(shè)置于該基底中且被該摻雜井包圍，其中該第三摻雜區(qū)具有該第二導(dǎo)電型。
2.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第一摻雜區(qū)為浮動(dòng)(floating)。
3.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第一摻雜區(qū)以及該第二摻雜區(qū)形成一寄生二極管(parasitic diode)。
4.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第二摻雜區(qū)連接一信號輸入端。
5.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第三摻雜區(qū)為低電位。
6.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，還包含一柵極設(shè)置在該基底上，且設(shè)置在該第二摻雜區(qū)以及該第三摻雜區(qū)之間。
7.如權(quán)利要求6所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該柵極為低電位。
8.如權(quán)利要求6所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該柵極、該第二摻雜區(qū)以及該第三摻雜區(qū)形成一晶體管。
9.如權(quán)利要求1所述的晶體管，還包含一隔離結(jié)構(gòu)設(shè)置在該基底中，且設(shè)置在該第二摻雜區(qū)以及該第三摻雜區(qū)之間。
10.如權(quán)利要求9所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第二摻雜區(qū)、該第三摻雜區(qū)以及該摻雜井形成一雙極性晶體管。
11.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，還包含一第四摻雜區(qū)設(shè)置在該基底中，且該第四摻雜區(qū)與該第三摻雜區(qū)通過一隔離結(jié)構(gòu)分開。
12.如權(quán)利要求11所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該四摻雜區(qū)具有該第一導(dǎo)電型，且該四摻雜區(qū)與該第一摻雜區(qū)具有相同的摻質(zhì)濃度。
13.如權(quán)利要求11所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第四摻雜區(qū)為低電位。
14.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第一摻雜區(qū)包含多個(gè)次第一摻雜區(qū)。
15.如權(quán)利要求14所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中所述第一摻雜區(qū)各自被該第二摻雜區(qū)分開地包圍。
16.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中從俯視圖來看該第一摻雜區(qū)完全被該第二摻雜區(qū)包圍。
17.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第二摻雜區(qū)直接且完全被該摻雜井包圍。
18.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第三摻雜區(qū)直接且完全被該摻雜井包圍。
19.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第一導(dǎo)電型為P型導(dǎo)電型,且該第二導(dǎo)電型為N型導(dǎo)電型。
20.如權(quán)利要求1所述的具有靜電放電防護(hù)功效的晶體管結(jié)構(gòu)，其中該第一導(dǎo)電型為N型導(dǎo)電型，且該第二導(dǎo)電型為P型導(dǎo)電型。
【文檔編號】H01L29/73GK103972225SQ201310043563
【公開日】2014年8月6日 申請日期:2013年2月4日 優(yōu)先權(quán)日:2013年2月4日
【發(fā)明者】陳履安, 唐天浩 申請人:聯(lián)華電子股份有限公司