形成疊層封裝結(jié)構(gòu)的方法
【專利摘要】一種方法，包括將半導(dǎo)體管芯附接在晶圓的第一面上，將第一頂部封裝件附接在晶圓的第一面上以及將第二頂部封裝件附接在晶圓的第一面上。方法進(jìn)一步包括將封裝層沉積在晶圓的第一面上方，其中，第一頂部封裝件和第二頂部封裝件嵌入到封裝層中，對(duì)晶圓的第二面施加減薄工藝，將晶圓切割成多個(gè)芯片封裝件以及將芯片封裝件附接至襯底。本發(fā)明還提供了形成疊層封裝結(jié)構(gòu)的方法。
【專利說(shuō)明】形成疊層封裝結(jié)構(gòu)的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地來(lái)說(shuō)，涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]由于各種電子元件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的改進(jìn)，半導(dǎo)體工業(yè)經(jīng)歷了快速發(fā)展。在極大程度上，集成密度的這種改進(jìn)源于半導(dǎo)體工藝節(jié)點(diǎn)的縮小(例如，工藝節(jié)點(diǎn)縮小為小于20nm的節(jié)點(diǎn))。由于最近對(duì)小型化、更高的速度和更大的帶寬以及更低的功耗和更短的延遲的需求增長(zhǎng)，所以對(duì)半導(dǎo)體管芯的更小和更具有創(chuàng)造性的封裝技術(shù)的需要也在增加。
[0003]隨著半導(dǎo)體技術(shù)進(jìn)一步發(fā)展，作為進(jìn)一步減小半導(dǎo)體器件物理尺寸的有效選擇出現(xiàn)了疊層封裝半導(dǎo)體器件。在疊層封裝半導(dǎo)體器件中，在不同的晶圓和封裝件上制造諸如邏輯、存儲(chǔ)、處理器電路等的有源電路。兩個(gè)或更多的封裝件中的一個(gè)安裝在另一個(gè)頂部上，即，通過(guò)標(biāo)準(zhǔn)接口進(jìn)行堆疊，以在它們之間傳遞信號(hào)?？梢酝ㄟ^(guò)采用疊層封裝半導(dǎo)體器件來(lái)獲得更高的密度。此外，疊層封裝半導(dǎo)體器件可以獲得更小的形狀因子、成本效益、更高的性能和更低的功耗。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種方法，包括:將半導(dǎo)體管芯附接在晶圓的第一面上；將第一頂部封裝件附接在所述晶圓的所述第一面上；將第二頂部封裝件附接在所述晶圓的所述第一面上；在所述晶圓的所述第一面上方沉積封裝層，所述第一頂部封裝件和所述第二頂部封裝件嵌入到所述封裝層中；對(duì)所述晶圓的第二面施加減薄工藝；將所述晶圓切割成多個(gè)芯片封裝件；以及將所述芯片封裝件附接至襯底。
[0005]該方法進(jìn)一步包括:在對(duì)所述晶圓的所述第二面施加所述減薄工藝的步驟之后，在所述晶圓的所述第二面上方形成再分布層。
[0006]該方法進(jìn)一步包括:在所述晶圓的所述第二面上方形成所述再分布層的步驟之后，在所述晶圓的所述第二面上方形成多個(gè)凸塊。
[0007]該方法進(jìn)一步包括:在將所述晶圓切割成多個(gè)芯片封裝件的步驟之后，在所述晶圓的所述第二面上方形成多個(gè)凸塊。
[0008]該方法進(jìn)一步包括:在所述晶圓和所述半導(dǎo)體管芯之間形成第一底部填充層。
[0009]該方法進(jìn)一步包括:在所述晶圓和所述襯底之間形成第二底部填充層。
[0010]在該方法中，所述晶圓包括:第一再分布層，位于所述晶圓的所述第一面上；以及多個(gè)通孔，連接至所述第一再分布層。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種方法，包括:將第一半導(dǎo)體管芯附接在晶圓的第一面上；將第二半導(dǎo)體管芯附接在所述晶圓的所述第一面上；將第一頂部封裝件附接在所述晶圓的所述第一面上，所述第一半導(dǎo)體管芯位于所述晶圓和所述第一頂部封裝件之間；將第二頂部封裝件附接在所述晶圓的所述第一面上，所述第二半導(dǎo)體管芯位于所述晶圓和所述第二頂部封裝件之間；在所述晶圓的所述第一面上方沉積封裝層，所述第一半導(dǎo)體管芯、所述第二半導(dǎo)體管芯、所述第一頂部封裝件和所述第二頂部封裝件嵌入到所述封裝層中；對(duì)所述晶圓的第二面施加減薄工藝；將所述晶圓切割成多個(gè)芯片封裝件；以及將所述芯片封裝件附接至襯底。
[0012]該方法進(jìn)一步包括:在所述晶圓和所述第一半導(dǎo)體管芯之間形成第一底部填充層；以及在所述晶圓和所述第二半導(dǎo)體管芯之間形成第二底部填充層。
[0013]該方法進(jìn)一步包括:在所述晶圓和所述襯底之間形成第三底部填充層。
[0014]該方法進(jìn)一步包括:將所述晶圓附接至載具；對(duì)所述晶圓的所述第二面施加所述減薄工藝；在所述晶圓的所述第二面上方形成再分布層；以及將切割帶附接在所述晶圓的所述第二面上。
[0015]該方法進(jìn)一步包括:將所述載具與所述晶圓分離；將所述晶圓切割成多個(gè)芯片封裝件；以及在所述晶圓的所述第二面上方形成多個(gè)凸塊。
[0016]該方法進(jìn)一步包括:將所述晶圓附接至載具；對(duì)所述晶圓的所述第二面施加所述減薄工藝；在所述晶圓的所述第二面上方形成再分布層；以及在所述晶圓的所述第二面上方形成多個(gè)凸塊。
[0017]該方法進(jìn)一步包括:將所述載具與所述晶圓分離；將所述晶圓切割成多個(gè)芯片封裝件。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種器件，包括:封裝元件，具有:第一再分布層，形成在所述封裝元件的第一面上方；第二再分布層，形成在所述封裝元件的第二面上方；和多個(gè)通孔，連接在所述第一再分布層和所述第二再分布層之間；第一半導(dǎo)體管芯，安裝在所述封裝元件的所述第一面上；第二半導(dǎo)體管芯，安裝在所述封裝元件的所述第一面上；第一頂部封裝件，接合在所述封裝元件的所述第一面上，所述第一半導(dǎo)體管芯位于所述第一頂部封裝件和所述封裝元件之間；以及第二頂部封裝件，接合在所述封裝元件的所述第一面上，所述第二半導(dǎo)體管芯位于所述第二頂部封裝件和所述封裝元件之間。
[0019]該器件進(jìn)一步包括:第一底部填充層，形成在所述第一半導(dǎo)體管芯和所述封裝元件之間；以及第二底部填充層，形成在所述第二半導(dǎo)體管芯和所述封裝元件之間。
[0020]該器件進(jìn)一步包括:封裝層，形成在所述封裝元件的所述第一面上方，所述第一半導(dǎo)體管芯、所述第二半導(dǎo)體管芯、所述第一頂部封裝件以及所述第二頂部封裝件嵌入到所述封裝層中。
[0021]該器件進(jìn)一步包括:多個(gè)第一凸塊，連接在所述第一半導(dǎo)體管芯和所述第一再分布層之間。
[0022]該器件進(jìn)一步包括:多個(gè)第二凸塊，連接在所述第二半導(dǎo)體管芯和所述第一再分布層之間。
[0023]在該器件中:所述第一頂部封裝件包括堆疊在一起的多個(gè)半導(dǎo)體管芯。
【專利附圖】

【附圖說(shuō)明】
[0024]為了更好地理解實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0025]圖1至圖12是根據(jù)實(shí)施例的制造疊層封裝半導(dǎo)體器件的中間階段的截面圖。
[0026]圖1示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的晶圓的截面圖；
[0027]圖2示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的多個(gè)半導(dǎo)體管芯接合在圖1所示的晶圓頂部上；
[0028]圖3示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在多個(gè)頂部封裝件接合在晶圓上之后的圖2所示的半導(dǎo)體器件的截面圖；
[0029]圖4示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在封裝層形成在晶圓上方之后的圖3所示的半導(dǎo)體器件的截面圖；
[0030]圖5示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在半導(dǎo)體器件被翻轉(zhuǎn)并接合在載具上之后的圖4所示的半導(dǎo)體器件的截面圖；
[0031]圖6示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在對(duì)半導(dǎo)體器件背面施加減薄工藝之后的圖5所示的半導(dǎo)體器件的截面圖；
[0032]圖7示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在再分布層形成在半導(dǎo)體器件背面上方之后的圖6所示的半導(dǎo)體器件的截面圖；
[0033]圖8示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在切割帶附接至半導(dǎo)體器件背面之后的圖7所示的半導(dǎo)體器件的截面圖；
[0034]圖9示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在載具與半導(dǎo)體器件分離之后的圖8所示的半導(dǎo)體器件的截面圖；
[0035]圖10示出了使用切割工藝將晶圓分成單個(gè)芯片封裝件的工藝；
[0036]圖11示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在形成多個(gè)UBM結(jié)構(gòu)和互連焊盤(pán)之后的圖10所示的半導(dǎo)體器件的截面圖；
[0037]圖12示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在單個(gè)芯片封裝件被安裝在襯底上之后的圖11所示的半導(dǎo)體器件的截面圖；以及
[0038]圖13至圖23是根據(jù)另一個(gè)實(shí)施例的制造疊層封裝半導(dǎo)體器件的中間階段的截面圖。
[0039]除非另有說(shuō)明，否則不同附圖中的相應(yīng)數(shù)字和標(biāo)號(hào)通常指的是相應(yīng)的部件。繪制這些附圖以清楚地說(shuō)明各個(gè)實(shí)施例的相關(guān)方面，并且沒(méi)有必要按比例繪制。
【具體實(shí)施方式】
[0040]以下詳細(xì)討論了本發(fā)明的實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的創(chuàng)造性概念。所討論的具體實(shí)施例僅為制造和使用本發(fā)明的具體方式的說(shuō)明，并且沒(méi)有限定本發(fā)明的范圍。
[0041]將根據(jù)具體背景描述本發(fā)明，S卩，形成疊層封裝半導(dǎo)體器件的方法。然而，本發(fā)明的實(shí)施例也可以應(yīng)用于各種半導(dǎo)體器件。此后，將參考附圖詳細(xì)地說(shuō)明各個(gè)實(shí)施例。
[0042]圖1至圖12是根據(jù)本發(fā)明的各個(gè)實(shí)施例的制造疊層封裝半導(dǎo)體器件的中間階段的截面圖。
[0043]圖1示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的晶圓的截面圖。晶圓100可以由硅形成，但是它也可以由諸如硅、鍺、鎵、砷和它們的組合的其他III族、IV族和/或V族元素形成。晶圓可以包括塊狀襯底或者絕緣體上硅(SOI)襯底。
[0044]在一些實(shí)施例中，晶圓100可以是厚度大于100 μ m的標(biāo)準(zhǔn)晶圓。在可選實(shí)施例中，晶圓100的厚度可以是約770 μ m。應(yīng)該注意，晶圓100也被稱為中間板。
[0045]晶圓100可以包括多個(gè)集成電路(未示出)，每個(gè)都可以包括各種層，諸如，有源電路層、襯底層、層間介電(ILD)層以及金屬間介電(IMD)層(未示出)。晶圓100可以進(jìn)一步包括多個(gè)通孔。在一些實(shí)施例中，通孔是襯底通孔(TSV)或硅通孔(TSV)，諸如TSV104。TSV104可以填充諸如銅、鎢等的導(dǎo)電材料。晶圓100的有源電路層(未示出)可以通過(guò)多個(gè)TSV(例如，TSV104)連接至形成在晶圓100上方的外部電路(未示出)。
[0046]介電層106形成在晶圓100上方。此后，介電層106可以可選地被稱為ILD層106。在一些實(shí)施例中，ILD層106由諸如聚苯并惡唑(PBO)、聚酰亞胺、苯并環(huán)丁烯(BCB)、它們的任意組合等的光敏材料形成，可以使用光刻掩模容易地圖案化這些光敏材料。在可選實(shí)施例中，ILD層106可以由諸如氮化硅的氮化物、諸如氧化硅的氧化物、磷硅玻璃(PSG)J1-玻璃(BSG)、摻硼磷硅玻璃(BPSG)、它們的組合等形成?？梢酝ㄟ^(guò)諸如旋涂、CVD、以及PECVD等合適的制造技術(shù)來(lái)形成ILD層106。
[0047]如圖1所示，再分布層102形成在晶圓100的頂面上方。更具體地，再分布層102提供TSV(例如，TSV104)和隨后形成在晶圓100上方的金屬凸塊之間的導(dǎo)電通路。再分布層102可以由諸如鋁、鋁合金、銅或銅合金等的金屬材料形成。ILD層106可以具有多個(gè)開(kāi)口，通過(guò)多個(gè)開(kāi)口暴露再分布層102的頂面。再分布層102的暴露部分可以用作接合焊盤(pán)。
[0048]圖2示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的多個(gè)半導(dǎo)體管芯接合在圖1所示的晶圓頂部上。多個(gè)半導(dǎo)體管芯(例如，半導(dǎo)體管芯202和204)被拾取和放置在晶圓100頂部上。在回流工藝之后，諸如202和204的半導(dǎo)體管芯通過(guò)連接在晶圓100與半導(dǎo)體管芯202和204之間的凸塊212和214接合在晶圓100上方。在一些實(shí)施例中，接合工藝可以是凸塊導(dǎo)線直連(BOT)工藝。將半導(dǎo)體管芯接合在晶圓上方的詳細(xì)工藝在本領(lǐng)域內(nèi)是公知的，因此本文中沒(méi)有進(jìn)行討論。應(yīng)該注意，雖然圖2示出了接合在晶圓100上方的兩個(gè)半導(dǎo)體管芯，但是晶圓100可以容納任意數(shù)量的半導(dǎo)體管芯。
[0049]如圖2所示，半導(dǎo)體管芯202和204具有基本上相同的結(jié)構(gòu)。為簡(jiǎn)單起見(jiàn)，下面僅詳細(xì)描述半導(dǎo)體管芯202的結(jié)構(gòu)。為了給出各個(gè)實(shí)施例的創(chuàng)造性方面的基本理解，未詳細(xì)繪制半導(dǎo)體管芯202和204。然而，應(yīng)該理解，半導(dǎo)體管芯202和204可以包括基本半導(dǎo)體層，諸如有源電路層、襯底層、ILD層和IMD層(未分別地示出)。
[0050]半導(dǎo)體管芯202可以包括襯底(未示出)。襯底可以是硅襯底?？蛇x地，襯底可以是絕緣體上硅襯底。襯底可以進(jìn)一步包括各種電路(未示出)。形成在襯底上的電路可以是適合具體應(yīng)用的任意類型的電路。
[0051 ] 在一些實(shí)施例中，電路可以包括各種η型金屬氧化物半導(dǎo)體(NMOS)和/或ρ型金屬氧化物半導(dǎo)體(PMOS)器件，諸如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等。電路可以被互連以實(shí)施一種或多種功能件。功能件可以包括存儲(chǔ)結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、配電裝置、輸入/輸出電路等。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，僅為了說(shuō)明目的，提供以上示例以進(jìn)一步說(shuō)明本發(fā)明的應(yīng)用，并不意味著以任何方式限制本發(fā)明。
[0052]隔離層206形成在襯底上方。例如，隔離層206可以由諸如氧化硅的介電材料形成。隔離層206可以通過(guò)本領(lǐng)域公知的任意的合適的方法形成，諸如旋涂、化學(xué)汽相沉積(CVD)以及等離子增強(qiáng)化學(xué)汽相沉積(PECVD)。也應(yīng)該注意，本領(lǐng)域技術(shù)人員應(yīng)意識(shí)到隔離層206可以進(jìn)一步包括多個(gè)介電層。
[0053]再分布層208形成在隔離層206上。半導(dǎo)體管芯202的有源電路層(未示出)可以通過(guò)再分布層208橋接，使得半導(dǎo)體管芯202的有源電路層可以連接至半導(dǎo)體管芯202的輸入/輸出(I/O)端。多個(gè)凸塊底部金屬(UBM)結(jié)構(gòu)(未示出)可以形成在再分布層208上。UBM結(jié)構(gòu)可以在提供低電阻電氣連接的同時(shí)，有助于防止凸塊(例如，凸塊212)和半導(dǎo)體管芯202的集成電路之間的擴(kuò)散。
[0054]凸塊(例如，凸塊212)提供連接半導(dǎo)體管芯202和晶圓100的有效方法。凸塊是半導(dǎo)體管芯202的I/O端。在一些實(shí)施例中，凸塊(例如，凸塊212)可以是多個(gè)焊球?？蛇x地，凸塊(例如，凸塊212)可以是多個(gè)觸點(diǎn)柵格陣列(land grid array, LGA)焊盤(pán)。
[0055]在半導(dǎo)體管芯(例如，半導(dǎo)體管芯202)接合在晶圓100上之后，可以在晶圓100和安裝在晶圓100頂部上的多個(gè)半導(dǎo)體管芯(例如，半導(dǎo)體管芯202)之間的間隙中形成底部填充材料層(未示出)。在一些實(shí)施例中，底部填充材料層可以是環(huán)氧樹(shù)脂，該環(huán)氧樹(shù)脂被分配在晶圓100和半導(dǎo)體管芯202和204之間的間隙處。可以以液態(tài)形式應(yīng)用環(huán)氧樹(shù)脂，并且該環(huán)氧樹(shù)脂在固化工藝之后可以變硬。在可選實(shí)施例中，底部填充層可以由可固化的材料形成，諸如聚合物基材料、樹(shù)脂基材料、聚酰亞胺、環(huán)氧樹(shù)脂及它們的任意組合。
[0056]可以通過(guò)任意合適的分配技術(shù)形成底部填充層?？蛇x地，可以通過(guò)旋涂工藝、干膜層壓工藝等來(lái)形成底部填充層。具有底部填充材料層的有利特征在于底部填充材料層有助于防止凸塊212和214開(kāi)裂。此外，底部填充材料層有助于在制造工藝過(guò)程中減小半導(dǎo)體管芯202和204上的機(jī)械應(yīng)力和熱應(yīng)力。
[0057]圖3示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在多個(gè)頂部封裝件接合在晶圓上之后的圖2所示的半導(dǎo)體器件的截面圖。頂部封裝件302和304可以包括多個(gè)堆疊的管芯，多個(gè)堆疊的管芯可以被引線接合至頂部封裝件302和304的輸入端和輸出端。頂部封裝件302和304的堆疊的管芯可以包括存儲(chǔ)管芯、邏輯管芯、處理器管芯等。
[0058]應(yīng)該注意，雖然圖3示出了在每個(gè)頂部封裝件中的三個(gè)堆疊的管芯，但這僅僅是示例。同樣地，引線接合的使用僅僅是說(shuō)明性的，并且電氣連接堆疊的管芯的其他方式在本發(fā)明的預(yù)期范圍內(nèi)。
[0059]圖4示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在封裝層形成在晶圓上方之后的圖3所示的半導(dǎo)體器件的截面圖。在一些實(shí)施例中，封裝層402可以是底部填充層。在通篇描述中，封裝層402可以可選地被稱為底部填充層402。
[0060]底部填充材料層402可以填充晶圓100和安裝在晶圓100頂部上的多個(gè)頂部封裝件(例如，頂部封裝件302)之間的間隙。在一些實(shí)施例中，底部填充材料層402可以是環(huán)氧樹(shù)脂，環(huán)氧樹(shù)脂被分配在晶圓100和頂部封裝件(例如，頂部封裝件302)之間的間隙處?？梢砸砸簯B(tài)形式施加環(huán)氧樹(shù)脂，并且環(huán)氧樹(shù)脂在固化工藝之后可以變硬。
[0061]在可選實(shí)施例中，底部填充材料層402可以由可固化的材料形成，諸如聚合物基材料、樹(shù)脂基材料、聚酰亞胺、環(huán)氧樹(shù)脂及它們的任意組合?？梢酝ㄟ^(guò)任意合適的分配技術(shù)形成底部填充材料層402。
[0062]圖5示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在半導(dǎo)體器件被翻轉(zhuǎn)并接合在載具上之后的圖4所示的半導(dǎo)體器件的截面圖。半導(dǎo)體器件被翻轉(zhuǎn)并且半導(dǎo)體器件的封裝層側(cè)被安裝在載具502上。載具502可以由硅、玻璃、陶瓷氧化鋁、氧化硅、它們的組合等形成。
[0063]脫模層(release layer) 504形成在載具502上方。在一些實(shí)施例中，脫模層504由環(huán)氧基熱釋放材料形成。在可選實(shí)施例中，脫模層504可以由紫外線(UV)膠形成，當(dāng)脫模層被暴露在UV光下時(shí)，其失去它的粘附性能。
[0064]脫模層504可以通過(guò)任意合適的半導(dǎo)體制造技術(shù)形成在載具502上方。在一些實(shí)施例中，脫模層504可以作為液態(tài)被分配并且隨后被固化。在可選實(shí)施例中，脫模層504可以被層壓在載具502上。
[0065]圖6示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在減薄工藝施加給半導(dǎo)體器件背面之后的圖5所示的半導(dǎo)體器件的截面圖。減薄工藝可以采用機(jī)械研磨工藝、化學(xué)拋光工藝、蝕刻工
乙-rf* O
[0066]通過(guò)采用減薄工藝，晶圓100的背面可以被研磨，使得晶圓100的厚度可以小于約100 μ m。在一些實(shí)施例中，晶圓100的厚度可以被減少至約20 μ m至約50 μ m的范圍內(nèi)。應(yīng)該注意，通過(guò)研磨晶圓100至低至20 μ m的厚度，這種薄晶圓可以能夠使諸如通孔直徑和深度的通孔特征尺寸很小。形成小TSV的有利特征在于可以進(jìn)一步改進(jìn)半導(dǎo)體器件的性能和功耗?？蛇x地，可以研磨晶圓100的厚度，直到暴露TSV的內(nèi)嵌端部。
[0067]圖7示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在再分布層形成在半導(dǎo)體器件背面上方之后的圖6所示的半導(dǎo)體器件的截面圖。再分布層702的材料和形成方法可以與圖1所示的再分布層102的類似，并且因此，為簡(jiǎn)潔起見(jiàn)，省略了再分布層702的形成的詳細(xì)描述。
[0068]圖8示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在切割帶附接至半導(dǎo)體器件背面之后的圖7所示的半導(dǎo)體器件的截面圖。切割帶802可以由粘合劑形成。在可選實(shí)施例中，切割帶802可以是UV可擦除的。換句話說(shuō)，切割帶802在暴露于UV時(shí)會(huì)失去強(qiáng)度。
[0069]圖9示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在載具與半導(dǎo)體器件分離之后的圖8所示的半導(dǎo)體器件的截面圖。可以使用各種分離工藝以將半導(dǎo)體器件與載具分離。各種分離工藝可以包括化學(xué)溶劑、UV曝光等。
[0070]圖10示出了使用切割工藝將晶圓分成單個(gè)芯片封裝件的工藝。切割工藝在本領(lǐng)域內(nèi)是公知的，因此本文中沒(méi)有詳細(xì)討論。
[0071]圖11示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在多個(gè)UBM結(jié)構(gòu)和互連焊盤(pán)形成之后的圖10所示的半導(dǎo)體器件的截面圖。多個(gè)UBM結(jié)構(gòu)1104形成在再分布層上方。UBM結(jié)構(gòu)1104在提供低電阻電氣連接的同時(shí)有助于防止焊球和半導(dǎo)體器件的集成電路之間的擴(kuò)散。
[0072]互連焊盤(pán)是半導(dǎo)體器件的I/O焊盤(pán)。根據(jù)實(shí)施例，互連焊盤(pán)可以是多個(gè)焊球112。在一些實(shí)施例中，焊球1102可以包括SAC405。SAC405包括95.5 %的Sn、4.0%的Ag和0.5%的Cu?？蛇x地，互連焊盤(pán)可以是多個(gè)觸點(diǎn)柵格陣列(LGA)焊盤(pán)。
[0073]圖12示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例在單個(gè)芯片封裝件被安裝在襯底上之后的圖11所示的半導(dǎo)體器件的截面圖。芯片封裝件可以通過(guò)另一個(gè)回流工藝被接合在襯底1202上。隨后，第二底部填充材料層(未示出)可以形成在晶圓100和襯底1202之間。底部填充材料層的形成類似于上面關(guān)于圖4所述的底部填充材料層的形成，因此這里沒(méi)有進(jìn)一步詳細(xì)討論。
[0074]圖13至圖23是根據(jù)另一個(gè)實(shí)施例的制造疊層封裝半導(dǎo)體器件的中間階段的截面圖。圖13至圖19所示的該實(shí)施例的初始步驟與圖1至圖7所示的制造步驟相同，因此這里沒(méi)有再次討論以避免重復(fù)。
[0075]除了在對(duì)半導(dǎo)體器件施加切割工藝之前，焊球2002形成在晶圓100的背面上方，圖20至圖23類似于圖8至圖12。上文中已經(jīng)關(guān)于圖10至圖12描述了圖21所示的切割工藝、圖22所示的分離工藝以及圖23所示的接合工藝，因此沒(méi)有再次討論以避免重復(fù)。
[0076]盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例及其優(yōu)點(diǎn)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明的主旨和范圍的情況下，做各種不同的改變、替換和更改。
[0077]而且，本申請(qǐng)的范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過(guò)本發(fā)明，現(xiàn)有的或今后開(kāi)發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種方法，包括: 將半導(dǎo)體管芯附接在晶圓的第一面上； 將第一頂部封裝件附接在所述晶圓的所述第一面上； 將第二頂部封裝件附接在所述晶圓的所述第一面上； 在所述晶圓的所述第一面上方沉積封裝層，所述第一頂部封裝件和所述第二頂部封裝件嵌入到所述封裝層中； 對(duì)所述晶圓的第二面施加減薄工藝； 將所述晶圓切割成多個(gè)芯片封裝件；以及 將所述芯片封裝件附接至襯底。
2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在對(duì)所述晶圓的所述第二面施加所述減薄工藝的步驟之后，在所述晶圓的所述第二面上方形成再分布層。
3.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括: 在所述晶圓的所述第二面上方形成所述再分布層的步驟之后，在所述晶圓的所述第二面上方形成多個(gè)凸塊。
4.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在將所述晶圓切割成多個(gè)芯片封裝件的步驟之后，在所述晶圓的所述第二面上方形成多個(gè)凸塊。
5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在所述晶圓和所述半導(dǎo)體管芯之間形成第一底部填充層。
6.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括: 在所述晶圓和所述襯底之間形成第二底部填充層。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述晶圓包括: 第一再分布層，位于所述晶圓的所述第一面上；以及 多個(gè)通孔，連接至所述第一再分布層。
8.一種方法，包括: 將第一半導(dǎo)體管芯附接在晶圓的第一面上； 將第二半導(dǎo)體管芯附接在所述晶圓的所述第一面上； 將第一頂部封裝件附接在所述晶圓的所述第一面上，所述第一半導(dǎo)體管芯位于所述晶圓和所述第一頂部封裝件之間； 將第二頂部封裝件附接在所述晶圓的所述第一面上，所述第二半導(dǎo)體管芯位于所述晶圓和所述第二頂部封裝件之間； 在所述晶圓的所述第一面上方沉積封裝層，所述第一半導(dǎo)體管芯、所述第二半導(dǎo)體管芯、所述第一頂部封裝件和所述第二頂部封裝件嵌入到所述封裝層中； 對(duì)所述晶圓的第二面施加減薄工藝； 將所述晶圓切割成多個(gè)芯片封裝件；以及 將所述芯片封裝件附接至襯底。
9.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括: 在所述晶圓和所述第一半導(dǎo)體管芯之間形成第一底部填充層；以及在所述晶圓和所述第二半導(dǎo)體管芯之間形成第二底部填充層。
10.一種器件，包括: 封裝元件，具有: 第一再分布層，形成在所述封裝元件的第一面上方； 第二再分布層，形成在所述封裝元件的第二面上方；和 多個(gè)通孔，連接在所述第一再分布層和所述第二再分布層之間； 第一半導(dǎo)體管芯，安裝在所述封裝元件的所述第一面上； 第二半導(dǎo)體管芯，安裝在所述封裝元件的所述第一面上； 第一頂部封裝件，接合在所述封裝元件的所述第一面上，所述第一半導(dǎo)體管芯位于所述第一頂部封裝件和所述封裝元件之間；以及 第二頂部封裝件，接合在所述封裝元件的所述第一面上，所述第二半導(dǎo)體管芯位于所述第二頂部封裝件和所述封裝元件之間。
【文檔編號(hào)】H01L21/58GK103839894SQ201310028297
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2013年1月24日 優(yōu)先權(quán)日:2012年11月21日
【發(fā)明者】呂俊麟, 劉明凱, 吳凱強(qiáng), 楊青峰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司