一種功率半導(dǎo)體器件及其形成方法
【專利摘要】本發(fā)明公開了一種功率半導(dǎo)體器件及其形成方法，屬于半導(dǎo)體器件【技術(shù)領(lǐng)域】。本發(fā)明所提供的上述功率半導(dǎo)體器件中，所述集電極層為鍺層或硅鍺層。相較于硅層而言，在相同的摻雜濃度下，所述鍺層或硅鍺層中具有更大的載流子遷移率、更低的接觸勢壘以及更低的載流子壽命，從而降低了本發(fā)明所公開的功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述功率半導(dǎo)體器件的制作成本，即在不提高制作成本的前提下，解決了現(xiàn)有技術(shù)中功率半導(dǎo)體器件導(dǎo)通壓降大，關(guān)斷時(shí)間長的問題。
【專利說明】一種功率半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件【技術(shù)領(lǐng)域】，尤其涉及一種功率半導(dǎo)體器件及其形成方法?！颈尘凹夹g(shù)】
[0002]絕緣柵雙極型晶體管(InsulatedGate Bipolar Transistor,簡稱 IGBT)是由雙極型三極管(BJT)和絕緣柵型場效應(yīng)管(MOSFET)組成的復(fù)合全控型電壓驅(qū)動(dòng)式功率半導(dǎo)體器件，兼有MOSFET器件的高輸入阻抗和電力晶體管(即巨型晶體管，簡稱GTR)的低導(dǎo)通壓降兩方面的優(yōu)點(diǎn)，由于IGBT具有驅(qū)動(dòng)功率小而飽和壓降低的優(yōu)點(diǎn)，目前IGBT作為一種新型的電力電子器件被廣泛應(yīng)用到各個(gè)領(lǐng)域。
[0003]在常規(guī)IGBT的制備工藝中包括:提供襯底，所述襯底的正面工藝，所述襯底的背面工藝。其中，所述襯底的正面工藝，包括:對所述襯底的正面進(jìn)行氧化、離子注入、曝光、淀積和刻蝕等工藝，在所述襯底的正面形成PN結(jié)、柵電極和發(fā)射極圖形；所述襯底的背面工藝，包括:對所述襯底的背面進(jìn)行腐蝕、研磨、離子注入和退火等工藝，在所述襯底的背面形成集電極層。
[0004]然而，現(xiàn)有技術(shù)中利用上述工藝形成的IGBT器件的導(dǎo)通壓降較高，關(guān)斷時(shí)間較長。

【發(fā)明內(nèi)容】

[0005]為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種功率半導(dǎo)體器件及其形成方法，該功率半導(dǎo)體器件的導(dǎo)通壓降較小，關(guān)斷時(shí)間較短。
[0006]為解決上述問題，本發(fā)明實(shí)施例提供了如下技術(shù)方案:
[0007]—種功率半導(dǎo)體器件，所述功率半導(dǎo)體器件中集電極層為鍺層或硅鍺層。
[0008]優(yōu)選的，所述鍺層或硅鍺層的厚度大于0.01 μ m。
[0009]優(yōu)選的，所述鍺層或硅鍺層的厚度為0.2μπι-5μπι，包括端點(diǎn)值。
[0010]優(yōu)選的，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，所述功率半導(dǎo)體器件還包括:位于所述襯底和集電極層之間的緩沖層。
[0011]優(yōu)選的，當(dāng)所述集電極層為硅鍺層時(shí)，所述緩沖層為硅層或硅鍺層。
[0012]優(yōu)選的，當(dāng)所述集電極層為鍺層時(shí)，所述緩沖層為硅層、鍺層或硅鍺層。
[0013]優(yōu)選的,所述緩沖層的厚度為I μ m-20 μ m,包括端點(diǎn)值。
[0014]優(yōu)選的，所述硅鍺層中鍺的原子百分比為大于或等于10%。
[0015]優(yōu)選的，當(dāng)所述緩沖層為硅鍺層，且所述集電極層為硅鍺層時(shí)，所述緩沖層中鍺的原子百分比小于所述集電極層中鍺的原子百分比。
[0016]一種功率半導(dǎo)體器件的形成方法，包括:提供襯底；對所述襯底背面進(jìn)行減薄后，在所述襯底的背面形成集電極層；其中，所述集電極層為鍺層或硅鍺層。
[0017]優(yōu)選的，還包括:在所述鍺層或硅鍺層內(nèi)注入雜質(zhì)離子；采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。[0018]優(yōu)選的，所述集電極層的雜質(zhì)離子為硼離子。
[0019]優(yōu)選的，所述集電極層的雜質(zhì)離子的注入能量為20KeV-100KeV，包括端點(diǎn)值。
[0020]優(yōu)選的，所述集電極層的雜質(zhì)離子的注入劑量為1012/cm2-1016/cm2，包括端點(diǎn)值。
[0021]優(yōu)選的，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，還包括:
[0022]在所述襯底與集電極層之間形成緩沖層。
[0023]優(yōu)選的，當(dāng)所述集電極層為硅鍺層時(shí)，所述緩沖層為硅層或硅鍺層。
[0024]優(yōu)選的，當(dāng)所述集電極層為鍺層時(shí)，所述緩沖層為硅層、鍺層或硅鍺層。
[0025]優(yōu)選的，當(dāng)所述緩沖層為硅層時(shí)，在所述襯底與集電極層之間形成緩沖層包括:對減薄后的襯底背面進(jìn)行離子注入；采用退火的方式，激活所述襯底內(nèi)的雜質(zhì)離子，形成緩沖層。
[0026]優(yōu)選的，當(dāng)所述緩沖層為鍺層或硅鍺層時(shí)，在所述襯底與集電極層之間形成緩沖層包括:在減薄后的襯底背面形成鍺層或硅鍺層。
[0027]優(yōu)選的，還包括:在所述鍺層或硅鍺層內(nèi)注入雜質(zhì)離子；采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。
[0028]優(yōu)選的，所述鍺層或硅鍺層的形成工藝為外延工藝或淀積工藝。
[0029]優(yōu)選的，所述雜質(zhì)離子的激活溫度為300°C -500°C，包括端點(diǎn)值。
[0030]優(yōu)選的，所述雜質(zhì)離子的激活溫度為400°C。
[0031]優(yōu)選的，所述退火的時(shí)間為10s-120min，包括端點(diǎn)值。
[0032]優(yōu)選的,所述退火的時(shí)間為10min-30min,包括端點(diǎn)值。
[0033]與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn):
[0034]本發(fā)明實(shí)施例所提供的功率半導(dǎo)體器件及其形成方法中，所述集電極層為鍺層或硅鍺層。相較于硅層而言，在相同的摻雜濃度下，所述鍺層或硅鍺層中具有更大的載流子遷移率、更低的接觸勢壘以及更低的載流子壽命，從而降低了所述功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述功率半導(dǎo)體器件的制作成本。
【專利附圖】

【附圖說明】
[0035]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0036]圖1為本發(fā)明實(shí)施例一所提供的功率半導(dǎo)體器件中襯底正面結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0037]圖2為本發(fā)明實(shí)施例一所提供的功率半導(dǎo)體器件的整體結(jié)構(gòu)示意圖；
[0038]圖3為本發(fā)明一個(gè)實(shí)施例中所提供的功率半導(dǎo)體器件的整體結(jié)構(gòu)示意圖；
[0039]圖4為本發(fā)明另一個(gè)實(shí)施例所提供的功率半導(dǎo)體器件的整體結(jié)構(gòu)示意圖；
[0040]圖5為本發(fā)明實(shí)施例二所提供的功率半導(dǎo)體器件的整體結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0041]正如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)中形成的IGBT器件的導(dǎo)通電壓較高，關(guān)斷時(shí)間較長。[0042]發(fā)明人研究發(fā)現(xiàn)，這主要是因?yàn)楝F(xiàn)有技術(shù)中所述集電極層的材料為單晶硅、多晶硅或非晶硅。在常規(guī)IGBT器件的制備工藝?yán)?，形成背面集電極層的退火工藝主要采用普通退火，其退火溫度受所述IGBT器件正面金屬鋁電極的影響，最高溫度要小于500°C，而受退火溫度的限制，由于退火溫度較低，導(dǎo)致集電極層中的雜質(zhì)離子在硅中的激活率較低，導(dǎo)致現(xiàn)有技術(shù)中IGBT器件里，所述集電極層中雜質(zhì)的激活率一般小于10%，從而使得所述IGBT器件的導(dǎo)通電壓較高，關(guān)斷時(shí)間較長。
[0043]為了解決上述問題，現(xiàn)有技術(shù)中的一種解決方案是采用激光退火來替代所述集電極層形成過程中的普通退火，從而避免集電極層中的雜質(zhì)離子在硅中的激活率受退火溫度的限制，使得所述集電極層中獲得較高的雜質(zhì)激活率，但是，由于激光退火的設(shè)備十分昂貴，導(dǎo)致利用激光退火形成集電極層的IGBT器件的成本較高，應(yīng)用較少。
[0044]有鑒于此，本發(fā)明提供了一種半導(dǎo)體器件及其形成方法。本發(fā)明所提供的半導(dǎo)體器件的形成方法，包括:提供襯底；對所述襯底背面進(jìn)行減薄后，在所述襯底的背面形成集電極層；其中，所述集電極層為鍺層或硅鍺層。
[0045]相應(yīng)的，在本發(fā)明還提供了通過上述方法形成的半導(dǎo)體器件，該半導(dǎo)體器件中的集電極層為鍺層或硅鍺層。
[0046]由于相較于硅層而言，在相同的摻雜濃度下，所述鍺層或硅鍺層中具有更大的載流子遷移率、更低的接觸勢壘以及更低的載流子壽命，從而降低了本發(fā)明所提供的IGBT器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述IGBT器件的制作成本。
[0047]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。本發(fā)明所提供的功率半導(dǎo)體器件優(yōu)選為IGBT器件，且本發(fā)明實(shí)施例以所述功率半導(dǎo)體器件為IGBT器件為例進(jìn)行說明。
[0048]在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實(shí)施的限制。
[0049]實(shí)施例一:
[0050]本發(fā)明所提供的功率半導(dǎo)體器件的形成方法包括:
[0051]如圖1所示，提供襯底10，所述襯底10可采用硅襯底，理論上所述硅襯底可為N型硅襯底或P型硅襯底。本發(fā)明實(shí)施例中，以所述襯底10為N型硅襯底為例進(jìn)行描述。
[0052]在所述襯底10正面形成柵極結(jié)構(gòu)20和發(fā)射極結(jié)構(gòu)，完成所述襯底10的正面工藝。
[0053]所述柵極結(jié)構(gòu)20包括:形成于所述襯底10正面的柵介質(zhì)層201以及形成于所述柵介質(zhì)層201表面的柵電極層202。在本發(fā)明實(shí)施例中，所述柵介質(zhì)層201為氧化層，所述柵電極層202為多晶硅柵極，但在本發(fā)明的其它實(shí)施例中，所述柵介質(zhì)層201和柵電極層202也可以為其它材料，如所述柵介質(zhì)層201可以為SrTi03、Hf02或ZrO2等，所述柵電極層202可以為金屬等，本發(fā)明對此并不做限定。此外，所述柵極結(jié)構(gòu)20還包括柵極鈍化層203，所述柵極鈍化層203包裹在所述柵介質(zhì)層201和柵電極層202的側(cè)壁以及所述柵電極層202的上表面，完全覆蓋所述柵介質(zhì)層201和柵電極層202。
[0054]所述發(fā)射極結(jié)構(gòu)包括:形成于所述襯底10內(nèi)的P型阱區(qū)301以及形成于所述P型阱區(qū)301內(nèi)的N型源/漏區(qū)302，且所述P型阱區(qū)301和所述N型源/漏區(qū)302的表面與所述襯底10的正面平齊。此外，所述發(fā)射極結(jié)構(gòu)還包括導(dǎo)通電極層303，所述導(dǎo)通電極層303完全覆蓋P型阱區(qū)301和所述N型源/漏區(qū)302，以及所述形成于所述襯底10正面的柵極結(jié)構(gòu)20。在本發(fā)明實(shí)施例中，所述導(dǎo)通電極層303為金屬電極層，優(yōu)選為鋁電極層。
[0055]由于所述襯底10正面形成柵極結(jié)構(gòu)20和發(fā)射極結(jié)構(gòu)的工藝已為本領(lǐng)域人員所熟知，本發(fā)明對此不再詳細(xì)敘述。
[0056]完成所述襯底10的正面工藝后，對所述襯底10的背面進(jìn)行減薄，在本發(fā)明實(shí)施例中，可采用對所述襯底10的背面進(jìn)行研磨和腐蝕的方法，去除所述襯底10背面的部分襯底材料，即將所述襯底10背面減薄。在本發(fā)明的其它實(shí)施例中，也可采用其它方法，將所述襯底10的背面減薄，本發(fā)明對此并不限定。
[0057]需要說明的是，依據(jù)本發(fā)明所提供的功率半導(dǎo)體器件的結(jié)構(gòu)及其所應(yīng)用的電壓等級的不同，所述襯底10經(jīng)過背面減薄后的厚度也不相同，視具體情況而定。
[0058]如圖2所示，對所述襯底10背面進(jìn)行減薄后，在所述襯底10背面形成集電極層40，其中，所述集電極層40為鍺層或硅鍺層。在本發(fā)明實(shí)施例中，所述鍺層或硅鍺層的形成工藝可采用外延工藝，也可以采用淀積等工藝，在本發(fā)明的一個(gè)實(shí)施例中，所述鍺層或硅鍺層的厚度大于0.01 μ m，優(yōu)選為0.2 μ m-5 μ m,包括端點(diǎn)值，本發(fā)明對此并不限定，視具體情況而定。
[0059]如圖3所示，在本發(fā)明的一個(gè)實(shí)施例中，所述集電極層40為鍺層，由于硅和鍺之間的晶格失配較大，在所述襯底10與所述鍺層的界面處形成缺陷密度較高的區(qū)域，而且該缺陷區(qū)域位于鍺層的禁帶寬度中，從而可以從所述鍺層中俘獲電子，在所述鍺層內(nèi)形成P型摻雜，而所述襯底10與所述鍺層的界面處形成的缺陷密度較高的區(qū)域，俘獲電子后，也會(huì)形成P型摻雜區(qū)域。
[0060]在所述襯底10與集電極層40的界面處存在缺陷密度比較高的區(qū)域。其中，所述缺陷主要包括線位錯(cuò)。但沿著所述集電極層40背離所述襯底10的方向，所述鍺層中的線位錯(cuò)的密度逐漸降低，相應(yīng)的缺陷密度也隨之降低。因此，在所述襯底10背面形成鍺層后，會(huì)在所述襯底10背面自然形成位于所述襯底10背面的缺陷密度較高的第一 P型區(qū)域401，即defective p Ge區(qū)域，和位于所述第一 P型區(qū)域401表面的缺陷密度較低的第二 P型區(qū)域402，即P Ge區(qū)域，兩個(gè)區(qū)域，即本發(fā)明實(shí)施例中所提供的集電極層40由缺陷密度較高的第一 P型區(qū)域401,即defect ive p Ge區(qū)域,和缺陷密度較低的第二 P型區(qū)域402,即pGe區(qū)域，兩部分組成。
[0061 ] 如圖4所示，在本發(fā)明的另一個(gè)實(shí)施例中，所述集電極層40為硅鍺層，所述硅鍺層中的硅和鍺可以按照任意比例混合，優(yōu)選的，所述硅鍺層中鍺的原子百分比優(yōu)選為大于或等于10%。同理，由于硅和硅鍺之間的晶格失配也較大，也會(huì)在所述襯底10與所述硅鍺層的界面處形成缺陷密度較高的區(qū)域，且所述缺陷密度較高的區(qū)域，會(huì)從所述硅鍺層中俘獲電子，從而在所述硅鍺層內(nèi)形成P型摻雜，而所述襯底10與所述硅鍺層的界面處形成的缺陷密度較高的區(qū)域，俘獲電子后，也會(huì)形成P型摻雜區(qū)域。
[0062]由于沿著所述集電極層40背離所述襯底10的方向，所述硅鍺層中的線位錯(cuò)密度逐漸降低，所述硅鍺層中的缺陷也隨之降低，從而在所述襯底10背面自然形成位于所述襯底10背面的缺陷密度較高的第一 P型區(qū)域401，即defective p SiGe區(qū)域，和位于所述第一 P型硅鍺區(qū)域表面的缺陷密度較低的第二 P型區(qū)域402，即P SiGe區(qū)域，兩個(gè)區(qū)域，即本發(fā)明實(shí)施例中所提供的集電極層40由缺陷密度較高的第一 P型區(qū)域401,即defective pSiGe區(qū)域，和缺陷密度較低的第二 P型區(qū)域402，即p SiGe區(qū)域，兩部分組成。
[0063]由于和硅層相比，鍺層中或硅鍺層中具有更大的載流子遷移率和更低的接觸勢壘，從而使得在相同的摻雜濃度下，鍺層或硅鍺層中具有更低的體區(qū)電阻和接觸電阻，進(jìn)而使得所述集電極層40為鍺層或硅鍺層的功率半導(dǎo)體器件具有更低的導(dǎo)通壓降。
[0064]而且，和硅層相比，鍺層中或硅鍺層中具有更低的載流子壽命，當(dāng)所述襯底10背面的PN結(jié)正偏時(shí)，從所述襯底10內(nèi)流入所述集電極層40中的電子電流密度更大，從而增強(qiáng)了所述集電極層40對所述襯底10中載流子的抽取能力、使得在所述功率半導(dǎo)體器件關(guān)斷的過程中，所述襯底10中電子與所述集電極層40中空穴具有更快的復(fù)合速度，進(jìn)而加快了所述功率半導(dǎo)體器件的關(guān)斷速度，縮短了所述功率半導(dǎo)體器件的關(guān)斷時(shí)間。
[0065]當(dāng)所述集電極層40中的摻雜濃度較高時(shí)，本發(fā)明所提供的半導(dǎo)體器件形成方法還包括:在所述鍺層或硅鍺層內(nèi)注入雜質(zhì)離子，并采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。
[0066]在本發(fā)明的一個(gè)實(shí)施例中，該具體過程可以為:在所述襯底10背面形成鍺層或硅鍺層以后，對所述鍺層或硅鍺層進(jìn)行離子注入，從而在所述鍺層或硅鍺層內(nèi)注入摻雜離子。當(dāng)在所述鍺層或硅鍺層內(nèi)注入滿足需求的雜質(zhì)離子之后，采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子，形成最終集電極層40。
[0067]在本發(fā)明的一個(gè)實(shí)施例中，所述雜質(zhì)離子為硼離子。在本發(fā)明的其它實(shí)施例中，所述雜質(zhì)離子也可以為其它P型離子，本發(fā)明對此并不限定。
[0068]由于所述P型雜質(zhì)離子在所述鍺層或硅鍺層中具有較低的激活溫度，一般在300°C-500°C的溫度范圍以內(nèi)，即可完全激活，從而使得本發(fā)明實(shí)施例中所提供的功率半導(dǎo)體器件，只需采用普通退火，就能獲得較高的雜質(zhì)激活率。而且所述鍺層或硅鍺層的形成工藝，與現(xiàn)有技術(shù)中的功率半導(dǎo)體器件形成工藝兼容，不會(huì)增加額外的制作成本，也不會(huì)帶來站污等問題。
[0069]因此，本發(fā)明實(shí)施例中所提供的功率半導(dǎo)體器件形成方法中，所述退火的溫度，即雜質(zhì)離子的激活溫度為300°C -500°C，包括端點(diǎn)值，優(yōu)選為400°C ;所述退火時(shí)間為10s-120min,包括端點(diǎn)值，優(yōu)選為10min_30min，包括端點(diǎn)值，但本發(fā)明對此并不做限定，具體選擇視具體情況而定。
[0070]由于所述功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，主要受襯底10中電子和空穴形成的等離子體分布的影響，但由于襯底10中的摻雜濃度較低，所述等離子體的建立，主要通過所述襯底10背面PN結(jié)中注入和空穴和襯底10正面注入的電子形成，且所述等離子體中電子的濃度近似等于空穴的濃度，呈電中性。當(dāng)所述等離子體中電子和空穴的濃度越高時(shí)，所述功率半導(dǎo)體器件的導(dǎo)通壓降越小，關(guān)斷時(shí)間越短。
[0071]因此，精確控制所述襯底10與集電極層40間形成的PN結(jié)的位置與所述集電極層40中的摻雜離子濃度，對降低所述功率半導(dǎo)體器件的導(dǎo)通壓降和縮短所述功率半導(dǎo)體器件的關(guān)斷時(shí)間至關(guān)重要。而所述功率半導(dǎo)體器件中的PN結(jié)位置，主要受所述鍺層或硅鍺層中離子注入時(shí)的注入能量影響，所述集電極層40中的雜質(zhì)離子濃度，主要受所述鍺層或硅鍺層中離子注入時(shí)的注入劑量影響。
[0072]所以，為了降低本發(fā)明所提供的功率半導(dǎo)體器件的導(dǎo)通壓降，縮短本發(fā)明所提供的功率半導(dǎo)體器件的關(guān)斷時(shí)間，在本發(fā)明的一個(gè)實(shí)施例中，所述雜質(zhì)離子的注入能量優(yōu)選為20KeV-100KeV，包括端點(diǎn)值；在本發(fā)明的另一個(gè)實(shí)施例中，所述雜質(zhì)離子的注入劑量優(yōu)選為1012/cm2-1016/cm2，包括端點(diǎn)值。
[0073]需要說明的是，在300°C-50(TC，包括端點(diǎn)值的條件下，所述P型雜質(zhì)離子在所述鍺層或硅鍺層中的擴(kuò)散系數(shù)非常低，因此，通過選擇所述雜質(zhì)離子的注入能量和注入劑量可以精確控制本發(fā)明所提供的功率半導(dǎo)體器件中的PN結(jié)位置，以及所述PN結(jié)附近的摻雜離子分布，從而來控制所述功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間。
[0074]還需要說明的是，本發(fā)明所提供的功率半導(dǎo)體器件形成方法中，還可以通過選擇合適的鍺層或硅鍺層厚度以及雜志離子的注入能量，使得所述PN結(jié)形成于所述襯底10內(nèi)，從而降低本發(fā)明所提供的功率半導(dǎo)體器件在阻斷條件下的漏電流。
[0075]綜上所述，本發(fā)明所提供的半導(dǎo)體器件及其形成方法中，所述集電極層40為鍺層或硅鍺層，相較于硅層而言，在相同的摻雜濃度下，所述鍺層或硅鍺層中具有更大的載流子遷移率、更低的接觸勢壘以及更低的載流子壽命，從而降低了所述功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述功率半導(dǎo)體器件的制作成本。
[0076]實(shí)施例二:
[0077]本發(fā)明所提供的功率半導(dǎo)體器件包括穿通型功率半導(dǎo)體器件和非穿通型功率半導(dǎo)體器件。如圖5所示，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，本發(fā)明所提供的功率半導(dǎo)體器件還包括:位于所述襯底10和集電極層40之間的緩沖層50。所述緩沖層50的摻雜類型與所述集電極層40的摻雜類型相反，從而使得所述緩沖層50與集電極層40形成PN結(jié)。具體的，當(dāng)所述集電極層40為P型摻雜時(shí)，所述緩沖層50為N型摻雜；所述集電極層40為N型摻雜時(shí)，所述緩沖層50為P型摻雜。本發(fā)明實(shí)施例以所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件，且所述穿通型功率半導(dǎo)體器件中的集電極層為P型摻雜為例，對本發(fā)明所提供的功率半導(dǎo)體器件及其形成方法進(jìn)行詳細(xì)說明。
[0078]當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，本發(fā)明所提供的功率半導(dǎo)體器件的形成方法，還包括:在所述襯底10與集電極層40之間形成緩沖層50。當(dāng)所述集電極層40為硅鍺層時(shí)，所述緩沖層50可以為硅層，也可以為硅鍺層；當(dāng)所述集電極層40為鍺層時(shí)，所述緩沖層50可以硅層，也可以為硅鍺層，還可以為鍺層。其中，所述硅鍺層中的硅和鍺可以按照任意比例混合，優(yōu)選的，所述硅鍺層中鍺的原子百分比為大于等于10%。需要說明的是，當(dāng)所述緩沖層50為硅鍺層，且所述集電極層40也為硅鍺層時(shí)，所述緩沖層50中鍺的原子百分比小于所述集電極層40中鍺的原子百分比。
[0079]在本發(fā)明的一個(gè)實(shí)施例中，所述緩沖層50為硅層，在所述襯底10與所述集電極層40之間形成緩沖層50包括:對減薄后的襯底10背面進(jìn)行離子注入，從而在所述襯底10內(nèi)形成摻雜區(qū)域。當(dāng)所述襯底10內(nèi)注入滿足需求的雜質(zhì)離子之后，采用退火的方式，激活所述襯底10內(nèi)的雜質(zhì)離子，形成緩沖層50。
[0080]在本發(fā)明的另一個(gè)實(shí)施例中，所述緩沖層50為鍺層或硅鍺層，在所述襯底10與所述集電極層40之間形成緩沖層50包括:在減薄后的襯底10背面形成鍺層或硅鍺層。在本發(fā)明實(shí)施例中，所述鍺層或硅鍺層的形成工藝可采用外延工藝，也可以采用淀積等工藝，本發(fā)明對此并不限定，視具體情況而定。
[0081]當(dāng)所述緩沖層50為鍺層或硅鍺層時(shí)，本發(fā)明實(shí)施例所提供的形成方法，還包括:在所述鍺層或硅鍺層內(nèi)注入雜質(zhì)離子，并采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。在本發(fā)明的一具體實(shí)施中，該具體過程可以包括:在所述襯底10背面形成鍺層或硅鍺層以后，對所述鍺層或所述硅鍺層進(jìn)行離子注入，從而在所述鍺層或硅鍺層內(nèi)注入摻雜離子；當(dāng)在所述鍺層或硅鍺層內(nèi)注入滿足需求的雜質(zhì)離子之后，采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子，形成緩沖層50。
[0082]在本發(fā)明的一個(gè)實(shí)施例中所述退火的溫度，即雜質(zhì)離子的激活溫度，優(yōu)選在300°C -500°C，包括端點(diǎn)值的溫度范圍內(nèi)，更優(yōu)選的為400°C ;所述退火時(shí)間優(yōu)選在10s-120min,包括端點(diǎn)值的范圍內(nèi)，更優(yōu)選在10min-30min,包括端點(diǎn)值的范圍內(nèi)，但本發(fā)明對此并不做限定，具體選擇視具體情況而定。
[0083]需要說明的是，在本發(fā)明一實(shí)施例中，所述緩沖層50的厚度優(yōu)選為1μπι-20μπι，包括端點(diǎn)值，而且，所述緩沖層50中的雜質(zhì)離子可以為磷離子，也可以其它N型離子，只要在所述襯底10內(nèi)或襯底10背面形成滿足要求的N型緩沖層50即可，本發(fā)明對此并不做限定。還需要說明的是，在本發(fā)明實(shí)施例中，所述緩沖層50中的摻雜濃度高于所述集電極層40的摻雜濃度。
[0084]由于相較于硅層而言，鍺層中或硅鍺層中具有更大的載流子遷移率和更低的接觸勢壘，從而使得在相同的摻雜濃度下，鍺層或硅鍺層中具有更低的體區(qū)電阻和接觸電阻，因此，當(dāng)所述緩沖層50為鍺層或硅鍺層時(shí)，本發(fā)明實(shí)施例所提供的功率半導(dǎo)體器件具有更低的導(dǎo)通壓降。
[0085]而且，相較于硅層而言，鍺層中或硅鍺層中具有更低的載流子壽命，當(dāng)所述襯底10背面的PN結(jié)正偏時(shí)，從所述襯底10內(nèi)流入所述集電極層40中的電子電流密度更大，從而增強(qiáng)了所述集電極層40對所述襯底10中載流子的抽取能力、使得在所述功率半導(dǎo)體器件關(guān)斷的過程中，所述緩沖層50中的電子和空穴具有更快的復(fù)合速度，進(jìn)而加快了所述功率半導(dǎo)體器件的關(guān)斷速度。因此，當(dāng)所述緩沖層50為鍺層或硅鍺層時(shí)，本發(fā)明實(shí)施例所提供的功率半導(dǎo)體器件具有更短的關(guān)斷時(shí)間。
[0086]需要說明的是，由于硅鍺層的禁帶寬度(即能帶寬度)與所述硅鍺層中鍺的原子百分比成正比，因此，當(dāng)所述緩沖層50為鍺層或硅鍺層，且集電極層40也為鍺層或硅鍺層時(shí)，通過合理設(shè)置所述緩沖層50和集電極層40中的相對鍺原子百分比，可以在所述功率半導(dǎo)體器件中形成平滑連續(xù)的能帶分布，從而有利于空穴的注入，加快所述功率半導(dǎo)體器件的關(guān)斷速度。
[0087]還需要說明的是，本發(fā)明實(shí)施例中均以所述功率半導(dǎo)體器件為平面柵結(jié)構(gòu)的功率半導(dǎo)體器件為例，對本發(fā)明所提供的功率半導(dǎo)體器件進(jìn)行描述的，但本發(fā)明所提供的功率半導(dǎo)體器件并不僅限于為平面柵結(jié)構(gòu)的功率半導(dǎo)體器件，同樣適用于溝槽柵型功率半導(dǎo)體器件，本發(fā)明對此并不做限定。
[0088]綜上所述，本發(fā)明實(shí)施例所提供的功率半導(dǎo)體器件及其形成方法中，所述集電極層40為鍺層或硅鍺層。相較于硅層而言，在相同的摻雜濃度下，所述鍺層或硅鍺層中具有更大的載流子遷移率、更低的接觸勢壘以及更低的載流子壽命，從而降低了所述功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述功率半導(dǎo)體器件的制作成本。
[0089]而且，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，所述緩沖層50的材料也可以為鍺層或硅鍺層，從而進(jìn)一步降低穿通型功率半導(dǎo)體器件的導(dǎo)通壓降和關(guān)斷時(shí)間，且不提高所述穿通型功率半導(dǎo)體器件的制作成本。
[0090]本說明書中各個(gè)部分采用遞進(jìn)的方式描述，每個(gè)部分重點(diǎn)說明的都是與其它部分的不同之處，各個(gè)部分之間相同相似部分互相參見即可。
[0091]對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種功率半導(dǎo)體器件，其特征在于，所述功率半導(dǎo)體器件中集電極層為鍺層或硅鍺層。
2.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，所述鍺層或硅鍺層的厚度大于 0.01 μ m。
3.根據(jù)權(quán)利要求2所述的功率半導(dǎo)體器件，其特征在于，所述鍺層或硅鍺層的厚度為0.2μL?-5μπ?，包括端點(diǎn)值。
4.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體器件，其特征在于，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，所述功率半導(dǎo)體器件還包括:位于所述襯底和集電極層之間的緩沖層。
5.根據(jù)權(quán)利要求4所述的功率半導(dǎo)體器件，其特征在于，當(dāng)所述集電極層為硅鍺層時(shí)，所述緩沖層為硅層或硅鍺層。
6.根據(jù)權(quán)利要求4所述的功率半導(dǎo)體器件，其特征在于，當(dāng)所述集電極層為鍺層時(shí)，所述緩沖層為硅層、鍺層或硅鍺層。
7.根據(jù)權(quán)利要求4所述的功率半導(dǎo)體器件，其特征在于，所述緩沖層的厚度為1μL?-20μπ?， 包括端點(diǎn)值。
8.根據(jù)權(quán)利要求1-7任一項(xiàng)所述的功率半導(dǎo)體器件，其特征在于，所述硅鍺層中鍺的原子百分比為大于或等于10%。
9.根據(jù)權(quán)利要求8所述的功率半導(dǎo)體器件，其特征在于，當(dāng)所述緩沖層為硅鍺層，且所述集電極層為硅鍺層時(shí)，所述緩沖層中鍺的原子百分比小于所述集電極層中鍺的原子百分比。
10.一種功率半導(dǎo)體器件的形成方法，其特征在于，包括: 提供襯底； 對所述襯底背面進(jìn)行減薄后，在所述襯底的背面形成集電極層； 其中，所述集電極層為鍺層或硅鍺層。
11.根據(jù)權(quán)利要求10所述的形成方法，其特征在于，還包括: 在所述鍺層或硅鍺層內(nèi)注入雜質(zhì)離子； 采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。
12.根據(jù)權(quán)利要求10或11所述的形成方法，其特征在于，所述集電極層的雜質(zhì)離子為硼離子。
13.根據(jù)權(quán)利要求10或11所述的形成方法，其特征在于，所述集電極層的雜質(zhì)離子的注入能量為20KeV-100KeV，包括端點(diǎn)值。
14.根據(jù)權(quán)利要求10或11所述的形成方法，其特征在于，所述集電極層雜質(zhì)離子的注入劑量為1012/cm2-1016/cm2，包括端點(diǎn)值。
15.根據(jù)權(quán)利要求10-14任一項(xiàng)所述的形成方法，其特征在于，當(dāng)所述功率半導(dǎo)體器件為穿通型功率半導(dǎo)體器件時(shí)，還包括:在所述襯底與集電極層之間形成緩沖層。
16.根據(jù)權(quán)利要求15所述的形成方法，其特征在于，當(dāng)所述集電極層為硅鍺層時(shí)，所述緩沖層為硅層或硅鍺層。
17.根據(jù)權(quán)利要求15所述的形成方法，其特征在于，當(dāng)所述集電極層為鍺層時(shí)，所述緩沖層為硅層、鍺層或硅鍺層。
18.根據(jù)權(quán)利要求16或17所述的形成方法，其特征在于，當(dāng)所述緩沖層為硅層時(shí)，在所述襯底與集電極層之間形成緩沖層包括: 對減薄后的襯底背面進(jìn)行離子注入； 采用退火的方式，激活所述襯底內(nèi)的雜質(zhì)離子，形成緩沖層。
19.根據(jù)權(quán)利要求16或17所述的形成方法，其特征在于，當(dāng)所述緩沖層為鍺層或硅鍺層時(shí)，在所述襯底與集電極層之間形成緩沖層包括: 在減薄后的襯底背面形成鍺層或硅鍺層。
20.根據(jù)權(quán)利要求19所述的形成方法，其特征在于，還包括: 在所述鍺層或硅 鍺層內(nèi)注入雜質(zhì)離子； 采用退火的方式，激活所述鍺層或硅鍺層內(nèi)的雜質(zhì)離子。
21.根據(jù)權(quán)利要求10-14、16-17或20中任一項(xiàng)所述的形成方法，其特征在于，所述鍺層或硅鍺層的形成工藝為外延工藝或淀積工藝。
22.根據(jù)權(quán)利要求11-14、16-17或20中任一項(xiàng)所述的形成方法，其特征在于，所述雜質(zhì)離子的激活溫度為300°C -500°C，包括端點(diǎn)值。
23.根據(jù)權(quán)利要求22所述的形成方法，其特征在于，所述雜質(zhì)離子的激活溫度為400。。。
24.根據(jù)權(quán)利要求11-14、16-17或20中任一項(xiàng)所述的形成方法，其特征在于，所述退火的時(shí)間為10s-120min，包括端點(diǎn)值。
25.根據(jù)權(quán)利要求24所述的形成方法，其特征在于，所述退火的時(shí)間為10min-30min，包括端點(diǎn)值。
【文檔編號】H01L29/739GK103943671SQ201310025255
【公開日】2014年7月23日 申請日期:2013年1月23日 優(yōu)先權(quán)日:2013年1月23日
【發(fā)明者】朱陽軍, 胡愛斌, 喻巧群, 盧爍今 申請人:中國科學(xué)院微電子研究所, 江蘇物聯(lián)網(wǎng)研究發(fā)展中心, 江蘇中科君芯科技有限公司