專利名稱：包括結(jié)型場效應(yīng)晶體管的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導(dǎo)體器件，更具體地涉及包括結(jié)型場效應(yīng)晶體管的半導(dǎo)體器件。
技術(shù)背景 圖1所示為現(xiàn)有的N溝道結(jié)型場效應(yīng)晶體管(JFET) 100的剖視圖。該JFET100包括N+型漏極區(qū)101 ( 一般為襯底)、位于N+型漏極區(qū)101上的N-型外延層102、位于N-型外延層102中的P型體區(qū)103、位于N-型外延層102中以及P型體區(qū)103之間的N+型源極區(qū)104、以及位于P型體區(qū)103中的P+型柵極區(qū)105。該JFET100還包括層間介電層(ILDL) 106，以及穿過ILDL106與N+型源極區(qū)104電連接的源極接觸107和穿過ILDL106與P+型柵極區(qū)105電連接的柵極接觸108。，P型體區(qū)103圍繞N-型外延層102的一部分。N+型源極區(qū)104位于N-型外延層102的該部分中。并且，N-型外延層102的該部分從N+型源極區(qū)104延伸至N+型漏極區(qū)101，從而形成導(dǎo)電路徑。在圖1中示出的JFET100為垂直器件。在柵極接觸108上施加偏置電壓時，體區(qū)103產(chǎn)生夾斷效應(yīng)，從而控制導(dǎo)電路徑中的電流。在圖1中附圖標(biāo)記“A”表示體區(qū)103在N-型外延層102中產(chǎn)生的夾斷區(qū)。為了獲得增強的夾斷效應(yīng)，必須將夾斷區(qū)A的尺寸設(shè)置為盡可能小，從而有利地獲得減小的夾斷電壓。然而，夾斷區(qū)A的尺寸減小導(dǎo)致溝道寬度的減小，從而不利地增加導(dǎo)通電阻Ron。并且，夾斷區(qū)A的尺寸減小使得源極區(qū)104靠近柵極區(qū)105，從而不利地減小源漏擊穿電壓。夾斷區(qū)A的尺寸減小還提高光刻工藝的分辨率要求，從而不利地增加了工藝復(fù)雜性。因此，仍然希望在源極區(qū)104與柵極區(qū)105距離足夠遠(yuǎn)的情形下獲得減小的夾斷電壓。

實用新型內(nèi)容為了解決前面描述的問題，本實用新型提出一種改進(jìn)的包括JFET的半導(dǎo)體器件，其中JFET的源極區(qū)與柵極區(qū)可以保持足夠的距離，同時可以減小JFET的夾斷電壓。根據(jù)本實用新型的一方面，提供一種半導(dǎo)體器件，包括結(jié)型場效應(yīng)晶體管，所述結(jié)型場效應(yīng)晶體管包括半導(dǎo)體襯底，具有第一摻雜類型并作為結(jié)型場效應(yīng)晶體管的漏極區(qū)；外延層，位于半導(dǎo)體襯底上，具有第一摻雜類型；體區(qū)，位于外延層中，具有第二摻雜類型，第二摻雜類型與第一摻雜類型是相反的摻雜類型；源極區(qū)，位于外延層中，具有第一摻雜類型；以及柵極區(qū)，位于體區(qū)中，具有第二摻雜類型，其中，所述結(jié)型場效應(yīng)晶體管還包括屏蔽層，屏蔽層具有第二摻雜類型，位于外延層的內(nèi)部，并且位于源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑中。優(yōu)選地，該半導(dǎo)體器件還包括溝槽M0SFET，該溝槽MOSFET包括所述半導(dǎo)體襯底，作為漏極區(qū)；所述外延層；所述體區(qū)；源極區(qū)，位于外延層中，具有第一摻雜類型；溝槽柵極，穿過所述體區(qū)進(jìn)入所述外延層中；以及柵介質(zhì)層，將溝槽柵極與所述體區(qū)和所述外延層隔開。優(yōu)選地，該半導(dǎo)體器件還包括平面M0SFET，該平面MOSFET包括所述半導(dǎo)體襯底；所述外延層；所述體區(qū)；源極區(qū)和漏極區(qū)，位于所述體區(qū)中，具有第一摻雜類型；柵極導(dǎo)體，位于源極區(qū)和漏極區(qū)之間的體區(qū)上；以及柵介質(zhì)層，位于柵極導(dǎo)體和體區(qū)之間，將柵極導(dǎo)體與所述體區(qū)隔開。在根據(jù)本實用新型的半導(dǎo)體器件中，由于采用屏蔽層，在JFET中產(chǎn)生新的夾斷區(qū)。即使在JFET的源極區(qū)與柵極區(qū)之間的足夠距離的情形下也可以增強夾斷效應(yīng)，從而可以降低夾斷電壓。另一方面，該JFET可以通過保持源極區(qū)與柵極區(qū)之間的足夠距離而獲得高擊穿電壓。由于可以相應(yīng)地增加溝道寬度，因此可以獲得低導(dǎo)通電阻。因此，根據(jù)本實用新型的半導(dǎo)體器件不必在設(shè)計JFET時進(jìn)行性能上的折衷。此外，制造JFET的至少一部分步驟可以與制造溝槽MOSFET或平面MOSFET的一部分步驟相同，從而可以減小將JFET與溝槽MOSFET或平面MOSFET集成在一個芯片上的復(fù)雜度，降低生產(chǎn)成本。

為了更好地理解本實用新型，將根據(jù)以下附圖對本實用新型進(jìn)行詳細(xì)描述圖1是現(xiàn)有的結(jié)型場效應(yīng)晶體管的剖視圖；圖2是根據(jù)本實用新型一個實施例的結(jié)型場效應(yīng)晶體管的剖視圖。圖3是根據(jù)本實用新型一個實施例的結(jié)型場效應(yīng)晶體管的剖視圖。圖4是根據(jù)本實用新型一個實施例的包括結(jié)型場效應(yīng)晶體管和溝槽MOSFET的半導(dǎo)體器件的剖視圖。圖5是根據(jù)本實用新型一個實施例的包括結(jié)型場效應(yīng)晶體管和平面MOSFET的半導(dǎo)體器件的剖視圖。
具體實施方式
下面參照附圖充分描述本實用新型的示范實施例。在各個附圖中，相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制，并且簡化了一些具體結(jié)構(gòu)和功能的詳細(xì)描述。此外，在一些實施例中已經(jīng)詳細(xì)描述過的類似的結(jié)構(gòu)和功能，在其它實施例中不再贅述。盡管本實用新型的各項術(shù)語是結(jié)合具體的示范實施例來一一描述的，但這些術(shù)語適用于本領(lǐng)域的任何合理場合，不應(yīng)理解為局限于這里闡述的示范實施方式。圖2是根據(jù)本實用新型一個實施例的結(jié)型場效應(yīng)晶體管(JFET) 200的剖視圖。在圖2中，采用與圖1類似的附圖標(biāo)記表示相同的元件，其中附圖標(biāo)記是三位數(shù)字，第一位是“2”，第二位和第三位與圖1中的相應(yīng)元件的相應(yīng)數(shù)字相同。該JFET200包括N+型漏極區(qū)201 ( 一般為襯底)、位于N+型漏極區(qū)201上的N-型外延層202、位于N-型外延層202中的P型體區(qū)203、位于N-型外延層202中以及P型體區(qū)203之間的N+型源極區(qū)204、以及位于P型體區(qū)203中的P+型柵極區(qū)205。該JFET200還包括層間介電層(ILDL) 206，以及穿過ILDL206與N+型源極區(qū)204電連接的源極接觸207和穿過ILDL206與P+型柵極區(qū)205電連接的柵極接觸208。P型體區(qū)203圍繞N-型外延層202的一部分。N+型源極區(qū)204位于N-型外延層202的該部分中。并且，N-型外延層202的該部分從N+型源極區(qū)204延伸至N+型漏極區(qū)201，從而形成導(dǎo)電路徑。在圖2中示出的JFET200為垂直器件。圖2中示出的JFET200與圖1示出的JFET100的不同之處在于JFET200還包括位于N+型源極區(qū)204下方的N-型外延層202中的P型屏蔽層209。該P型屏蔽層209位于源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑中。在柵極接觸208上施加偏置電壓時，體區(qū)203產(chǎn)生夾斷效應(yīng)，在N-型外延層202中產(chǎn)生夾斷區(qū)A。屏蔽層209作為電場屏蔽層，至少部分地減小夾斷區(qū)A中的電場。不僅如此，屏蔽層209還在外延層202中位于屏蔽層209和體區(qū)203之間的部分產(chǎn)生新的夾斷區(qū)B。結(jié)果，體區(qū)203和屏蔽層209共同產(chǎn)生夾斷效應(yīng)。即使源極區(qū)204和柵極區(qū)205的距離較大，屏蔽層209的存在也可以使得夾斷區(qū)的有效尺寸較小,從而增強夾斷效應(yīng)。屏蔽層209例如是在外延層202中形成的高能注入?yún)^(qū)。 屏蔽層209的深度由屏蔽層209與體區(qū)203之間的距離決定。屏蔽層209與體區(qū)203之間的最小距離應(yīng)當(dāng)足夠小使得可以形成夾斷區(qū)B。優(yōu)選地，屏蔽層209的至少一部分位于體區(qū)203的底部之上。屏蔽層209的橫向尺寸也由屏蔽層209與體區(qū)203之間的距離決定。屏蔽層209與體區(qū)203之間的最小距離應(yīng)當(dāng)足夠大使得屏蔽層209與體區(qū)203不相互接觸，否則將不利地阻斷導(dǎo)電路徑。優(yōu)選地，屏蔽層209的橫向尺寸與導(dǎo)電路徑的頂部尺寸一致。如圖2所示，體區(qū)203在外延區(qū)202中限定導(dǎo)電路徑。由于體區(qū)203的摻雜分布，導(dǎo)電路徑的頂部尺寸最小。屏蔽層209的橫向截面的形狀取決于制造工藝中使用的掩模。優(yōu)選地，屏蔽層209的橫向截面的形狀與導(dǎo)電路徑的頂部截面的形狀一致，也即與體區(qū)203的頂部截面的形狀互補。優(yōu)選地，在有源區(qū)為方形的JFET200中，屏蔽層209的橫向截面的形狀為方形，在有源區(qū)為圓形的JFET200中，屏蔽層209的橫向截面的形狀為圓形。在屏蔽層209的橫向截面的形狀與有源區(qū)的形狀一致的情形下，可以有利地控制屏蔽層209與體區(qū)203之間的最小距離。在一個實施例中，JFET200的N+型漏極區(qū)201由高摻雜濃度的半導(dǎo)體襯底形成。在一個實施例中，N-型外延層202是半導(dǎo)體襯底上的外延半導(dǎo)體層。半導(dǎo)體襯底或半導(dǎo)體層由半導(dǎo)體材料組成，半導(dǎo)體材料例如包括II1-V族半導(dǎo)體，如GaAs、InP、GaN、SiC，以及IV族半導(dǎo)體，如S1、Ge。在優(yōu)選的實施例中，半導(dǎo)體襯底或半導(dǎo)體層可采用例如鍺化硅(二元化合物)，碳化硅(尤其是用于高壓場合)、氮化鍺等不同的化合物。在一個實施例中，P型體區(qū)203是在N-型外延層202中形成的注入?yún)^(qū)，例如在N-型外延層202中注入P型摻雜元素(例如硼)而形成。在一個實施例中，通過離子轟擊來注入摻雜元素。在一個實施例中，N+型源極區(qū)204是在N-型外延層202中形成的注入?yún)^(qū)，例如在N-型外延層202中進(jìn)一步注入N型摻雜元素(例如砷、磷或銻)而形成。在一個實施例中，P+型柵極區(qū)205是在P型體區(qū)203中形成的注入?yún)^(qū)，例如在P型體區(qū)203中進(jìn)一步注入P型摻雜元素(例如硼)而形成。在一個實施例中，層間介電層206包括二氧化硅?？刹捎萌魏我阎姆椒▉碇圃煅趸瘜?，例如熱生長、淀積等。在一個實施例中，源極接觸207和柵極接觸208包括鎢?？刹捎萌魏我阎姆椒▉碇圃旖饘俳佑|，例如采用金屬填充層間介電層206中的穿透孔。在一個實施例中，P型體區(qū)203圍繞N-型外延層202的一部分，形成封閉的環(huán)形，從而N-型外延層202的該部分形成源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑的至少一部分。在一些實施例中，可采用如下描述中的結(jié)構(gòu)尺寸，但這些結(jié)構(gòu)尺寸并不意味著限制本實用新型的范圍，而僅是作為示例。層間介電層206的厚度與JFET200的電壓等級有關(guān)，可以根據(jù)不同的電壓需求作相應(yīng)的調(diào)整。在一個實施例中，層間介電層206的厚度選用能夠?qū)崿F(xiàn)JFET200所需電壓的最小厚度。隨著所需電壓的增大，層間介電層206的厚度也隨之增加。在一個實施例中，層間介電層206為氧化層。在一個實施例中，N+型源極區(qū)204的厚度大約為O.1 μ m 2 μ m。N+型源極區(qū)204的厚度不僅與JFET所需的擊穿電壓有關(guān)，而且與其構(gòu)成材料有關(guān)。在一個實施例中，N+型源極區(qū)204的厚度大約是O. 25 μ m。圖3是根據(jù)本實用新型一個實施例的結(jié)型場效應(yīng)晶體管(JFET) 300的剖視圖。在圖3中，采用與圖2類似的附圖標(biāo)記表示相同的元件，其中附圖標(biāo)記是三位數(shù)字，第一位是“3”，第二位和第三位與圖2中的相應(yīng)元件的相應(yīng)數(shù)字相同。對兩個實施例中相同的元件將不再詳述。圖3中示出的JFET300與圖2示出的JFET200的不同之處在于JFET300還包括在N-型外延層302中形成的溝槽。溝槽的內(nèi)壁襯有例如Hf02的柵介質(zhì)層310，并且在溝槽內(nèi)填充例如摻雜多晶硅的柵極導(dǎo)體311。該JFET300還包括穿過層間介電層(ILDL)306與柵極導(dǎo)體311電連接的另一個柵極接觸312。柵極導(dǎo)體311也稱為溝槽柵極。在柵極接觸3 08和另一個柵極接觸312上施加相同或不同的偏置電壓時，在體區(qū)303和柵極導(dǎo)體311之間產(chǎn)生夾斷區(qū)A。屏蔽層309作為電場屏蔽層，至少部分地減小夾斷區(qū)A中的電場。不僅如此，屏蔽層309還在外延層302中位于屏蔽層309和體區(qū)303之間的部分產(chǎn)生新的夾斷區(qū)B，以及在外延層302中位于屏蔽層309和柵極導(dǎo)體311之間的部分產(chǎn)生新的夾斷區(qū)C。結(jié)果，體區(qū)303、柵極導(dǎo)體311和屏蔽層309共同產(chǎn)生夾斷效應(yīng)。與圖2所示的JFET200類似，根據(jù)屏蔽區(qū)309與體區(qū)303、柵極導(dǎo)體311的最小距離確定屏蔽區(qū)309的深度和橫向尺寸，使得既可以形成夾斷區(qū)B、C，又不會阻斷導(dǎo)電路徑。在一個實施例中，柵極導(dǎo)體311位于有源區(qū)的中間，P型體區(qū)303與柵極導(dǎo)體311同心地設(shè)置，圍繞N-型外延層302的一部分，形成封閉的環(huán)形，從而N-型外延層302的該部分在P型體區(qū)303和柵極導(dǎo)體311之間形成源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑的至少一部分。圖4是根據(jù)本實用新型一個實施例的包括結(jié)型場效應(yīng)晶體管(JFET)的半導(dǎo)體器件400的剖視圖。在圖4中，采用與圖2類似的附圖標(biāo)記表示相同的元件，其中附圖標(biāo)記是三位數(shù)字，第一位是“4”，第二位和第三位與圖2中的相應(yīng)元件的相應(yīng)數(shù)字相同。對兩個實施例中相同的元件將不再詳述。該半導(dǎo)體器件400包括集成在同一個半導(dǎo)體芯片上的JFET400a和溝槽MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)400b。JFET400a和溝槽M0SFET400b均為垂直型器件。優(yōu)選地，JFET400a和溝槽M0SFET400b之間由未施加偏置電壓的溝槽柵極電隔離，從而可以省去形成附加的淺溝槽隔離結(jié)構(gòu)的步驟。JFET400a和溝槽M0SFET400b共用N+型漏極區(qū)401 ( 一般為襯底)、N-型外延層402和層間介電層(ILDL) 406。JFET400a與圖2中示出的JFET200相同。溝槽M0SFET400b則可以是任何常規(guī)的類型。在圖4中示出的溝槽M0SFET400b包括在N-型外延層402中形成的P型體區(qū)403b，在P型體區(qū)403b中形成的N+型源極區(qū)404b，以及在P型體區(qū)403b中形成的位于N+型源極區(qū)404b下方的P+摻雜區(qū)405b。N+型源極區(qū)404b與P+摻雜區(qū)405b未直接接觸。源極接觸408b穿過ILDL406和N+型源極區(qū)404b并延伸到P+摻雜區(qū)405b，并且與N+型源極區(qū)404b和P+摻雜區(qū)405b電接觸。溝槽M0SFET400b還包括穿過N+型源極區(qū)404b和P型體區(qū)403b延伸到N-型外延層中的溝槽。溝槽的內(nèi)壁襯有例如Hf02的柵介質(zhì)層410，并且在溝槽內(nèi)填充例如摻雜多晶硅的柵極導(dǎo)體411。柵極接觸412穿過層間介電層(ILDL)406與柵極導(dǎo)體411電連接。柵極導(dǎo)體411也稱為溝槽柵極。在柵極接觸412上施加偏置電壓時，可以控制在源極區(qū)404b和漏極區(qū)401之間流經(jīng)P型體區(qū)403b中的導(dǎo)電路徑的電流。在該實施例的半導(dǎo)體器件400中，JFET400a的P型體區(qū)403a、P+型摻雜區(qū)405a、N+源極區(qū)404a和源極接觸408a可以與溝槽M0SFET400b的P型體區(qū)403b、P+摻雜區(qū)405b、N+源極區(qū)404b和源極接觸408b分別在相同的步驟中利用相同的掩模形成。溝槽M0SFET400b的溝槽柵極可以與用于將JFET400a和溝槽M0SFET400b相互隔開的溝槽柵極在相同的步驟中利用相同的掩模形成。溝槽M0SFET400b的溝槽柵極與用于隔離的溝槽柵極的區(qū)別僅在于在工作中前者施加有偏置電壓，而后者通常浮置。在圖4中還示出了與JFET400a相鄰的終止結(jié)構(gòu)。該終止結(jié)構(gòu)包括至少一個用于隔離的溝槽柵極。然而，正如本領(lǐng)域的技術(shù)人員可以理解的那樣，該終止結(jié)構(gòu)不限于溝槽柵極的形式，還可以采用已知的結(jié)構(gòu)，例如淺溝槽隔離。圖5是根據(jù)本實用新型一個實施例的包括結(jié)型場效應(yīng)晶體管(JFET)的半導(dǎo)體器件500的剖視圖。在圖5中，采用與圖2類似的附圖標(biāo)記表示相同的元件，其中附圖標(biāo)記是三位數(shù)字，第一位是“5”，第二位和第三位與圖2中的相應(yīng)元件的相應(yīng)數(shù)字相同。對兩個實施例中相同的元件將不再詳述。該半導(dǎo)體器件500包括集成在同一個半導(dǎo)體芯片上的JFET500a和平面M0SFET500b。JFET500a為垂直型器件，平面M0SFET500b為平面型器件。JFET500a和平面M0SFET500b之間根據(jù)設(shè)計要求可以直接連接(如圖5所示)。替代地，JFET500a和平面M0SFET500b之間可以由淺溝槽隔離隔開。在圖5中示出JFET500a的柵極和平面M0SFET500b的源極或漏極直接連接的情形。JFET500a和平面M0SFET500b共用半導(dǎo)體襯底501 ( BP JFET的N+型漏極區(qū))、N-型外延層502、P型體區(qū)503、層間介電層(ILDL) 506以及柵極接觸508。JFET500a與圖2中示出的JFET200相同。平面M0SFET500b則可以是任何常規(guī)的類型。應(yīng)當(dāng)注意，為簡便起見，在圖5中示出平面M0SFET500b的一部分，包括源/漏極區(qū)中的一個和溝道區(qū)的一部分，以描述JFET500a和平面M0SFET500b彼此的關(guān)聯(lián)。如圖5所示，平面M0SFET500b包括在P型體區(qū)503中形成的一個N+型源/漏極區(qū)504b。平面M0SFET500b的N+型源/漏極區(qū)504b與JFET500a的柵極區(qū)505鄰近，并且JFET500a的一個柵極接觸提供電連接，從而直接將平面M0SFET500b的一個N+型源/漏極區(qū)504b與JFET500a的柵極區(qū)505直接連接。平面M0SFET500b還包括在P體區(qū)503上形成的柵介質(zhì)層513和柵極導(dǎo)體514，其中柵介質(zhì)層513將柵極導(dǎo)體514與P體區(qū)503中的溝道區(qū)隔開。盡管在圖5中未示出，平面M0SFET500b還包括在P體區(qū)503中形成的另一個N+型源/漏極區(qū)504b。在柵極導(dǎo)體514上施加偏置電壓時，可以控制在一個N+型源/漏極區(qū)504b和另一個N+型源/漏極區(qū)504b之間流經(jīng)P型體區(qū)503中的溝道區(qū)的電流。在該實施例的半導(dǎo)體器件500中，JFET500a的N+源極區(qū)504a可以與平面M0SFET500b的一個N+型源/漏極區(qū)504b在相同的步驟中利用相同的掩模形成。在圖5中還示出了與JFET500a相鄰的終止結(jié)構(gòu)。該終止結(jié)構(gòu)可以采用已知的結(jié)構(gòu)，例如淺溝槽隔離。上述實施例均涉及N溝道的JFET，由于P溝道JFET的各個摻雜區(qū)域的類型與N溝道的JFET相反，因此本實用新型的實施例僅僅需要稍作改變就可以應(yīng)用于P溝道JFET。上述本實用新型的說明書和實施僅僅以示例性的方式對本實用新型進(jìn)行了說明，這些實施例不是完全詳盡的，并不用于限定本實用新型的范圍。對于公開的實施例進(jìn)行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術(shù)領(lǐng)域的普通技術(shù)人員所了解。本實用新型所公開的實施例的其他變化和修改并不超出本實用新型的精神和保護范圍。因此，本實用新型旨在包括所有落入本實用新型和所述權(quán)利要求范圍及主旨內(nèi)的替代例、改進(jìn)例和變化例等。
權(quán)利要求1.一種半導(dǎo)體器件，其特征在于包括結(jié)型場效應(yīng)晶體管，所述結(jié)型場效應(yīng)晶體管包括半導(dǎo)體襯底，具有第一摻雜類型并作為結(jié)型場效應(yīng)晶體管的漏極區(qū)；外延層，位于半導(dǎo)體襯底上，具有第一摻雜類型；體區(qū)，位于外延層中，具有第二摻雜類型，第二摻雜類型與第一摻雜類型是相反的摻雜類型；源極區(qū)，位于外延層中，具有第一摻雜類型；以及柵極區(qū)，位于體區(qū)中，具有第二摻雜類型，其中，所述結(jié)型場效應(yīng)晶體管還包括屏蔽層，屏蔽層具有第二摻雜類型，位于外延層的內(nèi)部，并且位于源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑中。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于外延層的位于體區(qū)和屏蔽層之間的一部分為夾斷區(qū)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于體區(qū)是圍繞外延層的一部分的環(huán)形，并且源極區(qū)位于該部分的外延層中。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于屏蔽層的橫向截面的形狀與有源區(qū)的形狀一致。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于結(jié)型場效應(yīng)晶體管還包括溝槽柵極和柵介質(zhì)層，該溝槽柵極位于外延層中，并且由柵介質(zhì)層與外延層隔開。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于外延層的位于溝槽柵極和屏蔽層之間的一部分為夾斷區(qū)。
7.根據(jù)權(quán)利要求1至6中任一項所述的半導(dǎo)體器件，其特征在于還包括溝槽M0SFET，該溝槽MOSFET包括/所述半導(dǎo)體襯底，作為漏極區(qū)；所述外延層；所述體區(qū)；源極區(qū)，位于外延層中，具有第一摻雜類型；溝槽柵極，穿過所述體區(qū)進(jìn)入所述外延層中；以及柵介質(zhì)層，將溝槽柵極與所述體區(qū)和所述外延層隔開。
8.根據(jù)權(quán)利要求1至6中任一項所述的半導(dǎo)體器件，其特征在于還包括平面M0SFET，該平面MOSFET包括所述半導(dǎo)體襯底；所述外延層；所述體區(qū)；源極區(qū)和漏極區(qū)，位于所述體區(qū)中，具有第一摻雜類型；柵極導(dǎo)體，位于源極區(qū)和漏極區(qū)之間的體區(qū)上；以及柵介質(zhì)層，位于柵極導(dǎo)體和體區(qū)之間，將柵極導(dǎo)體與所述體區(qū)隔開。
專利摘要公開了一種包括結(jié)型場效應(yīng)晶體管的半導(dǎo)體器件。該半導(dǎo)體器件包括結(jié)型場效應(yīng)晶體管，所述結(jié)型場效應(yīng)晶體管包括半導(dǎo)體襯底，具有第一摻雜類型并作為結(jié)型場效應(yīng)晶體管的漏極區(qū)；外延層，位于半導(dǎo)體襯底上，具有第一摻雜類型；體區(qū)，位于外延層中，具有第二摻雜類型，第二摻雜類型與第一摻雜類型是相反的摻雜類型；源極區(qū)，位于外延層中，具有第一摻雜類型；以及柵極區(qū)，位于體區(qū)中，具有第二摻雜類型，其中，所述結(jié)型場效應(yīng)晶體管還包括屏蔽層，屏蔽層具有第二摻雜類型，位于外延層的內(nèi)部，并且位于源極區(qū)和漏極區(qū)之間的導(dǎo)電路徑中。由于采用屏蔽層，在結(jié)型場效應(yīng)晶體管中產(chǎn)生新的夾斷區(qū)，從而可以減小夾斷電壓。
文檔編號H01L29/78GK202871800SQ20122056209
公開日2013年4月10日 申請日期2012年10月30日 優(yōu)先權(quán)日2012年10月30日
發(fā)明者馬榮耀, 李鐵生, 張磊, 傅達(dá)平 申請人:成都芯源系統(tǒng)有限公司