專利名稱：一種半導體器件以及一種層疊的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導體器件領(lǐng)域。
背景技術(shù)：
已知如下半導體器件，這些半導體器件包括襯底裸片、裝配在這ー襯底裸片的ー側(cè)上的集成電路芯片以及覆蓋這ー側(cè)的封裝集成電路芯片的塊。為了形成到集成電路芯片側(cè)的外部電連接，在封裝塊中提供孔，然后在這些孔中沉積焊料小滴。這ー過程具有以下弊端使用激光來制作孔需要很長時間；必須清潔孔以便防止在焊料小滴與襯底裸片的跡線或者焊盤之間的不良電接觸；以及當需要在孔之間的小間距時并且當孔很小時，涂敷小的
焊料小滴因而帶來實際困難。所有這些造成昂貴的半導體器件。

實用新型內(nèi)容本實用新型的目的是避免上述弊端。提供一種半導體器件，該半導體器件包括具有第一和第二相対的側(cè)的半導體裸片、布置在襯底裸片的第一側(cè)上的至少ー個集成電路芯片和外部電連接元件；以及封裝塊，至少涂覆所述集成電路芯片的外圍并且涂覆電連接元件的外國，使得電連接元件具有暴露端面。封裝塊和電路芯片可以具有在與襯底裸片的第一側(cè)平行的共同平面中延伸的外部表面。襯底裸片可以包括用于將ー側(cè)電連接到另ー側(cè)、有選擇地連接到所述集成電路芯片和所述外部電連接元件的網(wǎng)絡(luò)。也提供了一種層疊，該層疊包括前述半導體器件，以及包括連接到所述外部電連接元件的另一半導體器件和其它電連接元件。

現(xiàn)在將經(jīng)由通過以下附圖示意地圖示的非限制例子來描述半導體器件和制造方法-圖I示出了根據(jù)本實用新型的半導體器件的橫截面；-圖2至圖5在橫截面中示出了用于圖I的半導體器件的制造步驟；并且-圖6示出了包括圖I的半導體器件的層疊的橫截面；以及-圖7和圖8在橫截面中示出了用于制造根據(jù)本實用新型的另一半導體器件的制造步驟。
具體實施方式
如圖I中所示，半導體器件I包括具有第一和第二相對的側(cè)3和4的襯底裸片2、借助中間電連接元件6裝配在第一側(cè)3上的集成電路芯片5、在集成電路芯片5的外圍周圍并且與該外圍相距某ー距離處布置在第一側(cè)3上的第一外部電連接元件7以及布置在第二側(cè)4上的第二外部電連接元件8。例如，這些電連接元件可以包括金屬塊或者甚至金屬柱。襯底裸片2包括電絕緣材料和允許形成從ー側(cè)到另ー側(cè)并且在側(cè)3和4上的電連接的電連接網(wǎng)絡(luò)9，以便有選擇地連接集成電路芯片5、電連接元件7和電連接元件8。襯底裸片2可以是單層或者多層。半導體器件I還包括電絕緣材料制成的封裝塊10，該塊形成在半導體裸片2的第ー側(cè)3上，其至少涂覆半導體電路芯片5的外圍并且僅涂覆外部電連接元件7的外國，從而使得部分嵌入在封裝塊10中的這些外部電連接元件7具有暴露端面7a。暴露端面7a的頂部可以從封裝塊10的外側(cè)11突出距離a。根據(jù)這一例子，封裝塊10的外側(cè)11和集成電路芯片5的與中間電連接元件6相對的外側(cè)12落在與襯底裸片2的第一側(cè)3平行的相同平面中或者近似地落在相同平面中，從而使得暴露集成電路芯片5的外側(cè)12。根據(jù)ー個變型實施例，從襯底裸片2的第一表面3測量的、第一外部電連接元件7的高度與封裝塊10的厚度之比可以落在I. I與I. 6之間?？梢酝ㄟ^現(xiàn)在將描述的晶片級制造來制作半導體器件I。如圖2中所示，提供組件13，該組件包括具有第一側(cè)和第二側(cè)15和16的襯底晶片14，并且包括在襯底晶片14上的相鄰位置18形成的、待制作的半導體器件I的多個子組件17。每個子組件17在每個位置18包括襯底晶片14的與襯底裸片2對應的部分，而在這ー襯底晶片14的第一側(cè)15上包括經(jīng)由電連接元件6和第一外部電連接元件7裝配的集成電路芯片5。每個子組件17使得第一外部電連接元件7的從襯底晶片14的第一側(cè)15 (包括襯底裸片2的第一側(cè))測量的高度大于在集成電路芯片5的外側(cè)12與襯底晶片14的第一側(cè)15之間的距離。如圖3中所示，提供模具101，該模具包括兩個相對的模具部分102和103，這些部分在它們之間界定空腔104并且具有第一和第二相対的平行的平面型面105和106，第一面105配備有由可變形材料制成的模制膜107并且具有在所述空腔104中暴露的并且與第二面106平行的平面型面107b。模制膜107可以由聚合物(例如聚こ烯或者聚亞安酷)制成，并且可以通過層壓來鍵合到空腔104的面105。組件13在如下位置布置于模具101的空腔104中，該位置使得在已經(jīng)閉合模具101之后，襯底晶片14的第二側(cè)16 (包括襯底裸片2的第二側(cè)4)與模具101的第二面106相抵，并且每個集成電路芯片5的外側(cè)12與模制膜107接觸或者負重相抵或者略微穿透模制膜107，而第一外部電連接元件7僅在與將獲得的暴露面7a對應的負重區(qū)域107a中形成與模制膜107的接觸。由于第一外部電連接元件7的端部穿透到模制膜107的平面型面107b中而產(chǎn)生這些負重區(qū)域107a轉(zhuǎn)向空腔104。模制膜107中的電連接元件7的穿透深度與這ー模制膜107的厚度之比可以落在O. I與O. 5之間。接著，如圖4中所示，向空腔104中注入封裝材料(例如環(huán)氧樹脂)以便形成晶片級封裝塊19，從而在每個位置18形成封裝塊10。[0026]在脫模之后，如圖5中所示，獲得包括組件13和晶片級封裝塊19的第二組件20。接著，在每個位置18，在襯底晶片14的第二側(cè)16 (包括第二側(cè)4)上制作第二外部電連接元件8。因此，在單個操作中獲得了封裝的集成電路芯片和經(jīng)過封裝塊的過孔。根據(jù)ー個變型實施例，然后可以通過沿著位置18的邊緣對第二組件20進行劃片來單個化各個半導體器件I。根據(jù)圖6中所示的另ー變型實施例，另一半導體器件21可以例如經(jīng)由在半導體器件I的第一電連接元件7上布置的電連接元件22在第一電連接元件7這ー側(cè)上裝配于半導體器件I上方，以便在其它半導體器件21與半導體器件I的電連接網(wǎng)絡(luò)9之間形成電連接。因此獲得了層疊23?？梢岳缭诎雽w器件I已經(jīng)經(jīng) 由第二電連接元件8裝配于印刷電路板(未示出)上之后制作這ー層疊23。根據(jù)圖7中所示的一種變型制造方法，組件13可以在如下位置布置于模具101的空腔104中，該位置使得集成電路芯片5的外側(cè)12在與模制膜107相距某ー距離處。在這ー情況下，如圖8中所示，在已經(jīng)注入涂覆材料之后獲得的組件13繼而包括晶片級封裝塊19，該晶片級封裝塊覆蓋集成電路芯片5的外側(cè)12，集成電路芯片5可能已經(jīng)打薄。本實用新型并不限于上文描述的例子。許多其它變型實施例是可能的而未脫離所附權(quán)利要求中限定的范圍。
權(quán)利要求1.一種半導體器件，其特征在于，其包括具有第一和第二相對的側(cè)(3，4)的半導體裸片(12)、布置在所述襯底裸片的第一側(cè)上的至少一個集成電路芯片(5)和外部電連接元件(7);以及 封裝塊(10)，至少涂覆所述集成電路芯片的外圍并且涂覆所述電連接元件的外圍，使得所述電連接元件具有暴露端面(7a)，所述封裝塊(10)和所述電路芯片(5)具有在與所述襯底裸片的第一側(cè)平行的共同平面中延伸的外部表面(11、12)。
2.根據(jù)權(quán)利要求I所述的器件，其特征在于，所述襯底裸片包括用于將一側(cè)電連接到另一側(cè)、有選擇地連接到所述集成電路芯片和所述外部電連接元件的網(wǎng)絡(luò)(9)。
3.一種層疊，其特征在于，包括根據(jù)權(quán)利要求I或者2所述的半導體器件(I)，以及包括連接到所述外部電連接元件(7)的另一半導體器件(22)和其它電連接元件(23)。
專利摘要本申請涉及一種半導體器件以及一種層疊。具體地，其公開了一種半導體器件及其制造方法，其中電連接元件(7)外圍由封裝材料(10)涂覆并且具有與模制膜(107)接觸的區(qū)域(107a)對應的暴露端面(7a)。
文檔編號H01L25/065GK202651112SQ20122019520
公開日2013年1月2日 申請日期2012年4月28日 優(yōu)先權(quán)日2011年6月21日
發(fā)明者P·勞倫特 申請人:意法半導體(格勒諾布爾2)公司