專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
近來，因為信息可以自由地輸入動態(tài)隨機(jī)存取存儲器(DRAM)或從DRAM輸出并且DRAM能夠?qū)崿F(xiàn)為高容量的存儲器，因此DRAM已在世界各地被廣泛使用。一般來說，DRAM由金屬氧化物半導(dǎo)體(MOS)晶體管和存儲電容器構(gòu)成。MOS晶體管使攜帶數(shù)據(jù)的電荷能在寫入和讀取操作期間在存儲電容器中移動。另外，DRAM執(zhí)行刷新操作，周期性地將電荷提供至存儲電容器，以便防止由于漏電流或類似物所引起的數(shù)據(jù)遺失或損壞的發(fā)生。為了制造高集成度DRAM，需要電容器可以在較小的區(qū)域中提供足夠的存儲容量。為了增加DRAM的價格競爭力，提高集成度是最優(yōu)先的事項。為了這個目的，每個DRAM單元(cell，又稱為晶胞)可以形成為具有小尺寸單元。然而，隨著半導(dǎo)體器件的尺寸減小，半導(dǎo)體器件的特性由于短溝槽效應(yīng)而劣化。通常，DRAM制造受光刻工序所引起的最小光刻特征尺寸(F)限制，而常規(guī)技術(shù)需要每個存儲器單元具有8F2的面積。此外，常規(guī)晶體管具有平面溝槽區(qū)，這使集成度和電流方面受限制。為了克服上述限制，已經(jīng)將具有平面溝槽區(qū)的常規(guī)晶體管進(jìn)行了改進(jìn)以包括諸如凹入式(recessed)柵極、鰭狀(fin)柵極、埋入式柵極等三維(3D)溝槽區(qū)。然而，當(dāng)將半導(dǎo)體器件縮小時，包括3D溝槽區(qū)的改進(jìn)的晶體管也遇到問題。為了解決這些問題，提出了豎直晶體管。在普通晶體管的情況下，高密度的源極/漏極區(qū)域形成在半導(dǎo)體基板的左右兩側(cè)處，例如，普通晶體管的溝槽區(qū)沿水平方向形成。與此相反，豎直晶體管包括沿豎直方向形成的高密度的源極/漏極區(qū)域，使得晶體管的溝槽區(qū)形成在半導(dǎo)體基板的上部和下部處。然而，在包括由未摻雜的硅形成的溝槽區(qū)的常規(guī)豎直晶體管中，難以控制半導(dǎo)體的結(jié)構(gòu)中的電壓。因此，在常規(guī)豎直晶體管中，難以有效地控制各種現(xiàn)象，諸如穿通(punchthrough)效應(yīng)或浮體(floatingbody)效應(yīng)。也就是說，當(dāng)沒有操作豎直晶體管時，發(fā)生柵極引發(fā)漏極泄漏(gate induced drain leakage, GIDL),或空穴被收集在結(jié)構(gòu)中，這樣，晶體管的閾值電壓可能降低，導(dǎo)致晶體管的損失電流增加。結(jié)果，存儲在電容器中的電荷泄漏，使得數(shù)據(jù)遺失。此外，在常規(guī)豎直晶體管中，難以在側(cè)壁上形成一側(cè)觸點(One SideContact, 0SC)o例如，為了在側(cè)壁上形成觸點，可以使用掩模，或可以執(zhí)行傾斜離子注入。在使用掩模形成觸點的情況下，不僅在覆蓋調(diào)整方面存在困難，在圖案實現(xiàn)方面也存在困難。在通過執(zhí)行傾斜離子注入形成觸點的情況下，因為存儲器單元的圖案尺寸大大降低，所以傾斜角的裕量減小，并且因為在這樣的離子注入工序中使用的能量已經(jīng)是低的，所以難以調(diào)整能量。

發(fā)明內(nèi)容
本發(fā)明旨在提供一種基本上消除了由于現(xiàn)有技術(shù)的限制和缺點導(dǎo)致的一個或多個問題的半導(dǎo)體器件及其制造方法。本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，其中，在不使用傾斜離子注入工序或掩模的情況下形成交替的柱圖案以及形成一側(cè)觸點(0SC)，從而形成豎直柵極。在根據(jù)本發(fā)明的方面中，一種半導(dǎo)體器件包括:交錯型柱圖案，其形成在半導(dǎo)體基板上方；第一孔，其形成在柱圖案之間；鈍化層，其形成在第一孔的側(cè)壁處；第二孔，其通過部分地蝕刻第一孔的下部而形成；位線，其形成在第二孔中；以及觸點，其形成在柱圖案的下部處。柱圖案可以包括硅(Si)，并且在柱圖案的下部處形成有溝槽區(qū)。鈍化層可以包括氧化物膜或氮化物膜。位線可以形成為線型。半導(dǎo)體器件還可以包括:形成在半導(dǎo)體基板上方的硬掩模層。根據(jù)在本發(fā)明的另一方面，一種半導(dǎo)體器件的制造方法包括:在半導(dǎo)體基板上方形成絕緣膜；通過蝕刻所述絕緣膜直到使所述半導(dǎo)體基板露出為止來形成觸點孔；通過在所述觸點孔中生長半導(dǎo)體基板的硅以形成柱圖案；通過使用位線掩模蝕刻所述絕緣膜來形成第一孔；在所述第一孔的側(cè)壁處形成鈍化層；通過蝕刻所述絕緣膜來形成第二孔；在所述第一孔與所述第二孔各者中埋入導(dǎo)電材料，并且利用回蝕工序來形成埋入式位線；以及通過在所述柱圖案中注入離子來形成觸點。該方法還可以包括在所述半導(dǎo)體基板和所述絕緣膜之間形成第一硬掩模層。該方法還可以包括在形成所述柱圖案之后，將硅平坦化。該方法還可以包括在將硅平坦化之后，不僅在所述柱圖案上方并且在所述絕緣膜上方形成第二硬掩模層。形成所述第二孔的步驟可以將濕式蝕刻工序應(yīng)用至所述絕緣膜。 導(dǎo)電材料可以包括金屬或經(jīng)摻雜的多晶硅。形成觸點孔的步驟可以包括以交錯的方式構(gòu)造觸點孔的方式來蝕刻所述絕緣膜。應(yīng)該理解的是，本發(fā)明中前面的一般描述和下面的詳細(xì)描述是示例性和說明性的，且意圖在于提供所要求保護(hù)的本發(fā)明的進(jìn)一步說明。


圖1a至圖1i顯示根據(jù)本發(fā)明的實施例的半導(dǎo)體器件及其制造方法。圖1a至圖1i中的(ii)顯示根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的平面圖，以及圖1a至圖1i中的(i)顯示沿X-X’線截取的圖1a至圖1i中的(ii)所示的半導(dǎo)體器件的截面圖。圖2是說明根據(jù)本發(fā)明的實施例的單元陣列的框圖。圖3是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的框圖。圖4是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體組件的框圖。圖5是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體系統(tǒng)的框圖。圖6是說明根據(jù)本發(fā)明的實施例的電子單元和電子系統(tǒng)的框圖。
具體實施例方式現(xiàn)在將詳細(xì)參考本發(fā)明的實施例，本發(fā)明的實例在附圖中示出。在任何可能的情況下，在所有附圖中使用相同的附圖標(biāo)記來指代相同或類似的部件。在下文中參考附圖來描述根據(jù)本發(fā)明的實施例的半導(dǎo)體器件及其制造方法。圖1a至圖1i顯示根據(jù)本發(fā)明的實施例的半導(dǎo)體器件及其制造方法。圖1a至圖1i中的(ii)顯示根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的平面圖，以及圖1a至圖1i中的(i)顯示沿X-X’線截取的圖1a至圖1i中的(ii)所示的半導(dǎo)體器件的截面圖。參考圖1a,在半導(dǎo)體基板100上方形成第一硬掩模層110,在第一硬掩模層110上方形成絕緣膜120。在一個實施例中，第一硬掩模層110可以包括氮化物膜。優(yōu)選地，絕緣膜120可以包括氧化物膜。在一個實施例中，還可以在第一硬掩模層110上方形成防反射膜。參考圖lb，在絕緣膜120上方形成光阻(photoresist，又稱為光致抗蝕劑或光刻膠)膜之后，借助于曝光工序和顯影工序使用用于形成觸點孔的掩模來形成光阻圖案(未顯示)。使用光阻圖案作為掩模來蝕刻絕緣膜120和第一硬掩模層110，從而形成觸點孔130。觸點孔130可以設(shè)置成如圖1b中所示的棋盤或交錯的布置方式，從而形成與在后續(xù)工序中形成的柱的柱圖案對應(yīng)的交替圖案。在一個實施例中，在曝光工序期間，可以使用EUV、ArF、浸沒式ArF和KrF器件中的任何一者執(zhí)行雙重圖案化工序，使得可以形成觸點孔或柱圖案。參考圖lc，在觸點孔130中生長硅(Si)，并且形成柱圖案140?？梢詧?zhí)行諸如化學(xué)機(jī)械拋光(CMP)序等平坦化蝕刻工序直到絕緣膜120露出為止。在一個實施例中，硅(Si)生長工序可以使用兩個步驟來執(zhí)行。在第一步驟中，形成經(jīng)摻雜的硅而在柱圖案140的基底處創(chuàng)造溝槽區(qū)?？梢酝ㄟ^沉積硅層并將離子注入至沉積的硅層中來形成經(jīng)摻雜的硅。在第二步驟中，在經(jīng)摻雜的硅上方形成未摻雜的硅，從而將柱圖案140的導(dǎo)電部分限制于設(shè)置在柱的下部處的溝槽區(qū)。參考圖ld，在柱圖案140和絕緣膜120上方形成第二硬掩模層150和光阻膜之后，使用曝光和顯影工序以及位線掩模來形成光阻圖案160。參考圖le，使用光阻圖案160作為蝕刻掩模來蝕刻第二硬掩模層150和絕緣膜140直到第一硬掩模層110露出為止,從而形成第一孔170。在一個實施例中，在曝光工序期間，可以使用EUV、ArF、浸沒式ArF和KrF器件中的任何一者來執(zhí)行雙重圖案化工序，使得可以形成第一孔170 (也被稱為位線區(qū)域)。參考圖1f，在包括第一孔170和第二硬掩模層150在內(nèi)的所得結(jié)構(gòu)的整個表面上方形成鈍化層180之后，對鈍化層180進(jìn)行回蝕，直到第二硬掩模層150露出為止。在一個實施例中，蝕刻鈍化層，直到第二硬掩模層150露出且第一硬掩模層110露出為止，同時鈍化層180保留在第一孔170的側(cè)壁上。優(yōu)選地，鈍化層180可以包括氧化物膜或氮化物膜。參考圖lg，蝕刻在第一孔170的底部露出的第一硬掩模層110，使得形成第二孔185。優(yōu)選地，第一硬掩模層110可以使用濕式蝕刻工序來蝕刻，以形成第二孔185。如圖1f中的(i)所示，第一硬掩模層110在兩個相鄰的柱圖案140之間延伸。可以執(zhí)行濕式蝕刻工序來僅僅使兩個相鄰的柱圖案140中的一者露出。柱圖案140的露出部分是一側(cè)觸點(0SO200將要形成的位置。因此，當(dāng)執(zhí)行濕式蝕刻工序時，僅僅使一個柱圖案140露出，同時第一硬掩模層110的一部分保留在第二柱圖案140的側(cè)壁上。
在一個實施例中，如以上參考圖1c所作的討論，柱圖案140以二步驟工序形成，其中第一步驟是形成經(jīng)摻雜的硅，并且第二步驟是形成未摻雜的硅。在這樣的實施例中，可能沒有必要執(zhí)行離子注入以形成0SC200。在濕式蝕刻工序期間，鈍化層180可以防止柱圖案140受到損壞。此外，在如下文所述的沉積金屬或經(jīng)摻雜的多晶硅之后的回蝕工序期間，鈍化層180可以防止柱圖案140受到損壞。參考圖lh，將金屬或經(jīng)摻雜的多晶硅沉積在第二孔185中，然后進(jìn)行回蝕以形成埋入式位線190。優(yōu)選地，埋入式位線可以形成為線型。參考圖li，在對柱圖案140執(zhí)行了離子注入之后，0SC200形成。在這種情況下，能夠通過調(diào)整點(Rp)來進(jìn)行離子注入，并且也能夠通過調(diào)整點(Rp)來進(jìn)行抗衡離子注入(counter ion implantation)。根據(jù)上述工序的實施例具有設(shè)置在埋入式位線190的交替?zhèn)鹊?SC200。每隔一個柱140具有暴露于位線190的相對側(cè)壁。從埋入式位線190的角度來看，每隔一個柱140設(shè)置在埋入式位線190的相對側(cè)。換句話說，參考圖1i中的(ii)，考慮圖中間的埋入式位線190。參照圖的取向，從埋入式位線190的左側(cè)移動，第一柱140設(shè)置在埋入式位線190的上側(cè)，所以0SC200設(shè)置在柱的下表面上。相反地，沿著埋入式位線190設(shè)置的第二柱140具有暴露于位線的上表面，使得0SC200設(shè)置在柱的上表面上。沿著埋入式位線190的隨后的柱140以類似方式排列為使柱140的交替表面暴露于埋入式位線190。在各種實施例中，柱140可以設(shè)置成與位線190的側(cè)壁齊平，或與位線的一部分重疊，使得位線接觸柱140的二側(cè)。圖2是說明根據(jù)本發(fā)明的實施例的單元陣列的框圖。參考圖2，單元陣列包括多個存儲器單元，并且每個存儲器單元包括一個晶體管和一個電容器。這樣的存儲 器單元位于位線BLl至BLn和字線WLl至WLm的交點。存儲器單元可以響應(yīng)于施加至由列譯碼器和行譯碼器選擇的任何位線(BL1、……、BLn)或任何字線(WLU……、WLm)的電壓而存儲或輸出數(shù)據(jù)。如從圖2中可以看出，單元陣列的位線(BL1、......、BLn)的第一方向(B卩，位線
方向)是橫向，并且字線(WL1、……、WLm)的第二方向(即，字線方向)是縱向，使得位線(BLU……、BLn)與字線(WL1、……、WLm)交叉。晶體管的第一端(例如，漏極端)連接至位線(BL1、……、BLn)，晶體管的第二端(例如，源極端)連接至電容器，以及晶體管的第三端(例如，柵極端)連接至字線(WL1、……、WLm)。半導(dǎo)體單元陣列中可以設(shè)置有包括位線(BLU……、BLn)和字線(WL1、……、WLm)的多個存儲器單元。圖3是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的框圖。參考圖3，半導(dǎo)體器件可以包括單元陣列、行譯碼器、列譯碼器和感測放大器(SA)。行譯碼器從半導(dǎo)體單元陣列的多條字線之間選擇與要執(zhí)行讀取或?qū)懭氩僮鞯拇鎯ζ鲉卧獙?yīng)的字線，并且將字線選擇信號輸出到半導(dǎo)體單元陣列。此外，列譯碼器從半導(dǎo)體單元陣列的多條位線之間選擇與要執(zhí)行讀取或?qū)懭氩僮鞯拇鎯ζ鲉卧獙?yīng)的位線，并且將位線選擇信號輸出到半導(dǎo)體單元陣列。此外，感測放大器(SA)可以感測存儲在由行譯碼器和列譯碼器選擇的存儲器單元中的數(shù)據(jù)。半導(dǎo)體器件可以連接至微處理器或存儲器控制器。半導(dǎo)體器件可接收來自微處理器的諸如WE*、RAS*和CAS*的控制信號，通過輸入/輸出(I/O)電路接收數(shù)據(jù)以及存儲所接收的數(shù)據(jù)。半導(dǎo)體器件可以適用于動態(tài)隨機(jī)存取存儲器(DRAM)、P-隨機(jī)存取存儲器(P-RAM)、M-隨機(jī)存取存儲器(M-RAM)、NAND閃速存儲器、CMOS圖像傳感器(CIS)和類似物。具體而言，半導(dǎo)體器件可以適用于桌上型計算機(jī)、膝上型計算機(jī)或服務(wù)器，并且也可以適用于圖形存儲器和移動存儲器。NAND閃速存儲器不僅適用于各種便攜式存儲介質(zhì)(例如，記憶棒、多媒體卡(multimedia card, MMC)、安全數(shù)字(secure digital, SD)卡、緊湊閃存(Compact Flash, CF)卡、極端數(shù)字(eXtreme Digital, XD)卡、通用串行總線(universalserial bus, USB)閃存驅(qū)動器等)，也適用于各種數(shù)字應(yīng)用(例如，MP3播放器、PMP、數(shù)字相機(jī)、攝影放像機(jī)、存儲卡、USB、游戲機(jī)、導(dǎo)航器件、膝上型計算機(jī)、桌上型計算機(jī)、行動電話以及類似物)。CMOS圖像傳感器(CIS)是用作數(shù)字器件中的電子膜的電荷耦合器件(chargecoupled device, (XD),并且適用于照相電話、Web攝影機(jī)、小型醫(yī)療成像器件等等。圖4是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體組件的框圖。參考圖4，半導(dǎo)體組件包括安裝到組件基板的多個半導(dǎo)體器件，用于使每個半導(dǎo)體器件能從外部控制器(圖中未顯示)接收控制信號(地址信號(ADDR))、命令信號(CMD)、時鐘信號(CLK)的命令鏈路，以及連接至半導(dǎo)體器件來傳輸數(shù)據(jù)的數(shù)據(jù)鏈路。在一個實施例中，半導(dǎo)體器件可以對應(yīng)于在圖3中披露的半導(dǎo)體器件。命令鏈路和數(shù)據(jù)鏈路可以形成為與普通半導(dǎo)體組件中的命令鏈路和數(shù)據(jù)鏈路相同或相似。雖然如圖4所示的組件基板的正面上安裝有八個半導(dǎo)體芯片，應(yīng)當(dāng)注意的是，也可以將多個半導(dǎo)體芯片安裝在組件基板的背面上。也就是說，可以將半導(dǎo)體芯片安裝在組件基板的一側(cè)或兩側(cè)，并且所安裝的半導(dǎo)體芯片的數(shù)量不限于圖4中所示的那些。此外，組件基板的材料或結(jié)構(gòu)不限于圖4中的那些，組件基板也可以由其它的材料或結(jié)構(gòu)形成。圖5是說明根據(jù)本發(fā)明的實施例的半導(dǎo)體系統(tǒng)的框圖。參考圖5，半導(dǎo)體系統(tǒng)包括:包括多個半導(dǎo)體芯片的至少一個半導(dǎo)體組件，以及用于在各個半導(dǎo)體組件和外部系統(tǒng)(圖中未顯示)之間提供雙向接口以控制半導(dǎo)體組件的操作的控制器?？刂破骺梢栽诠δ苌吓c用于控制普通數(shù)據(jù)處理系統(tǒng)所使用的多個半導(dǎo)體組件的控制器相同或相似，因此，為了便于描述，將在此省略其詳細(xì)描述。半導(dǎo)體組件可以是例如圖4所示的半導(dǎo)體組件。圖6是說明根據(jù)本發(fā)明的實施例的利用半導(dǎo)體器件的電子單元和電子系統(tǒng)的框圖。參考圖6左側(cè)的框圖，根據(jù)本發(fā)明的電子單元包括:半導(dǎo)體系統(tǒng)和電連接至電子單元的處理器。圖6的半導(dǎo)體系統(tǒng)可以是如圖5所示的系統(tǒng)。在這種情況下，處理器可以包括中央處理單元(CPU)、微處理單元(MPU)、微控制器單元(MCU)、圖形處理單元(GPU)和數(shù)字信號處理器(DSP)。CPU或MPU可以構(gòu)造為如下單元的組合:用作算術(shù)與邏輯操作單元的算術(shù)邏輯單元(ALU)、以及用于通過讀取和翻譯命令來控制各個單元的控制單元(⑶)。優(yōu)選地，如果處理器是CPU或MPU，則電子單元可以包括計算機(jī)或移動器件。此外，GPU用于計算具有小數(shù)點的數(shù)字，并且對應(yīng)于實時產(chǎn)生圖形數(shù)據(jù)的處理。優(yōu)選地，如果處理器是GPU，則電子單元可以包括圖形器件。此外，DSP適于高速地將模擬信號(例如，語音信號)轉(zhuǎn)換成數(shù)字信號、使用所計算的結(jié)果、將數(shù)字信號重新轉(zhuǎn)換成模擬信號以及使用重新轉(zhuǎn)換的結(jié)果。DSP主要計算數(shù)字值。如果處理器是DSP，則電子單元可以優(yōu)選地包括聲音和成像器件。處理器包括加速計算單元(A⑶)，并且以將CPU集成到GPU的形式來構(gòu)造，使得處理器用作圖形卡。參考圖6右側(cè)的框圖，電子系統(tǒng)可以包括電連接至電子單元的一個或多個接口。接口可以包括監(jiān)視器、鍵盤、打印機(jī)、指示器件(鼠標(biāo))、USB、開關(guān)、讀卡器、鍵盤、分配器、電話、顯示器或揚聲器。然而，應(yīng)該注意的是，該接口的范圍不限于此。正如上面的描述，根據(jù)本發(fā)明的實施例的半導(dǎo)體器件及其形成方法顯而易見地具有以下的優(yōu)點。在根據(jù)本發(fā)明的實施例的半導(dǎo)體器件及其制造方法中，柱交替地設(shè)置在位線的相對兩側(cè)，并且可以在不使用傾斜離子注入工序或掩模的情況下形成一側(cè)觸點(0SC)，從而形成豎直柵極。本發(fā)明的上述實施例是示例性的而非限制性的。各種替代及等同的方式都是可行的。本發(fā)明并不限于本文所述沉積、蝕刻、拋光和圖案化步驟的類型。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件。舉例來說，本發(fā)明可以用于動態(tài)隨機(jī)存取存儲器件(DRAM)或非易失性存儲器件。對本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易見的并且落入所附權(quán)利要求書的范圍內(nèi)。本發(fā)明要求2011年12月16日提交的韓國專利申請N0.10-2011-0136022的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容通過引用并入本文。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: 第一孔，其形成在多個柱之間； 鈍化層，其形成在所述第一孔的側(cè)壁上； 第二孔，其通過部分地蝕刻所述第一孔的下部而形成； 位線，其形成在所述第二孔中，所述位線包括相對的第一縱向側(cè)和第二縱向側(cè)； 柱圖案，其包括多個柱，所述多個柱交替地設(shè)置在所述位線的第一側(cè)和第二側(cè)；以及 觸點，其形成在所述柱圖案的柱的下部處。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柱圖案包括硅，并且在所述柱圖案的柱的下部處形成有溝道區(qū)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述鈍化層包括氧化物膜或氮化物膜。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述位線是線型。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括形成在半導(dǎo)體基板上方的硬掩模層。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柱圖案中的柱與所述位線的一部分重疊。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柱圖案中的柱與所述位線的側(cè)壁齊 平。
8.一種半導(dǎo)體器件的制造方法，包括: 在半導(dǎo)體基板上方形成絕緣膜； 通過蝕刻所述絕緣膜直到使所述半導(dǎo)體基板露出來形成觸點孔； 通過在所述觸點孔中生長硅來形成柱圖案； 通過使用位線掩模蝕刻所述絕緣膜來形成第一孔； 在所述第一孔的側(cè)壁上形成鈍化層； 通過在所述第一孔的底表面處蝕刻所述絕緣膜以形成第二孔； 在所述第二孔中形成埋入式位線；以及 在所述柱圖案中形成觸點。
9.根據(jù)權(quán)利要求8所述的方法，還包括: 在所述半導(dǎo)體基板和所述絕緣膜之間形成第一硬掩模層。
10.根據(jù)權(quán)利要求8所述的方法，還包括: 在形成所述柱圖案之后，將硅平坦化。
11.根據(jù)權(quán)利要求10所述的方法，還包括: 在將硅平坦化之后，在所述柱圖案上方以及所述絕緣膜上方形成第二硬掩模層。
12.根據(jù)權(quán)利要求8所述的方法，其中，形成所述第二孔的步驟包括對所述絕緣膜執(zhí)行濕式蝕刻工序。
13.根據(jù)權(quán)利要求8所述的方法，其中，所述導(dǎo)電材料包括金屬或經(jīng)摻雜的多晶硅。
14.根據(jù)權(quán)利要求8所述的方法，其中，形成所述觸點孔的步驟包括蝕刻出以交替圖案形式設(shè)置的多個觸點孔。
15.根據(jù)權(quán)利要求8所述的方法，其中，通過在所述第二孔中沉積導(dǎo)電材料并且對導(dǎo)電材料的上表面進(jìn)行回蝕來形成所述埋入式位線。
16.根據(jù)權(quán)利要求8所述的方法，其中，在形成所述柱圖案的同時執(zhí)行形成所述觸點的步驟，形成所述柱圖案的步驟包括: 通過生長硅來形成所述柱圖案的下部； 將離子注入到所述柱圖案的下部；以及 通過生長硅來形成所述柱圖案的上部。
17.根據(jù)權(quán)利要求8所述的方法，其中，形成所述觸點的步驟包括:在形成所述柱圖案之后，利用豎直離 子注入工序?qū)㈦x子注入到所述柱圖案的下部。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件及其制造方法，以交替方式形成柱圖案，并且在不使用傾斜離子注入工序或掩模的情況下形成一側(cè)觸點(OSC)，從而形成豎直柵極。該半導(dǎo)體器件包括形成在半導(dǎo)體基板上方的交替或交錯型柱圖案、形成在柱圖案的柱之間的第一孔、形成在第一孔的側(cè)壁上的鈍化層、通過部分地蝕刻第一孔的下部所形成的第二孔、形成在第二孔中的位線以及形成在柱圖案的下部處的觸點。
文檔編號H01L21/8242GK103165610SQ201210532319
公開日2013年6月19日 申請日期2012年12月11日 優(yōu)先權(quán)日2011年12月16日
發(fā)明者李柄勛, 林昌文 申請人:愛思開海力士有限公司