雙向三極柵流體裝置及其制造方法以及包含該裝置的電路的制作方法
【專利摘要】本發(fā)明公開了一種用于高電壓靜電放電(ESD)防護的雙向三極柵流體(TRIAC)裝置及其制造方法以及包含該裝置的電路，該裝置可包括一襯底、一N+摻雜埋層、一N型阱區(qū)以及二個P型阱區(qū)。該N+摻雜埋層可被設置鄰近于該襯底。該N型阱區(qū)可圍繞該兩個P型阱區(qū)，使得該N型阱區(qū)的一部分被設置在該兩個P型阱區(qū)之間。該P型阱區(qū)可設置在鄰近于該N+摻雜埋層，且包括一或多個N+摻雜板和一或多個P+摻雜板。被設置于該兩個P型阱區(qū)之間的該N型阱區(qū)的該部分可以包括一或多個P型部分，比如一P+摻雜或一P型注入。
【專利說明】雙向三極柵流體裝置及其制造方法以及包含該裝置的電路
【技術領域】
[0001]本發(fā)明的實施例一般有關于半導體裝置，更特別地，有關于一種用于高電壓靜電放電(ESD)防護的雙向三極柵流體(TRIAC)裝置及其制造方法以及包含該裝置的電路。
【背景技術】
[0002]在電子裝置的制造的幾乎所有方面，當前有一股朝向縮小裝置尺寸的驅(qū)勢。成本較小的電子裝置比大型、笨重的裝置更受歡迎，尤其當兩種裝置具有基本上相等的能力時。因此，能夠制造具有較小的元件明顯地將傾向便于生產(chǎn)較小的組裝前述元件的裝置。然而，許多現(xiàn)代電子裝置需要電子電路以同時執(zhí)行啟動功能(例如開關裝置)和數(shù)據(jù)處理或其他決策功能。為了該些雙重功能而使用低電壓互補金屬氧化物半導體(CMOS)，并非總是實際的。從而高電壓(或高功率)裝置因而被開發(fā)以便處理許多不適于低電壓操作的應用。
[0003]典型的高電壓裝置的靜電放電(ESD)性能通常取決于對應裝置總寬度與表面積或橫向的尺度。因此，ESD性能對于較小的裝置而言，通常更為關鍵。高電壓裝置通常具有以下特性包括:一低接通狀態(tài)電阻(Rdson)、一高崩潰電壓和一低保持電壓。在某一 ESD事件之中，該低接通狀態(tài)電阻可以趨使ESD電流更容易集中在其表面或漏極邊緣。大電流和高電場可以造成此裝置的表面交界區(qū)物理性地損壞?；诘湫偷徒油顟B(tài)電阻的要求，該表面或橫向尺度可能不會被增加。因此，ESD防護可以具有挑戰(zhàn)性。
[0004]高電壓裝置的高崩潰電壓特性通常代表該崩潰電壓高于該工作電壓，而該觸發(fā)電壓(vtl)高于該崩潰電壓。因此，在一 ESD事件期間，在該高電壓裝置開啟ESD防護之前，高電壓裝置內(nèi)部電路存在著可能損壞的風險。高電壓裝置的該低保持電壓亦存在一可能性:在正常運行時，與一峰值電壓或一突波電壓相關的無用噪聲可以觸發(fā)或閂鎖。在ESD事件中，高電壓裝置亦對路徑靈敏以致于ESD電流可以容易集中在表面或漏極邊緣。
[0005]為了在ESD事件之中提高高電壓裝置的性能，一種已經(jīng)被實現(xiàn)技術包括附加掩模；另一種則是在雙極性結晶體管(BJT)形成較大尺寸的二極管和/或增加MOS晶體管的表面積或側(cè)面的尺度。在ESD事件中，硅控整流器(SCRs)亦被開發(fā)以防護電路。然而，SCRs的低保持電壓代表了在ESD事件中，它們可以較好地被執(zhí)行，該特征提高了正常操作時閂鎖效應的發(fā)生率。
[0006]使用現(xiàn)有的解決方案，電動機驅(qū)動器電路可以特別麻煩于ESD事件的防護。這是因為在電動機關閉時，可以繼續(xù)旋轉(zhuǎn)一定時間，如此將作為電感器回饋一負電壓。如果電動機驅(qū)動器電路包括一 PM0S，通過該負反饋的電壓之故，該PMOS的寄生順向偏壓二極管可以被接通，如此潛在導致閂鎖問題和/或其他不規(guī)則的電路操作。
[0007]因此，預期開發(fā)一種改良的結構以提供ESD防護，尤其是用于提供雙向ESD防護。
【發(fā)明內(nèi)容】

[0008]一些示范實施例因此著眼于用于高電壓靜電放電(ESD)防護的一雙向三極柵流體(也稱為“TRIAC”(用于交流的三極體))。在某些情況下，該ESD防護可以至少部分地基于對一雙極型互補金屬氧化物半導體(BiCMOS)擴散金屬氧化物半導體(DMOS)工藝(B⑶工藝)的修飾，該B⑶工藝可以涉及一外延工藝。
[0009]在一個示范實施例中，提供一 TRIAC(如本文所用“示例“意指作為例子、實例或圖標)，該TRIAC包括一 P型襯底、一 N+摻雜埋層、一 N型阱區(qū)和二個P型阱區(qū)。該N+摻雜埋層可鄰近于該襯底而被設置。該N型阱區(qū)可鄰近于該N+摻雜埋層且圍繞該第一和該第二P型阱區(qū)而被設置，從而使該N型阱區(qū)的中間部分被安插于該第一和該第二 P型阱區(qū)之間。該P型阱區(qū)可以是鄰近于N+摻雜埋層而被設置，且每個P型阱區(qū)可以分別包括一或多個N+摻雜板和一或多個P+摻雜板。該N型阱區(qū)的中間部分可包括至少一個P型部分。
[0010]根據(jù)進一步的實施例,該P型阱區(qū)包含三個N+摻雜板、兩個P+摻雜板和兩個柵極結構。對于每個P型阱而言，該三個N+摻雜板、該兩個P+摻雜板和該兩個柵極結構可以被配置為使得一第一 P+摻雜板被設置鄰近于一第一 N+摻雜板，一第一柵極結構設置在該第一和第二 N+摻雜板之間,一第二柵極結構設置在該第二和一第三N+摻雜板之間，且一第二 P+摻雜板被設置鄰近于該第三N+摻雜板。
[0011 ] 在另一示范實施例中，提供一電路，該電路包括一 TRIAC的高電壓靜電放電防護元件。該TRIAC的高電壓靜電放電防護元件包括一 P型襯底、一 N+摻雜埋層、一 N型阱區(qū)和兩個P型阱區(qū)。該N+摻雜埋層可以鄰近于該襯底而被設置。該N型阱區(qū)可鄰近于N+摻雜埋層和圍繞該第一和第二 P型阱區(qū)而被設置，使得部分的該N型阱區(qū)設置在該第一和第二P型阱區(qū)中。N型阱區(qū)的中間部分可包括:至少一個P型部分。該P型阱區(qū)可以是鄰近于N+摻雜埋層，每個N型阱區(qū)可以分別包括一或多個N+摻雜板和一或多個P+摻雜板。該P型阱區(qū)可以包括三個N+摻雜板、兩個P+摻雜板和兩個柵極結構。對于每個P型阱而言，該三個N+摻雜板、兩個P+摻雜板和兩個柵極結構可以被配置為使得一第一 P+摻雜板被設置鄰近于一第一 N+摻雜板,一第一柵極結構設置在該第一和第二 N+摻雜板之間，一第二柵極結構設置在該第二和一第三N+摻雜板之間、和一第二 P+摻雜板被設置鄰近于該第三N+摻雜板。
[0012]根據(jù)另一個示范實施例，提供一種半導體裝置，包括:一第一高電壓柵流體和一第二高電壓柵流體以及該第一和第二柵流體共享一公用N型阱區(qū)。
【專利附圖】

【附圖說明】
[0013]因此已一般地描述本發(fā)明，參照將伴隨著圖式，圖式不必然依照比例，而其中:
[0014]圖1繪示已知雙相交流三極體(TRIAC)的簡化電路圖表示。
[0015]圖2a繪示本發(fā)明實施例的簡化圖；圖213和2c分別繪示在正向和負向靜電放電(ESD)應力之下本發(fā)明實施例的簡化圖。
[0016]圖3a繪示示范實施例的結構截面圖；圖3b和3c分別繪示在正向和負向靜電放電(ESD)應力之下本發(fā)明實施例的結構截面圖。
[0017]圖4a繪示示范實施例的結構截面圖；圖413和4c分別繪示在正向和負向靜電放電(ESD)應力之下本發(fā)明實施例的結構截面圖。
[0018]圖5a繪示示范實施例的結構截面圖；圖5b和5c分別繪示在正向和負向靜電放電(ESD)應力之下本發(fā)明實施例的結構截面圖。
[0019]圖6a繪示示范實施例的結構截面圖；圖613和6c分別繪示在正向和負向靜電放電(ESD)應力之下本發(fā)明實施例的結構截面圖。[0020]圖7繪示一示范實施例的崩潰電壓特性和試驗電氣特性。
[0021]【主要元件符號說明】
[0022]IOla柵控電路
[0023]IOlb柵控電路
[0024]100aNPN BJT
[0025]100bNPN BJT
[0026]IlOaPNP BJT
[0027]IlObPNP BJT
[0028]200aNPN BJT
[0029]200bNPN BJT
[0030]210aPNP BJT
[0031]210bPNP BJT
[0032]220a順向偏壓二極管
[0033]220b順向偏壓二極管
`[0034]P-SUB 300P型材料襯底
[0035]P-EPI300P 外延層
[0036]301N+埋層
[0037]302aN 型阱
[0038]302bN 型阱
[0039]302cN 型阱
[0040]303a第一 P 型阱
[0041]303b第二 P 型阱
[0042]304P+ 摻雜板
[0043]304aP+ 摻雜板
[0044]305N+ 摻雜板
[0045]306柵極結構
[0046]307陽極
[0047]308陰極
[0048]309場氧化膜部分
[0049]310a陽極側(cè)晶體管
[0050]310b陰極側(cè)晶體管
[0051]311a順向偏壓二極管
[0052]320PNP BJT
[0053]404P型部分(P型注入)
[0054]506場板
[0055]711、721 漏電流
[0056]712,722 被測量的ESD電流
[0057]731跳回【具體實施方式】
[0058]本發(fā)明的一些示范實施例，下文將更充分描述，參照伴隨圖示將出現(xiàn)于本發(fā)明中部分但不是所有的實施例中。實際上，本發(fā)明的示范實施例可以存在于許多不同形式，而不應當被解釋為只局限于本文的示范實施例；相反地，這些示范實施例，將滿足申請上適法性的要求。
[0059]本發(fā)明的一些示范實施例可提供一種雙向三極管柵流體(也稱為“TRIAC” (用于交流的三極體))，例如，可用于雙向高電壓靜電放電(ESD)防護，例如防護正向和負向電壓ESD0示范實施例的TRIAC可以將兩個高電壓柵流體結合為一 ESD防護裝置，藉此提供一結構；根據(jù)示例實施例，該結構的總面積小于二極管-BJT和M0S，同時提供在兩個方向上、相似的ESD性能。示范實施例也可以具有接近該高電壓裝置的操作電壓的一崩潰電壓、以及低于該高電壓裝置的崩潰電壓的一觸發(fā)電壓。此外，相較于現(xiàn)有的硅控整流器(SCR)，所提供的相對高的保持電壓可以更容易地避免閂鎖發(fā)生。例如，通過在制造期間允許調(diào)節(jié)各種電氣特性，示范實施例能夠提供靈活度。例如，通過調(diào)整鄰近于多個場氧化物(FOX)部分所設置的一或多個場板的長度而調(diào)整崩潰電壓及觸發(fā)電壓，和/或通過調(diào)整N型阱的寬度而調(diào)整保持電壓。通過在多重射極結構的柵極或多晶硅而提供附加的偏壓，本發(fā)明的實施例也可以配置用于早期接通。
[0060]示范實施例也可以，例如消除已知TRIACs對于所需的柵控電路的需求。例如，示范實施例可以用于電動機驅(qū)動器電路，比如連接于I/o墊和電源墊之間。在這種情況下，示范實施例可以提供正向和負向高電壓靜電放電防護，而不會在正常操作期間造成不規(guī)則性，亦不引起閂鎖問題。實施例也可以例如包括用于如芯片上的系統(tǒng)級突波電壓防護。在一些情況下，實施例也可以利用標準BCD工藝而不需要添加更多數(shù)量的掩?；蚬に嚤欢恢圃?。在一些示范實施例中所使用的多晶硅，可以例如在離子注入通過硬掩模而被提供。
[0061]圖1繪示已知雙相交流三極體(TRIAC)的簡化電路圖表示。圖1繪示已知TRIAC可以有下列組成，并排列如圖所示:兩個NPN BJTs IOOaUOOb ;兩個PNP BJTs IlOaUlOb ；和兩個柵控電路101a、101b。相對地，圖2a繪示了本發(fā)明的實施例的簡化的電路圖表示。見圖2a，本發(fā)明的實施例可以有下列組成，并排列如圖示:兩個NPN BJTs 200a、200b和兩個PNP BJTs 210a、210b。NPN和PNP BJTs可以例如高電壓NPN和PNP BJTs0如圖所示，示范實施例也可以，例如消除在圖1中已知TRIACs對于所需的柵控電路的需求。因此，通過消除已知TRIACs需要相對大而復雜的柵控電路的需求，本發(fā)明的實施例可以基本上提供減少面積和復雜度的效益。
[0062]圖2b和2c分別繪示在正向和負向靜電放電(ESD)的應力之下，本發(fā)明實施例的電氣特征?？梢娪趫D2b，在正向ESD應力下，頂部NPN BJT晶體管200a可作為順向偏壓二極管220a?？梢娪趫D2c，在負向ESD應力下，底部NPN BJT晶體管200b可作為順向偏壓二極管220b。因此，無論是施加正向或負向ESD應力，本發(fā)明的實施例可確保ESD電流已放電，從而提供雙向ESD防護。通過使用具有相同或不同的崩潰電壓的柵流體，可以生成相同或不同的順向和反向崩潰電壓的示范實施例。
[0063]已描述了本發(fā)明的示范實施例的一般電氣特征和特性，請參照圖6至圖7以描述一示范實施例的結構。
[0064]圖3a繪示用于高電壓靜電放電(ESD)防護的TRIAC的第一示范實施例的截面視圖。由圖3a可知，可提供有P型材料襯底300 (P-SUB)或P外延層(P-EPI)。N+埋層301可鄰近于P型材料襯底300 (P-SUB)或P外延層(P-EPI)而被設置。N型阱302a_c可鄰近于N+埋層301并且圍繞第一和第二 P型阱303a和303b而被設置，以致于該N型阱的一部分302b被安插于第一 P型阱303a和第二 P型阱303b之間。并根據(jù)一些實施例，N型阱302a_c可以是單個相連的阱，或根據(jù)另一實施例，可包括兩個或兩個以上獨立的N型阱。根據(jù)示范實施例，N型阱302a和302c的外部可以與P型襯底300接觸。第一 P型阱303a和第二 P型阱303b可以包括至少一個P+摻雜板304和至少一 N+摻雜板305。介于第一 P型阱303a和第二 P型阱303b的N型阱302b的該部分可以包括至少一個P型部分304a。
[0065]例如，根據(jù)圖3a所示的示范實施例，該第一 P型阱303a和該第二 P型阱303b均可以包括兩個P+摻雜板304、三個N+摻雜板305和兩個柵極結構306。是故，如圖所示，該第
一P型阱303a可包括一第一 P+摻雜板304、一第一柵極結構306、一第二柵極結構306和一第二 P+摻雜板304 ;該第一 P+摻雜板304可以是鄰近于該第一 N+摻雜板305而被設置；該第一柵極結構306可以被安插于該第一和一第二 N+摻雜板305之間；該第二柵極結構306可以被安插于該第二和一第三N+摻雜板305之間；且該第二 P+摻雜板304可以鄰近于一第三N+摻雜板305而被設置。類似地,該第二 P型阱303b可包括一第三P+摻雜板304、一第三柵極結構306、一第四柵極結構和一第四P+摻雜板304;該第三P+摻雜板304可以是鄰近于一第四N+摻雜板305而被設置；該第三柵極結構306可以被安插于該第四和第五N+摻雜板305之間；該第四柵極結構可以被安插于該第五和一第六N+摻雜板305之間；且該第四P+摻雜板304可在鄰近于該第六N+摻雜板305而被設置。介于該第一 P型阱303a和該第
二P型阱303b之間的N型阱302b的該部分可以包括一 P+摻雜板304a。根據(jù)另一示范實施例，一陽極307可以可實質(zhì)地連接到該P+摻雜板304、該N+摻雜板305、和該多個P型阱303a的其中之一的柵極結構306，以及一陰極308可以可實質(zhì)地連接到該P+摻雜板304、該N+摻雜板305、和該多個P型阱303b的其中另一的該柵極結構306。
[0066]可以形成于多個N+摻雜板305之間的該柵極結構306，可包括一柵氧化層和多晶硅的一層，其中例如，該多晶硅可以在離子注入按照一硬掩模而被提供。該柵極結構306可以致能該多個分散的N+摻雜板305的集體操作。多個場氧化膜(FOX)部分309可以鄰近于該N型阱302a-c的多個部分的表面且鄰近于每個P+摻雜板304的遠程而被設置。
[0067]由圖3a_3c可知，多個NPN BJT晶體管310a和310b (在本范例中有八個，四個陽極側(cè)310a和四個陰極側(cè)310b)和多個PNP雙極性晶體管320 (在本范例中有四個)可以有效地形成并通過所提供的結構布置成為圖標。如圖3b，在正向ESD事件，陽極側(cè)晶體管310a可實際上操作為順向偏壓二極管311a。如圖3c所示，在負向ESD事件中，陰極側(cè)晶體管311b可實際上操作成為順向偏壓二極管311b。因此，在正向或負向ESD事件中，ESD電流可以同時通過順向偏壓二極管和柵流體而放電。
[0068]圖4a繪示用于高電壓靜電放電防護的TRIAC的第二示范實施例的截面視圖。由圖4a可知，除了鄰近于該N型阱302b的部分而被設置的該P型部分404包括P型注入而代替P+摻雜板之外，第二實施例是類似于如圖3所示及以上描述的第一實施例，其中該N型阱302b的部分安插于該第一 P型阱303a和該第二 P型阱303b之間。由圖4b和4c可知，在正向或負向ESD事件期間，第二實施例的行為保持相似而具有:在一正向ESD事件期間，該陽極側(cè)晶體管310a按照順向偏壓二極管311a而操作；而在一負向ESD事件期間，該陰極側(cè)晶體管311b按照順向偏壓二極管311b而操作。
[0069]圖5a繪示用于高電壓靜電放電防護的TRIAC的第三示范實施例的截面視圖。由圖5a可知，該第三實施例類似于圖3a和上述所提及的第一實施例。在該第三實施例中，鄰近于該N型阱302b的該部分而被設置的該P型部分304a包括一 P+摻雜板，該N型阱302b介于該第一 P型阱303a、該第二 303b之間。然而，與第一實施例不同的是，在該第三實施例中更包括于鄰近于多個FOX部分309而被設置的多個場板506。如同前述所提及，經(jīng)由在制造期間操縱這些場板506的寬度，可調(diào)節(jié)TRIAC的崩潰電壓和觸發(fā)電壓。由圖5b和5c可知，在正向和負向ESD事件期間，該第三實施例行為類似于該第一和第二實施例而具有:在一正向ESD事件中，該陽極側(cè)晶體管310a按照順向偏壓二極管311a而操作；在一負向ESD事件中，該陰極側(cè)晶體管311b按照順向偏壓二極管311b而操作。
[0070]圖6a繪示用于高電壓靜電放電防護的TRIAC的第四示范實施例的截面視圖。由圖6a可知，第四實施例類似于圖4a和上述所提及的第二實施例。在該第四實施例中，鄰近于該N型阱302b的該部分而被設置的該P型部分304a包括P型注入而代替了 P+摻雜板，該N型阱302b介于該第一 P型阱303a和該第二 303b之間。然而，類似上述第三實施例，在第四實施例中亦包括鄰近于多個FOX部分309的多個場板506。由圖6b和6c可知，在正向和負向ESD事件期間，第四實施例行為類似于第一、第二和第三實施例而具有:在一正向ESD事件中，該陽極側(cè)晶體管310a按照順向偏壓二極管311a而操作；在一負向ESD事件中，該陰極側(cè)晶體管311b按照順向偏壓二極管311b而操作。
[0071]所理解的會是，圖3a_6c所示的配置以及的確根據(jù)未被描述的其他實施例的配置，可以表示兩個柵流體，例如，一順向和一反向高電壓柵流體。該兩個柵流體已合并成一個裝置，從而使得該些柵流體共享一個公用N型阱區(qū)302b。因此，本發(fā)明的實施例可共享一公共N型區(qū)302b。即該襯底300，該N+埋層301，該N型阱302a和302b的多個部分，該P型部分，和與該第一 P型阱303a相關的該多個P+板304、該多個N+板305和該多個柵極結構306 —起，可以按照一第一高電壓柵流體而運作。同樣地，該襯底300、該N+埋層301、該N型阱302c、302b的多個部分、該第二 P型阱303b、和與該第二 P型阱303b相關的該多個P+板304、該多個N+板305和該多個柵極結構306，可以按照一第二高電壓柵流體而運作。因此，介于該第一 P型區(qū)303a和該第二 P型區(qū)303b之間的該N型阱302b的該部分可以包括公用N型區(qū)。所理解的會是，這種配置造成具有多個電氣特性的裝置，該多個電氣特性與已經(jīng)被串聯(lián)連接的兩個柵流體(例如，一順向和一反向高電壓柵流體)是可相比較的。
[0072]已描述用于高電壓ESD防護的TRIAC的多個示范實施例，可以用于制造各種實施例的不同方法和材料將于現(xiàn)在描述。就此而言，N+埋層601的材料可以是N外延(N-印i)、一深N型阱或多個疊層的N+埋層。該P型阱603a和603b可用一 P型阱和P+埋層、或者一P注入疊層而成。在某些情況下，該N型阱602a-c也可以是N型注入。示范實施例可以使用沒有額外的掩模的任何標準的BCD工藝而被制造。示范實施例也可以或替換地用非外延工藝(例如，三阱工藝或單層多晶工藝或雙層多晶工藝)而被制造。硅局部氧化(LOCOS)工藝可用于制造該結構的至少一部分，比如制造該多個FOX部分309。替換地，可使用淺溝道隔離(STI)工藝，來比如制造該結構的至少一部分(比如該多個FOX部分309)。該多個場板506可以是多晶硅、金屬或、疊層的多重多晶硅和金屬。關于分別被描繪于圖3a和5a中的實施例1和3，例如，該P+摻雜板被設置鄰近于該公共N型阱區(qū)302b而被設置的該P+摻雜板可以通過擴散工藝(比如通過在該多個鄰近FOX部分309之間的開口)而被制成。因此，該P+摻雜板可以通過擴散重度P+摻雜材料到該公共N型阱區(qū)302b的N型材料而被制造。關于分別被描繪于圖4a和圖6a中的實施例2和4，該P型注入可以包括任何類型的P型載子，例如 或P+。例如，該P型注入404可以通過該FOX 309而被注入，或者可以在該FOX部分309被制造之前被注入。例如，該P型注入的深度與該N型和/或該P型阱的深度對應。如上文所表明的，可以做出各種各樣的調(diào)節(jié)來改變示范實施例的該多個電氣特性。例如，崩潰和觸發(fā)電壓可通過調(diào)節(jié)鄰近于該多個FOX部分309所設置的多個場板506的長度而被調(diào)節(jié)。通過調(diào)整該N型阱302a-c的寬度也可以調(diào)整保持電壓。另外，當在一電路中實現(xiàn)時，通過在多重射極結構的一或更多個的柵極或該多晶硅而施加附加偏壓可以達成早期接通。
[0073]圖7包括繪示一示范實施例的多個崩潰電壓特性的一最上部圖表700。由圖表700可知，該崩潰電壓可在順向(正向)和反向(負向)方向皆具有相等的大小。底部圖表710、720分別繪示在正向和負向ESD應力實驗期間一示范實施例中在該陽極307和該陰極308之間測量的漏電流711、721和測量的ESD電流712、722?？梢钥闯?，該測量的ESD電流712、722的兩者呈現(xiàn)跳回731，指示各自柵流體的成功觸發(fā)并且因此在正、負方向成功的ESD防護。
[0074]示范實施例因此可提供用于高電壓靜電放電(ESD)防護的一相對小尺寸的TRIAC，而不需要已知TRIACs的柵控電路。再者，示范實施例可應用于標準B⑶工藝而不需要使用額外的掩模。實施例也可以應用于不同的高電壓BCD工藝，并通過提供一 N+埋層或N型阱法以在相同的工藝中提供不同的操作電壓相關的ESD防護。這樣一來，使用在高電壓設定中的裝置可能遇到ESD事件，能夠在一相對小尺寸中提供該裝置經(jīng)常所需的高電壓的ESD防護。一些實施例也可用于芯片上的系統(tǒng)級突波電壓防護，甚至一般直流電路的操作。此外，ESD防護可以被提 供給需要雙向防護的裝置，例如電動機驅(qū)動器電路。就此而言，實施例可以例如可實質(zhì)地連接在電動機驅(qū)動器電路的輸入/輸出墊和電源墊之間，以便沒有引起或誘發(fā)不規(guī)則操作或閂鎖問題而提供正向和負向高電壓靜電放電防護。
[0075]在本文提出的本發(fā)明的其他實施例及許多修改將提示熟悉本領域人士所作出的發(fā)明，然而這些發(fā)明已涉及上述說明和相關圖示所提出的教導。因此，可以理解的的是，發(fā)明不局限于已公開的特定的實施例，修改和其他實施例將被包含在所附權利要求項的范圍之中，再者，盡管上述說明和相關圖示只描述了含蓋某些單元和/或功能示例性的組合的一示例性實施例，應當理解的是，不同單元和/或功能的組合可以由不同實施例所提供，卻不偏離所附權利要求項的范圍。在這方面，例如不僅前述所明確地描述的，單元和/或功能上的不同組合也包括于一些衍生的權利要求項之內(nèi)。雖然本文使用特定名詞，它們被只用于通例和描述之用，而不應受局限。
【權利要求】
1.一種半導體裝置，包括: 一 P型襯底； 一 N+摻雜埋層，鄰近于該P型襯底而被設置； 一第一 P型阱區(qū)，鄰近于該N+摻雜埋層而被設置； 一第二 P型阱區(qū)，鄰近于該N+摻雜埋層而被設置；以及 一 N型阱區(qū)，鄰近于該N+摻雜埋層，且圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少部分被安插于該第一和該第二P型阱區(qū)之間； 其中被安插于該第一和該第二 P型阱區(qū)之間的該N型阱區(qū)的該部分包括一 P型部分； 其中該第一 P型阱包括第一、第二和第三N+摻雜板、第一和第二 P+摻雜板、以及第一和第二柵極結構,該第一 P+摻雜板鄰近于該第一 N+摻雜板而被設置,該第一柵極結構被安插于該第一和該第二N+摻雜板之間,該第二柵極結構被安插于該第二和該第三N+摻雜板之間，且該第二 P+摻雜板鄰近于該第三N+摻雜板而被設置；以及 更在其中該第二 P型阱包括第四、第五和第六N+摻雜板、第三和第四P+摻雜板、以及第三和第四柵極結構，該第三P+摻雜板鄰近于該第四N+摻雜板而被設置，該第三柵極結構被安插于該第四和該第五N+摻雜板之間，該第四柵極結構被安插于該第五和該第六N+摻雜板之間，且該第四P+摻雜板鄰近于該第六N+摻雜板而被設置。
2.根據(jù)權利要求1所述的半導體裝置，其中該P型部分包括一第五P+摻雜板。
3.根據(jù)權利要求1所`述的半導體裝置，其中該P型部分包括一P型注入部分。
4.根據(jù)權利要求1所述的半導體裝置，其中更包括鄰近于N型阱區(qū)而被設置的第一、第二和第三場氧化物(FOX)部分。
5.根據(jù)權利要求4所述的半導體裝置，其中該第一FOX部分更鄰近于該第一 P+摻雜板而被設置，該第二 FOX部分更鄰近于該P型部分而被設置且被安插于該第二和該第三P+摻雜板之間，而且該第三FOX部分更鄰近于該第四P+摻雜板而被設置。
6.根據(jù)權利要求4所述的半導體裝置，更包括鄰近于該N型阱區(qū)而被設置的一第四場氧化物(FOX)部分，其中該第一 FOX部分更鄰近于該第一 P+摻雜板而被設置，該第二 FOX部分更被安插于該第二和該第五P+摻雜板之間，該第三FOX部分更鄰近于該P型部分和該第三P+摻雜板而被設置，而且該第四FOX部分更鄰近于該第三P+摻雜板而被設置。
7.根據(jù)權利要求4所述的半導體裝置，更包括鄰近于該多個FOX部分而被設置的場板。
8.根據(jù)權利要求1所述的半導體裝置，其中該柵極結構包括一多晶硅層。
9.根據(jù)權利要求1所述的半導體裝置，其中該N+埋層包括一N型外延層。
10.根據(jù)權利要求1所述的半導體裝置，其中該N+埋層包括一深N型阱。
11.根據(jù)權利要求1所述的半導體裝置，其中該N+埋層包括多個疊層的N+埋層。
12.根據(jù)權利要求1所述的半導體裝置，其中每一P型阱包括一疊層的P型阱和P+埋層。
13.根據(jù)權利要求1所述的半導體裝置，其中該多個P型阱是通過P型注入而被制造。
14.根據(jù)權利要求1所述的半導體裝置，其中該N型阱區(qū)是通過N型注入而被制造。
15.根據(jù)權利要求1所述的半導體裝置，其中該雙向BJT是通過一個雙層多晶工藝而被制造。
16.根據(jù)權利要求1所述的半導體裝置，其中該雙向BJT是通過一個雙層多晶工藝而被制造。
17.根據(jù)權利要求1所述的半導體裝置，其中該雙向BJT是通過一個雙層多晶工藝而被制造。
18.—種包括一半導體裝置的電路，該半導體裝置包括: 一 P型襯底； 一 N+摻雜埋層，鄰近于該P型襯底而被設置； 一第一 P型阱區(qū)，鄰近于該N+摻雜埋層而被設置； 一第二 P型阱區(qū)，鄰近于該N+摻雜埋層而被設置；以及 一N型阱區(qū)，鄰近于該N+摻雜埋層，且圍繞該第一和該第二 P型阱區(qū)，以致該N型阱區(qū)的至少部分被安插于該第一和該第二P型阱區(qū)之間；其中被安插于該第一和該第二 P型阱區(qū)之間的該N型阱區(qū)的該部分包括一 P型部分；其中該第一 P型阱包括第一、第二和第三N+摻雜板、第一和第二 P+摻雜板、以及第一和第二柵極結構,該第一 P+摻雜板鄰近于該第一 N+摻雜板而被設置,該第一柵極結構被安插于該第一和該第二N+摻雜板之間,該第二柵極結構被安插于該第二和該第三N+摻雜板之間，且該第二 P+摻雜板鄰近于該第三N+摻雜板而被設置；以及 更在其中該第二 P型阱包括第四、第五和第六N+摻雜板、第三和第四P+摻雜板、以及第三和第四柵極結構，該第三P+摻雜板鄰近于該第四N+摻雜板而被設置，該第三柵極結構被安插于該第四和該第五N+摻雜板之間，該第四柵極結構被安插于該第五和該第六N+摻雜板之間，且該第四P+摻雜板鄰近`于該第六N+摻雜板而被設置。
19.根據(jù)權利要求18所述的電路，其中該電路包括一電動機驅(qū)動器電路，該電動機驅(qū)動器電路包括一輸入/輸出(I/o)墊和一電源墊；以及更在其中該半導體裝置更包括: 一陽極，可實質(zhì)地連接到該第一、該第二和該第三N+摻雜板、該第一和該第二 P+摻雜板、以及該第一和該第二柵極結構，以及 一陰極，可實質(zhì)地連接到該第四、該第五和該第六N+摻雜板,該第三和該第四P+摻雜板，以及該第三和該第四柵極結構； 更在其中該半導體裝置的該陽極或陰極的其中之一可實質(zhì)地連接到該I/O墊，且該半導體裝置的該陽極或陰極的其中另一可實質(zhì)地連接到該電源墊。
20.一種半導體裝置，包括一第一高電壓柵流體和一第二高電壓柵流體，其中隔離的該第一和該第二高電壓柵流體共享一公用N型阱區(qū)。
21.一種制造半導體裝置的方法，包括: 提供一 P型襯底； 設置一 N+摻雜埋層，使得該N+摻雜埋層鄰近于該P型襯底； 設置一第一 P型阱區(qū)，使得該第一 P型阱區(qū)鄰近于該N+摻雜埋層； 設置一第二 P型阱區(qū)，使得該第二 P型阱區(qū)鄰近于該N+摻雜埋層； 以及 設置一 N型阱區(qū)，鄰近于該N+摻雜埋層，且圍繞該第一和該第二 P型阱區(qū)，從而使該N型阱區(qū)的至少部分被安插于該第一和該第二 P型阱區(qū)之間； 其中被安插于該第一和該第二 P型阱區(qū)之間的該N型阱區(qū)的該部分包括一 P型部分；其中在該第一 P型阱包括第一、第二和第三N+摻雜板、第一和第二 P+摻雜板、以及第一和第二柵極結構，該第一 P+摻雜板鄰近于該第一 N+摻雜板而被設置,該第一柵極結構被安插于該第一和該第二 N+摻雜板之間,該第二柵極結構被安插于該第二和該第三N+摻雜板之間，且該第二 P+摻雜板鄰近于該第三N+摻雜板而被設置；以及更在其中該第二 P型阱包括第四、第五和第六N+摻雜板、第三和第四P+摻雜板、以及第三和第四柵極結構，該第三P+摻雜板鄰近于該第四N+摻雜板而被設置，該第三柵極結構被安插于該第四和該第五N+摻雜板之間，該第四柵極結構被安插于該第五和該第六N+摻雜板之間，且該第四P+摻雜板鄰近于該第六N+摻雜板而被設置。`
【文檔編號】H01L27/02GK103872038SQ201210528023
【公開日】2014年6月18日 申請日期:2012年12月10日 優(yōu)先權日:2012年12月10日
【發(fā)明者】陳信良, 杜碩倫, 陳永初, 吳錫垣 申請人:旺宏電子股份有限公司