具有接觸插栓的半導(dǎo)體結(jié)構(gòu)與其形成方法
【專利摘要】本發(fā)明公開一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)及其形成方法，其半導(dǎo)體結(jié)構(gòu)包含一基底、一晶體管、一第一內(nèi)層介電層、一第二內(nèi)層介電層、一第一接觸插栓、一第二接觸插栓以及一第三接觸插栓。晶體管設(shè)置在基底上，且包含一柵極以及一源極/漏極區(qū)。第一內(nèi)層介電層設(shè)置在晶體管上。第一接觸插栓設(shè)置在第一內(nèi)層介電層中，且其頂面高于該柵極的一頂面。第二內(nèi)層介電層設(shè)置于第一內(nèi)層介電層上。第二接觸插栓于第二內(nèi)層介電層中以電連接該第一接觸插栓。第三接觸插栓設(shè)于第一內(nèi)層介電層以及第二內(nèi)層介電層中以電連接?xùn)艠O。
【專利說明】具有接觸插栓的半導(dǎo)體結(jié)構(gòu)與其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)與其形成方法，特別來說，是涉及一種半導(dǎo)體結(jié)構(gòu)，其中第一接觸插栓的頂面高于柵極的頂面。
【背景技術(shù)】
[0002]在現(xiàn)有半導(dǎo)體產(chǎn)業(yè)中，多晶硅廣泛地應(yīng)用于半導(dǎo)體元件如金屬氧化物半導(dǎo)體(metal-oxide-semiconductor, M0S)晶體管中，作為標(biāo)準(zhǔn)的柵極材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮，傳統(tǒng)多晶娃柵極因硼穿透(boronpenetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletioneffect)等問題,使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動(dòng)能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗以新的柵極材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵極,用以作為匹配高介電常數(shù)(high-k)柵極介電層的控制電極。
[0003]此外，現(xiàn)有形成具有金屬柵極的晶體管制作工藝后，還會(huì)在其上形成對外線路以分別電連接晶體管的金屬柵極以及源極/漏極區(qū)，作為和對外電子信號(hào)的輸入/輸出端。然而在現(xiàn)有制作工藝中，連接源極/漏極區(qū)的對外線路通常會(huì)包含多個(gè)上下相連的接觸插栓，這使得對外電路存在著電阻過高的問題。并且，隨著元件尺寸的日益縮小，連接源極/漏極區(qū)的接觸插栓容易和金屬柵極接觸產(chǎn)生短路的情況，造成元件品質(zhì)下降，而成為一個(gè)需要解決的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)以及其形成方法，以提升整體半導(dǎo)體結(jié)構(gòu)的電性表現(xiàn)。
[0005]為達(dá)上述目的，根據(jù)本發(fā)明的一個(gè)實(shí)施方式，本發(fā)明提供了一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，包含一基底、一晶體管、一第一內(nèi)層介電層、一第二內(nèi)層介電層、一第一接觸插栓、一第二接觸插栓以及一第三接觸插栓。晶體管設(shè)置在基底上，且晶體管包含一柵極以及一源極/漏極區(qū)。第一內(nèi)層介電層設(shè)置在晶體管上。第一接觸插栓設(shè)置在第一內(nèi)層介電層中，第一接觸插栓電連接源極/漏極區(qū)，且第一接觸插栓的頂面高于柵極的一頂面。第二內(nèi)層介電層設(shè)置于第一內(nèi)層介電層上。第二接觸插栓于第二內(nèi)層介電層中以電連接第一接觸插栓。第三接觸插栓設(shè)于第一內(nèi)層介電層以及第二內(nèi)層介電層中以電連接?xùn)艠O。
[0006]根據(jù)本發(fā)明的另外一個(gè)實(shí)施方式，本發(fā)明提供了一種形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法。首先提供一基底，接著形成一晶體管于基底上，晶體管包含一柵極以及一源極/漏極區(qū)。然后形成一第一內(nèi)層介電層于晶體管上。形成一第一接觸插栓于第一內(nèi)層介電層中，第一接觸插栓電連接源極/漏極區(qū)，且第一接觸插栓的頂面高于柵極的一頂面。形成一第二內(nèi)層介電層于第一內(nèi)層介電層上。最后，形成一第二接觸插栓于第二內(nèi)層介電層中以電連接第一接觸插栓，與形成一第三接觸插栓于第一內(nèi)層介電層以及第二內(nèi)層介電層中以電連接?xùn)艠O。【專利附圖】

【附圖說明】
[0007]圖1至圖10所示為本發(fā)明一種形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的步驟示意圖。
[0008]主要元件符號(hào)說明
[0009]300基底324 第二阻障層
[0010]302淺溝槽隔離326第二金屬層
[0011]304接觸洞蝕刻停止層328第二接觸插栓
[0012]306介電層330第三接觸插栓
[0013]308第一內(nèi)層介電層400晶體管
[0014]310第一開口402柵極
[0015]311第一阻障層403頂面
[0016]312第一金屬層404 柵極介電層
[0017]314第一接觸插栓406間隙壁
[0018]316蝕刻停 止層408源極/漏極區(qū)
[0019]318第二內(nèi)層介電層408a 源極/漏極區(qū)
[0020]320第一開口 409金屬硅化物層
[0021]322第二開口 409a金屬硅化物層
【具體實(shí)施方式】
[0022]為使熟習(xí)本發(fā)明所屬【技術(shù)領(lǐng)域】的一般技術(shù)者能更進(jìn)一步了解本發(fā)明，下文特列舉本發(fā)明的數(shù)個(gè)較佳實(shí)施例，并配合所附附圖，詳細(xì)說明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。
[0023]請參考圖1至圖10，所繪示為本發(fā)明一種形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的步驟示意圖，其中圖2是圖1中沿著AA’切線的剖面示意圖，圖9為圖10中沿著AA切線的剖面示意圖。如圖1與圖2所示，首先提供一基底300，并在基底300中形成多個(gè)淺溝槽隔離(shallow trench isolation, STI) 302。基底300可以例如是硅基底(silicon substrate)、外延娃(epitaxial silicon substrate)、娃錯(cuò)半導(dǎo)體基底(silicon germanium substrate)、碳化娃基底(silicon carbide substrate)或娃覆絕緣(silicon-on-1nsulator, SOI)基底，但不以上述為限。接著于基底300上形成一晶體管400。晶體管400具有一柵極402以及一源極/漏極區(qū)408。在本發(fā)明較佳實(shí)施例中，晶體管400是通過一后柵極(gate last)半導(dǎo)體制作工藝而形成具有金屬柵極402的晶體管400。舉例來說，后柵極制作工藝是先在基底300形成一虛擬柵極(圖未示)，再依序形成一間隙壁406、一源極/漏極區(qū)408、一接觸洞蝕刻停止層(contact etch stop layer, CESL) 304以及一介電層306，接著移除虛擬柵極以形成一溝槽(圖未示)，最后在溝槽中填入一柵極介電層404以及一柵極402，然后進(jìn)行一平坦化制作工藝使得柵極402的一頂面403與介電層306齊平。在一個(gè)實(shí)施例中，如圖2所不，柵極介電層404具有一「U型」剖面，其材質(zhì)可以包含二氧化硅，也可包含高介電常數(shù)(high-K)材料；柵極402可以包含一層或多層的金屬材質(zhì)，例如包含一功函數(shù)金屬層(work function metal layer)、一阻障層(barrierlayer)以及一低電阻金屬層。[0024]值得注意的是，晶體管400中的各元件可以依照不同設(shè)計(jì)而具有不同的實(shí)施態(tài)樣，舉例來說，如圖2所示，源極/漏極區(qū)408可以包含以選擇性外延成長(selectiveepitaxial growth, SEG)形成的娃化鍺(SiGe)或碳化娃(SiC),以分別適用于P型金屬氧化物半導(dǎo)體晶體管(PMOS)或N型金屬氧化物半導(dǎo)體晶體管(NMOS)。在本發(fā)明較佳實(shí)施例中，源極/漏極區(qū)408包含的外延層會(huì)向上突出于基底300，且向下延伸至基底300中。在一實(shí)施例中，外延層具有六面體(hexagon,又叫sigma Σ)或八面體(octagon)截面形狀,并具有一大體上平坦的底面。在另一實(shí)施例中，此外延層會(huì)進(jìn)一步延伸至間隙壁406下方，用于增加?xùn)艠O402下方通道(channel)所需的應(yīng)力?；蛘呷鐖D3所示，源極/漏極區(qū)408也可以離子注入等方式形成源極/漏極區(qū)408a，且源極/漏極區(qū)408的形狀也可依柵極402下方通道所需的應(yīng)力而進(jìn)行調(diào)整；而于另一實(shí)施例中，接觸洞蝕刻停止層304也可具有一應(yīng)力。而于本發(fā)明另一實(shí)施例中，如圖3所示，有別于圖2的實(shí)施例中柵極介電層404是以「后高介電常數(shù)層(high-klast)」制作工藝形成(即柵極介電層404是在移除虛擬柵極之后形成)，圖3的實(shí)施例中柵極介電層404a是以「先高介電層數(shù)層(high-k first)」制作工藝形成(即柵極介電層是在虛擬柵極之前形成)，因此柵極介電層404a是具有「一型」剖面，另一方面，圖3的實(shí)施例中，源極/漏極區(qū)408a上也可具有一金屬娃化物層(silicide)層409a。上述的實(shí)施方式僅為示例，本發(fā)明晶體管400可以具有各種不同實(shí)施態(tài)樣，在此不
贅述。以下實(shí)施例將以圖2中晶體管400的實(shí)施態(tài)樣進(jìn)行描述。
[0025]如圖4所不,在基底300上全面形成一第一內(nèi)層介電層308。然后在介電層306以及第一內(nèi)層介電層308中形成一第一開口 310,其中第一開口 310會(huì)暴露出源極/漏極區(qū)408。形成第一開口 310的方式例如在第一內(nèi)層介電層308上形成一第一掩模層(圖未示)以及一第一光致抗蝕劑層(圖未示)，并利用至少一光刻步驟以及至少一蝕刻步驟分別圖案化第一光致抗蝕劑層以及第一掩模層，然后移除第一光致抗蝕劑層，并利用圖案化后的第一掩模層為掩模來蝕刻第一內(nèi)層介電層308與介電層306,以形成第一開口 310。在本發(fā)明的一實(shí)施例中，第一光致抗蝕劑層以及第一掩模層可以視制作工藝技術(shù)而有不同的選擇，舉例來說，第一光致抗蝕劑層例如是適合193納米(nm)波長的光致抗蝕劑材質(zhì)，且第一光致抗蝕劑層下方可以選擇性的包含一底抗反射層(bottom ant1-reflectioncoating, BARC);第一掩模層可以是各種適合作為硬掩模的材質(zhì)，其可以包含一層或多層的掩模材料，這些材料例如是氮化娃(silicon nitride, SiN)、氮氧化娃(siliconoxynitride, Si ON)、碳化娃(siliconcarbide, SiC)或是含碳的有機(jī)材料,例如是應(yīng)用材料公司提供的進(jìn)階圖案化薄膜(advanced pattern film，APF)。在一較佳實(shí)施例中，掩模層例如由中國臺(tái)灣信越化學(xué)公司(Shin-Etsu Chemical C0.Ltd.)提供的含娃的抗反射層(silicon-containing hard-mask bottom ant1-reflection coating, SHB)與有機(jī)介電層(organic dielectric layer, 0DL),其中SHB層直接位于光致抗蝕劑層下,可作為一底抗反射層以及掩模層，而ODL層則是作為一最終的掩模層。
[0026]在本發(fā)明的一實(shí)施例中，在形成第一開口 310后可進(jìn)行一自對準(zhǔn)金屬硅化物(salicide)制作工藝，以在第一開口 310所暴露的源極/漏極區(qū)408上形成一金屬娃化物層409，例如是一硅化鎳(NiSi)層。而在本發(fā)明的另一實(shí)施例中，若是依照圖3的實(shí)施態(tài)樣，即金屬硅化物層409a已經(jīng)形成在源極/漏極區(qū)408a上，則此形成金屬硅化物的步驟可以省略。[0027]接著如圖5所示，在第一開口 310中形成一第一接觸插栓314。形成第一接觸插栓314的方法，例如先在基底300上形成一第一阻障層311以及一第一金屬層312，其中第一阻障層311共形地(conformally)填入在第一開口 310中，而第一金屬層312完全填滿第一開口 310。在本發(fā)明的一實(shí)施例中，第一阻障層311例如是鈦(Ti)、氮化鈦(TiN)、鉭化鈦(TaN)或是可包含多層不同金屬材料，例如鈦/氧化鈦等，但并不以此為限。第一金屬層312包含各種低電阻金屬材料，例如是鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鑰(Mo)、銅(Cu)等材料，較佳是鎢或銅，最佳是鎢，以和金屬硅化物層409或下方的源極/漏極區(qū)408形成適當(dāng)?shù)臍W姆接觸(Ohmic contact)。在本發(fā)明的一實(shí)施例中，第一接觸插栓314可以具有適當(dāng)?shù)膽?yīng)力，例如使第一金屬層312可以形成具有壓縮或者伸張應(yīng)力，此應(yīng)力施加在源極/漏極區(qū)408上時(shí)可以增加晶體管400的電性表現(xiàn)。在一實(shí)施例中，若晶體管400為NM0S，則第一金屬層312可以具有伸張應(yīng)力。后續(xù)，進(jìn)行一平坦化制作工藝，例如是化學(xué)機(jī)械研磨(chemical mechanical polish, CMP)制作工藝、蝕刻制作工藝或是兩者的結(jié)合，以移除第一開口 310以外的第一阻障層311以及第一金屬層312，并進(jìn)一步移除第一內(nèi)層介電層308至一預(yù)定厚度T。如圖5所示，在進(jìn)行了平坦化制作工藝后，柵極402的頂面403并沒有被暴露出來，且還覆蓋有第一內(nèi)層介電層308具有預(yù)定厚度T。在本發(fā)明的一實(shí)施例中，預(yù)定厚度T會(huì)大于100埃，較佳會(huì)介于100埃至500埃之間，最佳介于100埃至300埃之間。
[0028]如圖6所示，在基底300上全面形成一蝕刻停止層316以及一第二內(nèi)層介電層318。在本發(fā)明較佳實(shí)施例中，蝕刻停止層316例如是一含氮層(nitrogen containinglayer)或是一含碳層(carbon containing layer),具體而言,可為氮化娃(SiN)、碳化娃(SiC)或是碳氮化娃(SiCN)。第二內(nèi)層介電層318則可以包含一層或多層的介電層結(jié)構(gòu)，其可以通過一化學(xué)氣相沈積(chemicalvapor deposition, CVD)、旋轉(zhuǎn)涂布(spin-coating)或是任何可供形成介電材料的制作工藝來形成。而在本發(fā)明的一實(shí)施例中，也可以省略蝕刻停止層316,也就是直接將第二內(nèi)層介電層318形成在第一內(nèi)層介電層308上。
[0029]如圖7所示，進(jìn)行一光刻與蝕刻步驟，以在第二內(nèi)層介電層318以及蝕刻停止層316中形成一第二開口 320,以暴露出第一接觸插栓314。在本發(fā)明的一實(shí)施例中，形成第二開口 320的方式包含形成一第二掩模層(圖未不)以及一第二光致抗蝕劑層(圖未不)，其中第二光致抗蝕劑層以及第二掩模層的實(shí)施方式類似于第一光致抗蝕劑層以及第一掩模層，在此不再贅述。在本發(fā)明的一實(shí)施例中，第二開口 320的寬度會(huì)大于第一接觸插栓314的寬度，使得后續(xù)填入導(dǎo)電層時(shí)能減少對準(zhǔn)失敗的機(jī)率，以增加制作工藝的余裕度。
[0030]接著如圖8所示，進(jìn)行另一光刻與蝕刻步驟，以在第二內(nèi)層介電層318、蝕刻停止層316以及第一內(nèi)層介電層308中形成一第三開口 322，其中第三開口 322會(huì)暴露出柵極402的頂面403。在本發(fā)明的一實(shí)施例中，形成第三開口 322的方式包含形成一第三掩模層(圖未示)以及一第三光致抗蝕劑層(圖未示)，其中第三光致抗蝕劑層以及第三掩模層的實(shí)施方式類似于第一光致抗蝕劑層以及第一掩模層。而值得注意的是，在一實(shí)施例中，由于第三光致抗蝕劑層以及第三掩模層是采用了光致抗蝕劑層/SHB/0DL三層結(jié)構(gòu)，其中最下方的ODL層具有良好的填洞能力，因此可以有效地填入第二開口 320中。在形成了第三開口 322后，把光致抗蝕劑層/SHB/0DL三層結(jié)構(gòu)移除。后續(xù)，還可選擇性的進(jìn)行一清洗制作工藝，例如以氬氣(Ar)對第二開口 320以及第三開口 322的表面進(jìn)行清洗。[0031]如圖9與圖10所示，在基底300上形成一第二阻障層324以及一第二金屬層326，其中第二阻障層324會(huì)共形地沿著第二開口 320以及第三開口 322的表面形成，而第二金屬層326則會(huì)完全填滿第二開口 320以及第三開口 322。在本發(fā)明的一實(shí)施例中，第二阻障層324可以是單層或多層的材料，例如是鈦(Ti)、氮化鈦(TiN)、鉭化鈦(TaN)、鈦/氧化鈦或是上述的組合；而第二金屬層326則包含各種低電阻金屬材料，例如是鋁、鈦、鉭、鎢、鈮、鑰、銅等材料，較佳是鎢或銅，最佳是銅，以降低和下方的柵極402與第一接觸插栓314之間的電阻值。然后，進(jìn)行一平坦化制作工藝以移除第二開口 320以及第三開口 322以外的第二阻障層324以及第二金屬層324。如圖9所示，位于第二開口 320中的第二阻障層324與第二金屬層324形成了第二接觸插栓328，而位于第三開口 322中的第二阻障層324與第二金屬層324也同時(shí)形成了第三接觸插栓330。
[0032]在本發(fā)明另外的實(shí)施例中，第二開口 320以及第三開口 322中也可以填入不同的阻障層以及金屬層。舉例來說，可以先將第三開口 322填入一犧牲層后，將第二開口 320填入一第二阻障層以及第二金屬層，后續(xù)將第三開口 322中的犧牲層移除，然后在選擇性以另外一犧牲層覆蓋在第二開口 320上，然后將第三開口 322填入一第三阻障層以及一第三金屬層。最后再進(jìn)行一平坦化制作工藝。在這樣的情況下，第一接觸插栓314、第二接觸插栓328以及第三接觸插栓330可以各自具有不同的金屬層。在一實(shí)施例中，第一接觸插栓314以及第二接觸插栓328中的金屬層可以包含鎢，而第三接觸插栓330中的金屬層可以包含銅。在另外一實(shí)施例中，第一接觸插栓314的金屬層包含鎢，第二接觸插栓328以及第三接觸插栓330的金屬層包含銅。
[0033]最后，可進(jìn)行一金屬內(nèi)連線制作工藝，在第二內(nèi)層介電層318上形成一金屬內(nèi)連線系統(tǒng)(metal interconnection system)(圖未示)，其包含多層金屬層間介電層(inter-metal dielectric layer, IMD layer)以及多層金屬層(即所謂的 metall, metal2…等)。金屬內(nèi)連線系統(tǒng)會(huì)通過第三接觸插栓330以電連接晶體管400的柵極402，以及通過第二接觸插栓328以及第一接觸插栓314以電連接晶體管400的源極/漏極區(qū)408，以提供晶體管400對外信號(hào)的輸入/輸出。
[0034]通過本發(fā)明所提出的方法，即可在介電層306、第一內(nèi)層介電層308與第二內(nèi)層介電層318中形成了第一接觸插栓314、第二接觸插栓328與第三接觸插栓330(即所謂的Metal O層)。如圖9所示，本發(fā)明提供了一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，包含有一基底300、一晶體管400、一第一內(nèi)層介電層308、一第二內(nèi)層介電層318、一第一接觸插栓314、一第二接觸插栓328以及一第三接觸插栓330。晶體管400設(shè)置在基底300上，且包含一柵極402以及一源極/漏極區(qū)408。第一內(nèi)層介電層308設(shè)置在晶體管400上。第一接觸插栓314設(shè)置在第一內(nèi)層介電層308中，第一接觸插栓314電連接源極/漏極區(qū)408，且第一接觸插栓314的頂面高于柵極402的頂面403。第二內(nèi)層介電層318設(shè)置于第一內(nèi)層介電層308上。第二接觸插栓328于第二內(nèi)層介電層318中以電連接該第一接觸插栓314。第三接觸插栓330設(shè)于第一內(nèi)層介電層308以及第二內(nèi)層介電層318中以電連接?xùn)艠O402。
[0035]本發(fā)明其中一個(gè)特點(diǎn)在于，在進(jìn)行如圖5的平坦化制作工藝以形成第一接觸插栓314時(shí)，柵極402的頂面403并不會(huì)暴露出來，而是還會(huì)具有一厚度T的第一內(nèi)層介電層308。和現(xiàn)有的技術(shù)相比，現(xiàn)有技術(shù)的平坦化制作工藝通常會(huì)研磨至柵極的頂面，因此研磨時(shí)會(huì)容易損傷柵極402，且研磨制作工藝中必須同時(shí)研磨柵極、柵極介電層、第一接觸插栓等的元件，對于研磨液的選擇是一大考驗(yàn)。本發(fā)明通過上述的步驟，不僅可以避免上述現(xiàn)有技術(shù)的缺點(diǎn)，另一方面，在形成第二接觸插栓328來接觸第一接觸插栓314時(shí)，如圖9所示，第二接觸插栓328的底部距離柵極402的頂面403還有一高度T (即第一內(nèi)層介電層308的預(yù)定厚度T)，這使得在形成第二接觸插栓328不容易和柵極402產(chǎn)生短路，故可增加了制作工藝寬裕度(process window)。而這樣的制作工藝也使的后續(xù)形成深度不同的第二接觸插栓328以及第三接觸插栓330，即第二接觸插栓328會(huì)位于第二內(nèi)層介電層318與蝕刻停止層316中，而第三接觸插栓330會(huì)位于第二內(nèi)層介電層318、蝕刻停止層316以及第一內(nèi)層介電層308中。
[0036]此外在本發(fā)明一個(gè)實(shí)施例中，第一接觸插栓314可以具有適當(dāng)?shù)膽?yīng)力，因此本發(fā)明除了可以減少對第一接觸插栓314的研磨耗損之外，還具有另外好處在于可以保留第一接觸插栓314的應(yīng)力，以增加晶體管400的電性表現(xiàn)。
[0037]本發(fā)明的另外一個(gè)特點(diǎn)在于，以一光刻與蝕刻制作工藝來形成第二開口 320以直接暴露第一接觸插栓314，然后以另一光刻與蝕刻制作工藝來形成第三開口 322以直接暴露柵極402。通過這種兩段式的形成步驟，可以提升第二接觸插栓328以及第三接觸插栓330的定位精準(zhǔn)度。此外，在本發(fā)明的另一實(shí)施例中，形成第二開口 320與第三開口 322的次序可以對調(diào)，例如先以一光刻與蝕刻制作工藝來形成第三開口 322以直接暴露柵極402，然后在以另外一光刻與蝕刻制作工藝來形成第二開口 320以直接暴露第一接觸插栓314。另一方面，本發(fā)明可應(yīng)用至其他半導(dǎo)體產(chǎn)品，例如鰭式場效晶體管(finFET)及三柵極場效晶體管(tr1-gate FET)等非平面型晶體管(non-pIanarFET)的制作工藝,該些實(shí)施例均屬本發(fā)明所涵蓋的范圍。
[0038]以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，包含: 提供一基底； 形成一晶體管于該基底上，該晶體管包含一柵極以及一源極/漏極區(qū)； 形成一第一內(nèi)層介電層于該晶體管上； 形成一第一接觸插栓于該第一內(nèi)層介電層中，該第一接觸插栓電連接該源極/漏極區(qū)，且該第一接觸插栓的頂面高于該柵極的一頂面； 形成一第二內(nèi)層介電層于該第一內(nèi)層介電層上；以及 形成一第二接觸插栓于該第二內(nèi)層介電層中以電連接該第一接觸插栓，與形成一第三接觸插栓于該第一內(nèi)層介電層以及該第二內(nèi)層介電層中以電連接該柵極。
2.如權(quán)利要求1所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中形成該第二接觸插栓與該第三接觸插栓的步驟包含: 在該第二內(nèi)層介電層中形成一第二開口以暴露出該第一接觸插栓； 在該第二內(nèi)層介電層以及該第一內(nèi)層介電層中形成一第三開口以暴露出該柵極；以及 在該第二開口以及該第三開口中填入一第二金屬層。
3.如權(quán)利要求2所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中先形成該第二開口，再形成該第三開口。
4.如權(quán)利要求2所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中先形成該第三開口，再形成該第二開口。
5.如權(quán)利要求1所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中形成該第一接觸插栓的步驟包含: 在該第一內(nèi)層介電層中形成一第一開口以暴露出該源極/漏極區(qū)； 在該第一開口中填入一第一金屬層；以及 一平坦化制作工藝。
6.如權(quán)利要求5所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中進(jìn)行該平坦化步驟后，該柵極的該頂面上還具有一預(yù)定厚度的該第一內(nèi)層介電層。
7.如權(quán)利要求6所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中該預(yù)定厚度大于100 埃。
8.如權(quán)利要求5所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中在填入該第一金屬層之前，還包含一自動(dòng)對準(zhǔn)金屬硅化物制作工藝，以在該第一開口中暴露的該源極/漏極區(qū)中形成一金屬娃化物層。
9.如權(quán)利要求1所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，其中該第一接觸插栓具有一應(yīng)力。
10.如權(quán)利要求1所述的形成具有接觸插栓的半導(dǎo)體結(jié)構(gòu)的方法，還包含形成一蝕刻停止層于該第一內(nèi)層介電層與該第二內(nèi)層介電層之間。
11.一種具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，包含: 基底； 晶體管，設(shè)置于該基底上，該晶體管包含一柵極以及一源極/漏極區(qū)； 第一內(nèi)層介電層，設(shè)置于該晶體管上； 第一接觸插栓，設(shè)置于該第一內(nèi)層介電層中，該第一接觸插栓電連接該源極/漏極區(qū)，且該第一接觸插栓的頂面高于該柵極的一頂面； 第二內(nèi)層介電層，設(shè)置于該第一內(nèi)層介電層上； 第二接觸插栓，設(shè)置于該第二內(nèi)層介電層中以電連接該第一接觸插栓；以及 第三接觸插栓，于該第一內(nèi)層介電層以及該第二內(nèi)層介電層中以電連接該柵極。
12.如權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該柵極上的該第一內(nèi)層介電層具有一預(yù)定厚度。
13.如權(quán)利要求12所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該預(yù)定厚度大于100埃。
14.如權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該源極/漏極區(qū)包含一外延層，突出于該基底。
15.如權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該晶體管還包含一金屬硅化物層，設(shè)置于該第一接觸插栓與該源極/漏極區(qū)之間。
16.如權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該第二接觸插栓與該第三接觸插栓皆包含一第二金屬層。
17.權(quán)利要求16所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬層包含鎢、鋁、銅、欽、鉭、鶴、銀或鑰。
18.權(quán)利要求16所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該第一接觸插栓包含一第一金屬層，且該第一金屬層與該第二金屬層為不同材質(zhì)。
19.權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中該第一接觸插栓包含一第一金屬層，該第二插栓包含一·第二金屬層，該第三插栓包含一第三金屬層，且該第一金屬層、該第二金屬層與該第三金屬層為不同材質(zhì)。
20.權(quán)利要求11所述的具有接觸插栓的半導(dǎo)體結(jié)構(gòu)，其中還包含一蝕刻停止層，設(shè)置于該第一內(nèi)層介電層以及該第二內(nèi)層介電層之間。
【文檔編號(hào)】H01L21/768GK103855077SQ201210517708
【公開日】2014年6月11日 申請日期:2012年12月5日 優(yōu)先權(quán)日:2012年12月5日
【發(fā)明者】洪慶文, 黃志森, 曹博昭, 陳界得 申請人:聯(lián)華電子股份有限公司