專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實施例涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種包括隔離區(qū)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
為了實現(xiàn)半導(dǎo)體器件的更高集成度，圖案寬度以及相鄰的圖案之間的間隔應(yīng)當(dāng)減小。圖案寬度和圖案之間的間隔是基于曝光設(shè)備的分辨率決定的。圖案寬度和圖案之間的間隔上的減小可能由于曝光設(shè)備的分辨率上的限制而具有限制。出于這些原因，在不增加曝光設(shè)備的分辨率的情況下，可能不能實現(xiàn)半導(dǎo)體器件的更高集成度。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及形成精細(xì)圖案，所述精細(xì)圖案具有比曝光設(shè)備的分辨率更小的圖案寬度，同時圖案以更短的距離彼此分開。根據(jù)本發(fā)明的一個示例性實施例的半導(dǎo)體器件包括:多個第一溝槽，所述多個第一溝槽形成在半導(dǎo)體襯底中，具有第一深度；多個第二溝槽，所述多個第二溝槽形成在半導(dǎo)體襯底中，具有第二深度，其中，第二深度與第一深度不同，并且第二溝槽形成在第一溝槽之間；多個隔離層，所述多個隔離層形成在多個第一溝槽和多個第二溝槽處，其中，隔離層具有形成在半導(dǎo)體襯底之上的上部；以及多個存儲器單元，所述多個存儲器單元形成在隔離層之間的半導(dǎo)體襯底之上。根據(jù)本發(fā)明的一個示例性實施例的制造半導(dǎo)體器件的方法包括以下步驟:通過刻蝕半導(dǎo)體襯底來形成具有第一深度的多個第一溝槽；在第一溝槽處形成多個第一隔離層，其中，第一隔離層具有形成在半導(dǎo)體襯底之上的上部；通過去除第一隔離層之間的半導(dǎo)體襯底來形成具有與第一深度不同的第二深度的第二溝槽；在多個第二溝槽處形成多個第二隔離層，其中，第二隔離層具有在半導(dǎo)體襯底之上的上部；以及在第一隔離層與第二隔離層之間的半導(dǎo)體襯底之上形成多個存儲器單元。


圖1A至圖1J是說明根據(jù)本發(fā)明的一個實施例的制造半導(dǎo)體器件的方法的示圖；圖2是說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的操作的截面圖；以及圖3是說明根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。
具體實施例方式在下文中，將參照附圖詳細(xì)地描述本公開的各種實施例。提供附圖使得本領(lǐng)域的技術(shù)人員能夠根據(jù)本發(fā)明的示例性實施例來實施和利用本發(fā)明。應(yīng)當(dāng)容易理解的是:本公開中的“在…上”和“在…之上”的含義應(yīng)當(dāng)采用最廣義的方式來解釋，使得“在…上”的意思不僅是“直接在某物上”，而是還包括在具有中間特征或中間層的情況下“在某物上”的意思；“在…之上”的意思不僅是指在“在某物之上”，還可以包括在沒有中間特征或中間層的情況下“在某物之上”(即，直接在某物上)的意思。圖1A至圖1J是說明根據(jù)本發(fā)明的一個實施例的制造半導(dǎo)體器件的方法的示圖。參見圖1A，可以在半導(dǎo)體襯底101上形成硬掩模圖案HMl，使得硬掩模圖案HMl可以暴露出隔離區(qū)。硬掩模圖案HMl可以具有氧化物層103和氮化物層105的層疊結(jié)構(gòu)。在單元區(qū)中，硬掩模圖案HMl可以呈平行線的形狀暴露出隔離區(qū)。更具體地，可以在半導(dǎo)體襯底101之上順序地形成氧化物層103和氮化物層105?？梢杂霉庵驴刮g劑涂覆氮化物層105，并且可以執(zhí)行曝光工藝和顯影工藝以形成光致抗蝕劑圖案(未示出)。光致抗蝕劑圖案可以暴露出半導(dǎo)體襯底101的要形成奇數(shù)隔離區(qū)或偶數(shù)隔離區(qū)的部分。暴露的部分可以具有并排布置的線形，例如暴露的部分可以彼此平行。光致抗蝕劑圖案可以暴露出半導(dǎo)體襯底101的部分以使偶數(shù)隔離區(qū)或奇數(shù)隔離區(qū)可以通過最小間隔而被分開，所述最小間隔可以由曝光設(shè)備的分辨率決定。可以通過利用光致抗蝕劑圖案作為刻蝕掩模的刻蝕工藝來順序地刻蝕氮化物層105和氧化物層103，以形成硬掩模圖案HMl。在去除光致抗蝕劑圖案之后，通過利用硬掩模圖案HMl作為刻蝕掩模的刻蝕工藝來刻蝕半導(dǎo)體襯底101，以形成溝槽107。參見圖1B，可以在整個結(jié)構(gòu)之上形成絕緣層以填充溝槽107。隨后，可以去除硬掩模圖案HMl上的絕緣層，以在形成有溝槽107的區(qū)域處形成第一隔離層109。可以在形成絕緣層之前執(zhí)行氧化工藝，使 得可以沿著每個溝槽的內(nèi)壁形成氧化物層(未示出)。隨后，可以去除硬掩模圖案腿1。結(jié)果，第一隔離層的上部10%可以形成在比半導(dǎo)體襯底101高硬掩模圖案HMl的厚度的位置。第一隔離層的下部109a可以在半導(dǎo)體襯底101中形成到每個溝槽107的深度。參見圖1C，可以執(zhí)行在隔離層的上部109b的側(cè)壁上形成硬掩模間隔件HM2的工藝。首先，可以在包括隔離層的上部109b的側(cè)壁的整個結(jié)構(gòu)之上順序地形成氧化物層111和氮化物層113。這里，氧化物層111和氮化物層113的總厚度可以大到足夠保持由隔離層的上部10%引起的水平高度差。參見圖1D,可以執(zhí)行毪式刻蝕工藝(blanket etch process),使得氧化物層111和氮化物層113可以保留在隔離層109的上部的側(cè)壁上。在隔離層109的側(cè)壁上的每個硬掩模間隔件HM2的水平厚度可以決定半導(dǎo)體襯底101的暴露在相鄰的硬掩模間隔件HM2之間的部分的寬度。半導(dǎo)體襯底101的暴露的部分可以是另一個隔離區(qū)。因此，在隔離層109的側(cè)壁上的每個硬掩模間隔件HM2的水平厚度可以決定另一個隔離區(qū)的寬度。另外，可以將半導(dǎo)體襯底101的形成有硬掩模間隔件HM2的部分定義為有源區(qū)。因此，有源區(qū)的寬度可以由硬掩模間隔件HM2的水平厚度來決定。參見圖1E，可以通過利用硬掩模間隔件HM2作為刻蝕掩模的刻蝕工藝來去除硬掩模間隔件HM2之間的半導(dǎo)體襯底101，以形成溝槽115。每個溝槽115可以具有與以上參照圖1A描述的每個溝槽107不同的深度。例如，如圖1E所示，每個溝槽115可以比每個溝槽107更淺。結(jié)果，在溝槽115與溝槽107之間可以有深度差HD。溝槽115和溝槽107具有不同深度的原因?qū)⒃谝韵旅枋觥⒁妶D1F，可以在整個結(jié)構(gòu)之上形成絕緣層以填充溝槽115。隨后，可以執(zhí)行諸如化學(xué)機(jī)械拋光的平坦化工藝直到暴露出第二硬掩模間隔件HM2，使得可以在形成有溝槽115的區(qū)域處形成第二隔離層117。在形成絕緣層之前，可以執(zhí)行氧化工藝以沿著每個溝槽的內(nèi)壁表面形成氧化物層(未示出)。每個第二隔離層117的上部可以形成在比半導(dǎo)體襯底101高每個硬掩模間隔件HM2的高度的位置處。結(jié)果，每個第二隔離層117可以布置在相鄰的第一隔離層109之間。通過前述工藝，可以經(jīng)由單次曝光和顯影工藝將相鄰的隔離層109和117之間的距離控制成比可以由曝光設(shè)備的分辨率決定的最小間隔更小。參見圖1G，可以刻蝕隔離層109和117的上部，以暴露出硬掩模間隔件HM2的上側(cè)壁。這里，可以控制每個隔離層109和117的上部被刻蝕的厚度，以防止暴露絕緣層111的邊緣?？梢苑謩e控制隔離層109和117的上部被刻蝕的量，使得剩余的隔離層117和109的寬度Cl和C2可以大體彼此相同。參見圖1H，可以去除硬掩模間隔件HM2。隨后，可以在隔離層109和117之間的半導(dǎo)體襯底101之上形成絕緣層119和硅層121。例如，絕緣層119可以被配置成用作隧道絕緣層，硅層121可以被配置成用作電荷存儲層或浮柵。更具體地，可以將隔離層109和117之間的半導(dǎo)體襯底101氧化以形成隧道絕緣層119。這里，隧道絕緣層119可以包括由例如釕(Ru)、硅(Si)、鈦(Ti)或鉬(Pt)形成的導(dǎo)電點。因為形成包括導(dǎo)電點的層的方法在本發(fā)明的領(lǐng)域中是已知的，所以將省略對此方法的詳細(xì)描述。隨后，可以在整個結(jié)構(gòu)之上形成硅層，使得硅層可以填充在隔離層109和117的上部之間。之后，可以執(zhí)行拋光工藝，直到暴露出隔離層109和117的上表面。結(jié)果，絕緣層119和硅層121可以層疊在隔離層109和117之間的半導(dǎo)體襯底101之上。硅層121可以具有N型雜質(zhì)或P型雜質(zhì)。硅層121可以呈單晶或多晶形式。通過以上工藝，可以將硅層121布置在隔離層109和117之間的半導(dǎo)體襯底101(即，有源區(qū))之上。另外，相鄰的硅層121之間的距離可以被控制成比可以由曝光設(shè)備的分辨率決定的最小間隔更小。參見圖1I，還可以刻蝕隔離層109和117的上部以暴露出硅層121的上側(cè)壁。這里，可以控制隔離層109和117的上部被刻蝕的厚度，以防止暴露隧道絕緣層119的邊緣。參見圖1J，可以沿著與隔離層109和117相交叉的方向形成控制柵CG。更具體地，可以在整個結(jié)構(gòu)之上形成電介質(zhì)層123、多晶硅層125、導(dǎo)電層127以及硬掩模層129。隨后，可以刻蝕硬掩模層129、導(dǎo)電層127、多晶娃層125以及電介質(zhì)層123,使得多晶娃層125和導(dǎo)電層127可以沿著與隔離層109和117相交叉的方向以平行線的形狀保留。電介質(zhì)層123可以具有氧化物層、氮化物層以及氧化物層的層疊結(jié)構(gòu)。還可以在該層疊結(jié)構(gòu)的頂部或底部形成另一個氧化物層或另一個氮化物層。具有高介電常數(shù)的高電介質(zhì)絕緣層可以替代電介質(zhì)層123的氧化物層或氮化物層。導(dǎo)電層127可以包括金屬硅化物層。
結(jié)果，控制柵CG可以具有多晶硅層125和導(dǎo)電層127的層疊結(jié)構(gòu)。隨后，可以去除在控制柵CG之間暴露的硅層121，使得硅圖案121A可以保留在控制柵CG之下，并且硅圖案121A可以成為電荷存儲層或浮柵FG。隨著完成前述工藝，可以形成字線WLO至WLn、漏極選擇線DSL以及源極選擇線SSL。另外，可以在具有不同深度的隔離層109和117之間的半導(dǎo)體襯底101之上層疊絕緣層119、浮柵FG (121)、電介質(zhì)層123以及控制柵CG。層疊的層(119、121、123以及CG)可以形成存儲器單元。換言之，可以在具有不同深度的一對隔離層109和117之間的半導(dǎo)體襯底101上形成存儲器單元。更具體地，可以在半導(dǎo)體襯底101中形成具有第一深度的第一溝槽107?？梢栽诘谝粶喜?07之間的半導(dǎo)體襯底101中形成具有比第一深度更淺的第二深度的第二溝槽115?？梢苑謩e在第一溝槽107和第二溝槽115中形成上部形成在半導(dǎo)體襯底101之上的隔離層109和117。另外，可以沿著與隔離層109和117相交叉的方向在隔離層109和117以及半導(dǎo)體襯底101之上形成單元柵(WL0至WLn)。隨后，可以在柵極線(DSL、SSL以及WLO至WLn)之間的半導(dǎo)體襯底101處形成結(jié)JC0之后，可以形成層間絕緣層(未示出)，并且可以在層間絕緣層中形成接觸孔(未示出)?？梢栽诮佑|孔中形成漏極接觸插塞DCP和源極接觸插塞SCP。漏極接觸插塞DCP可以形成在漏極選擇線DSL之間的結(jié)JC上，源極接觸插塞SCP可以在源極選擇線SSL之間具有線形。圖2是說明根據(jù)本發(fā)明的示例性實施例的半導(dǎo)體器件的操作的截面圖。參見圖2，基于形成在隔離層之間的半導(dǎo)體襯底上的單個存儲器單元，一個方向上的隔離層中的一個可以比另一個方向上的另一個隔離層更深。因此，可以減少在較深的隔離層的兩側(cè)處的存儲器單元之間產(chǎn)生的并且在隔離層之下流動的泄漏電流的量。一般地，奇數(shù)頁中的存儲器單元可以設(shè)置在偶數(shù)頁中的存儲器單元之間。更具體地，在與同一字線耦接的存儲器單元之中，偶數(shù)存儲器單元可以在偶數(shù)頁中，奇數(shù)存儲器單元可以在奇數(shù)頁中。然而，在本發(fā)明的示例性實施例中，形成在具有較小深度的第二溝槽115的第二隔離層117的兩側(cè)處的兩個相鄰的存儲器單元可以形成單個存儲器對。偶數(shù)存儲器對可以在偶數(shù)頁中，奇數(shù)存儲器對可以在奇數(shù)頁中?？梢酝ㄟ^改變設(shè)計來改變上述結(jié)構(gòu)，使得在不改變存儲器單元的耦接結(jié)構(gòu)的情況下，外圍電路可以將偶數(shù)存儲器對識別為在偶數(shù)頁中，以及將奇數(shù)存儲器對識別為在奇數(shù)頁中。通過改變偶數(shù)頁中的存儲器單元和奇數(shù)頁中的存儲器單元，可以在偶數(shù)頁中的存儲器單元與奇數(shù)頁中的存儲器單元之間形成具有相對較大深度的隔離層。結(jié)果，可以經(jīng)由偶數(shù)頁中的存儲器單元與奇數(shù)頁中的存儲器單元之間的具有相對較大深度的隔離層來減小在存儲器單元(即，在偶數(shù)頁與奇數(shù)頁之間)之間產(chǎn)生的泄露電流的量。圖3是說明根據(jù)本發(fā)明的另一個實施例的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。參見圖3，根據(jù)參照圖1A至圖1G描述的方法，可以在半導(dǎo)體襯底301之上形成隔離層309和317，并且可以去除硬掩模間隔件HM2。隨后，可以順序地形成隧道絕緣層319、電荷存儲層321、阻擋絕緣層323以及保護(hù)層324。這里，電荷存儲層321可以是捕獲在編程操作期間注入的電荷的層。電荷存儲層321可以包括氮化物層。阻擋絕緣層323可以是防止被捕獲在電荷存儲層321中的電荷放電到控制柵的絕緣層。阻擋絕緣層323可以是具有高介電常數(shù)的高電介質(zhì)絕緣層(例如，氧化鋁層)?？梢孕纬杀Ｗo(hù)層324以在其它層的刻蝕工藝中保護(hù)隧道絕緣層319、電荷存儲層321以及阻擋絕緣層323。保護(hù)層324可以由導(dǎo)電材料形成，諸如由摻入雜質(zhì)的多晶硅層形成。保護(hù)層324可以是控制柵CG的一部分?？梢詫⑦@些層(319、321、323以及324)的總厚度確定為使得可以保持由隔離層309和317的上部引起的水平高度差。隧道絕緣層319、電荷存儲層321、阻擋絕緣層323以及控制柵CG可以層疊在具有不同深度的隔離層309和317之間的半導(dǎo)體襯底301之上。層疊的層(319、321、323以及CG)可以形成存儲器單元。換言之，存儲器單元可以形成在具有不同深度的一對隔離層309和317之間的半導(dǎo)體襯底101上。隨后，可以執(zhí)行結(jié)合圖1J描述的工藝。更具體地，可以形成硅層325、導(dǎo)電層327以及硬掩模329。之后，可以通過圖案化工藝來形成字線WLO至WLn、漏極選擇線DSL以及源極選擇線SSL。可以在柵極線(DSL、SSL以及WLO至WLn)之間的半導(dǎo)體襯底301處形成結(jié)JC0隨后，可以形成層間絕緣層(未示出)，并且可以在層間絕緣層中形成接觸孔(未示出)。隨后，可以在接觸孔中形成漏極接觸插塞DCP和源極接觸插塞SCP。漏極接觸插塞DCP可以形成在漏極選擇線DSL之間的結(jié)JC上，源極接觸插塞SCP可以在源極選擇線SSL之間具有線形。根據(jù)本發(fā)明的示例性實施例，可以形成具有比曝光設(shè)備的分辨率更小的圖案寬度的精細(xì)圖案，同時，圖案可以由更短的距離彼此間隔開，使得可以進(jìn)一步地提高器件的集成度。另外，通過形成具有不同深度的奇數(shù)隔離層和偶數(shù)隔離層，可以在器件的操作期間減小干擾。盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體器件,包括: 多個第一溝槽，所述多個第一溝槽形成在半導(dǎo)體襯底中，具有第一深度； 多個第二溝槽，所述多個第二溝槽形成在所述半導(dǎo)體襯底中，具有第二深度，其中，所述第二深度與所述第一深度不同，并且所述第二溝槽形成在所述第一溝槽之間； 多個隔離層，所述多個隔離層形成在所述多個第一溝槽和所述多個第二溝槽處，其中，所述隔離層具有形成在所述半導(dǎo)體襯底之上的上部；以及 多個存儲器單元，所述多個存儲器單元形成在所述隔離層之間的半導(dǎo)體襯底之上。
2.如權(quán)利要求1所述的半導(dǎo)體器件，還包括: 多個單元柵，所述多個單元柵沿著與所述隔離層相交叉的方向形成在所述隔離層之上，所述單元柵形成字線。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述多個單元柵中的每個包括電介質(zhì)層和控制柵的層疊結(jié)構(gòu)。
4.如權(quán)利要求3所述的半導(dǎo)體器件，其中，所述多個存儲器單元中的每個包括隧道絕緣層、浮柵、電介質(zhì)層以及控制柵的層疊結(jié)構(gòu)。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其中，所述多個單元柵中的每個具有隧道絕緣層、電荷存儲層、阻擋絕緣層以及控制柵的層疊結(jié)構(gòu)。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述電荷存儲層包括氮化物層。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二深度比所述第一深度更淺。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中，形成在具有更淺的溝槽的隔離層的兩側(cè)處的一對存儲器單元形成單個存儲器對。
9.一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: 通過刻蝕半導(dǎo)體襯底來形成具有第一深度的多個第一溝槽； 在所述第一溝槽處形成多個第一隔離層，其中，所述第一隔離層具有形成在所述半導(dǎo)體襯底之上的上部； 通過去除所述第一隔離層之間的半導(dǎo)體襯底來形成具有與所述第一深度不同的第二深度的第二溝槽； 在所述多個第二溝槽處形成多個第二隔離層，其中，所述第二隔離層具有在所述半導(dǎo)體襯底之上的上部；以及 在所述第一隔離層與所述第二隔離層之間的半導(dǎo)體襯底之上形成多個存儲器單元。
10.如權(quán)利要求9所述的方法，其中，形成所述多個第二溝槽的步驟包括以下步驟: 在所述多個第一隔離層的上部的兩個側(cè)壁上形成多個硬掩模間隔件；以及 利用所述硬掩模間隔件將所述半導(dǎo)體襯底去除到所述第二深度。
11.如權(quán)利要求9所述的方法，還包括以下步驟:在形成所述多個存儲器單元之前刻蝕所述多個第一隔離層的上部和所述多個第二隔離層的上部。
12.如權(quán)利要求9所述的方法，其中，形成所述存儲器單元的步驟包括以下步驟: 在所述第一隔離層與所述第二隔離層之間的半導(dǎo)體襯底之上形成隧道絕緣層； 在所述第一隔離層與所述第二隔離層之間的隧道絕緣層之上形成浮柵； 在所述浮柵之上形成電介質(zhì)層；以及 在所述電介質(zhì)層之上形成控制柵。
13.如權(quán)利要求12所述的方法，還包括以下步驟:在形成所述浮柵之后刻蝕所述多個第一隔離層的上部和所述多個第二隔離層的上部以暴露出所述浮柵的上側(cè)壁。
14.如權(quán)利要求9所述的方法，其中，形成所述存儲器單元的步驟包括以下步驟: 以順序的方式在所述第一隔離層與所述第二隔離層之間的半導(dǎo)體襯底之上形成隧道絕緣層、電荷存儲層以及阻擋絕緣層；以及在所述阻擋絕緣層之上形成控制柵。
15.如權(quán)利要 求9所述的方法，其中，所述第二深度比所述第一深度更小。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括多個第一溝槽，形成在半導(dǎo)體襯底中，具有第一深度；多個第二溝槽，形成在半導(dǎo)體襯底中，具有第二深度，其中，第二深度與第一深度不同，并且第二溝槽形成在第一溝槽之間；多個隔離層，形成在多個第一溝槽和多個第二溝槽處，其中，隔離層具有形成在半導(dǎo)體襯底之上的上部；以及多個存儲器單元，形成在隔離層之間的半導(dǎo)體襯底之上。
文檔編號H01L21/8247GK103165616SQ20121043539
公開日2013年6月19日 申請日期2012年11月5日 優(yōu)先權(quán)日2011年12月13日
發(fā)明者安正烈, 李閏敬 申請人:愛思開海力士有限公司