鰭式場效應(yīng)管及其形成方法
【專利摘要】一種鰭式場效應(yīng)管及其形成方法，其中，所述鰭式場效應(yīng)管包括：絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層、底層硅層和位于頂層硅層和底層硅層之間的掩埋層，頂層硅層作為鰭式場效應(yīng)管的鰭部；位于頂層硅層中暴露掩埋層表面的第二開口；位于第二開口的側(cè)壁的第一隔離層；位于掩埋層中暴露底層硅層表面的第三開口，第三開口的位置與第二開口的位置相對應(yīng)；填充滿第二開口和第三開口的外延硅層，外延硅層的頂部表面高于頂層硅層的表面，外延硅層和底層硅層構(gòu)成背柵；位于外延硅層的頂部表面的第二隔離層；位于第二隔離層和部分外延硅層的側(cè)壁以及頂層硅層的表面的側(cè)墻。在背柵上施加電壓時，容易控制鰭式場效應(yīng)管的閾值電壓。
【專利說明】鰭式場效應(yīng)管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種鰭式場效應(yīng)管及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，隨著工藝節(jié)點(diǎn)逐漸減小，后柵(gate-last)工藝得到了廣泛應(yīng)用，來獲得理想的閾值電壓，改善器件性能。但是當(dāng)器件的特征尺寸(CD，Critical Dimension)進(jìn)一步下降時，即使采用后柵工藝，常規(guī)的MOS場效應(yīng)管的結(jié)構(gòu)也已經(jīng)無法滿足對器件性能的需求，鰭式場效應(yīng)晶體管(Fin FET)作為常規(guī)器件的替代得到了廣泛的關(guān)注。
[0003]圖1示出了現(xiàn)有技術(shù)的一種鰭式場效應(yīng)晶體管的立體結(jié)構(gòu)示意圖。如圖1所示，包括:半導(dǎo)體襯底I 0，所述半導(dǎo)體襯底I O上形成有凸出的鰭部14，鰭部14 一般是通過對半導(dǎo)體襯底I O刻蝕后得到的；介質(zhì)層11，覆蓋所述半導(dǎo)體襯底10的表面以及鰭部14的側(cè)壁的一部分；柵極結(jié)構(gòu)12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側(cè)壁，柵極結(jié)構(gòu)12包括柵介質(zhì)層(圖中未示出)和位于柵介質(zhì)層上的柵電極(圖中未示出)。
[0004]更多關(guān)于鰭式場效應(yīng)晶體管請參考專利號為“US7868380B2”的美國專利。
[0005]但是隨著器件尺寸的不斷減小，鰭式場效應(yīng)晶體管的閾值電壓較難控制。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是較好的控制鰭式場效應(yīng)管的閾值電壓。
[0007]為解決上述問題，本發(fā)明技術(shù)方案提供了一種鰭式場效應(yīng)管的形成方法，包括:提供絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層、底層硅層和位于頂層硅層和底層硅層之間的掩埋層；在所述頂層硅層表面形成硬掩膜層，所述硬掩膜層具有暴露頂層硅層表面的第一開口 ；沿第一開口，刻蝕所述頂層硅層，形成暴露所述掩埋層表面的第二開口 ；在所述第二開口的側(cè)壁形成第一隔離層；沿第二開口刻蝕所述掩埋層，形成暴露底層硅層表面的第三開口 ；在第一開口、第二開口和第三開口內(nèi)填充滿外延硅層，外延硅層和底層硅層構(gòu)成背柵；在所述外延硅層的頂部表面形成第二隔離層；去除所述硬掩膜層，暴露所述第二隔離層和部分外延硅層的側(cè)壁；在所述第二隔離層和暴露的部分外延硅層的側(cè)壁以及頂層硅層的表面形成側(cè)墻；以所述側(cè)墻為掩膜，刻蝕所述頂層硅層，形成環(huán)繞所述外延硅層的鰭部。
[0008]可選的，所述硬掩膜層的厚度大于等于20納米。
[0009]可選的，所述硬掩膜層為無定形碳、SiN, SiON, SiCN, SiC或BN中的一層或多層的
堆疊結(jié)構(gòu)。
[0010]可選的，所述側(cè)墻的寬度大于等于10納米。
[0011]可選的，所述側(cè)墻為無定形碳、SiN, SiON, SiCN, SiC或BN中的一層或多層的堆疊結(jié)構(gòu)。
[0012]可選的，所述第一隔離層的材料為氧化硅，第一隔離層的形成工藝為熱氧化工藝。[0013]可選的，所述第一隔離層的厚度為大于等于10埃。
[0014]可選的，所述第二隔離層的材料為氧化硅，第二隔離層的形成工藝為熱氧化工藝。
[0015]可選的，所述第二隔離層的厚度為大于等于30埃。
[0016]可選的，所述背柵中還摻雜有N型或P型的雜質(zhì)離子。
[0017]可選的，還包括:在所述鰭部的遠(yuǎn)離第一隔離層一側(cè)的側(cè)壁表面形成柵介質(zhì)層；形成橫跨所述鰭部的柵電極，所述柵電極覆蓋所述柵介質(zhì)層、第二隔離層和側(cè)墻的表面。
[0018]本發(fā)明技術(shù)方案還提供了 一種鰭式場效應(yīng)管，包括:絕緣體上硅襯底，所述絕緣體上娃襯底包括頂層娃層、底層娃層和位于頂層娃層和底層娃層之間的掩埋層，頂層娃層作為鰭式場效應(yīng)管的鰭部；位于所述頂層硅層中暴露所述掩埋層表面的第二開口 ；位于所述第二開口的側(cè)壁的第一隔離層；位于所述掩埋層中暴露底層硅層表面的第三開口，第三開口的位置與第二開口的位置相對應(yīng)；填充滿所述第二開口和第三開口的外延硅層，外延硅層的頂部表面高于頂層硅層的表面，外延硅層和底層硅層構(gòu)成背柵；位于所述外延硅層的頂部表面的第二隔離層；位于所述第二隔離層和部分外延硅層的側(cè)壁以及頂層硅層的表面的側(cè)墻。
[0019]可選的，所述外延硅層的頂部表面與頂層硅層表面的高度之差大于等于20納米。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn):
[0021]本發(fā)明鰭式場效應(yīng)管的形成方法，刻蝕絕緣體上硅襯底的頂層硅層和掩埋層，形成暴露底層硅層表面的第二開口和第三開口，然后第二開口和第三開口中填充滿外延硅層，外延硅層和底層硅層構(gòu)成背柵，然后形成環(huán)繞所述外延硅層的鰭部，工藝過程簡單，并且鰭部和背柵之間具有第一隔離層和掩埋層，提高了背柵和鰭部之間的電學(xué)隔離性能。
[0022]進(jìn)一步，第一隔離層和第二隔離層通過熱氧化工藝形成，工藝步驟簡單，節(jié)約了成本。
[0023]本發(fā)明的鰭式場效應(yīng)管，絕緣體上硅襯底的頂層硅層和掩埋層中具有暴露底層硅層表面的第二開口和第三開口，第二開口和第三開口中填充滿外延硅層，外延硅層和底層硅層構(gòu)成背柵，剩余的部分頂層硅層作為鰭部，鰭部環(huán)繞所述外延硅層，鰭部和背柵之間具有第一隔離層和掩埋層，由于背柵的存在，在背柵上施加一定的電壓時，背柵上施加的電壓會影響鰭部中反型層的形成，使得鰭式場效應(yīng)管的閾值電壓產(chǎn)生變化，當(dāng)鰭式場效應(yīng)管工作時，施加在鰭式場效應(yīng)管的柵極結(jié)構(gòu)上的柵電壓相應(yīng)的產(chǎn)生變化，由于背柵的存在，使得鰭式場效應(yīng)管的閾值電壓與背柵上施加的電壓和柵極結(jié)構(gòu)上的柵電壓兩者相關(guān)，因此通過調(diào)節(jié)施加在背柵上的電壓的大小和正負(fù)，可以較好的控制鰭式場效應(yīng)管的閾值電壓，并且鰭部環(huán)繞所述外延硅層(背柵的一部分)，從而使得閾值電壓沿鰭部的表面的分布均勻，另外鰭部和背柵之間具有第一隔離層和掩埋層，在背柵上施加電壓時，不會對鰭式場效應(yīng)管的電學(xué)性能和工作狀態(tài)產(chǎn)生影響。
【專利附圖】

【附圖說明】
[0024]圖1為現(xiàn)有技術(shù)鰭式場效應(yīng)管的結(jié)構(gòu)示意圖；
[0025]圖疒圖14為本發(fā)明實(shí)施例鰭式場效應(yīng)管形成過程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】[0026]現(xiàn)有技術(shù)形成的鰭式場效應(yīng)管的場效應(yīng)管的閾值電壓較難控制。
[0027]為此，發(fā)明人提出一種鰭式場效應(yīng)管，絕緣體上硅襯底的頂層硅層和掩埋層中具有暴露底層硅層表面的第二開口和第三開口，第二開口和第三開口中填充滿外延硅層，夕卜延硅層和底層硅層構(gòu)成背柵，剩余的部分頂層硅層作為鰭部，鰭部環(huán)繞所述外延硅層，鰭部和背柵之間具有第一隔離層和掩埋層，由于背柵的存在，通過在背柵上施加一定的電壓，在背柵上施加一定的電壓時，背柵上施加的電壓會影響鰭部中反型層的形成，從而使得鰭式場效應(yīng)管的閾值電壓產(chǎn)生變化，當(dāng)鰭式場效應(yīng)管工作時，施加在鰭式場效應(yīng)管的柵極結(jié)構(gòu)上的柵電壓相應(yīng)的產(chǎn)生變化，由于背柵的存在，使得鰭式場效應(yīng)管的閾值電壓與背柵上施加的電壓和柵極結(jié)構(gòu)上的柵電壓兩者相關(guān)，因此通過調(diào)節(jié)施加在背柵上的電壓的大小和正負(fù)，可以較好的控制鰭式場效應(yīng)管的閾值電壓。
[0028]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。在詳述本發(fā)明實(shí)施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0029]圖疒圖14為本發(fā)明實(shí)施例鰭式場效應(yīng)管形成過程的結(jié)構(gòu)示意圖。
[0030]首先，請參考圖2和圖3，圖3為圖2俯視視角的結(jié)構(gòu)示意圖，提供絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層303、底層硅層301和位于頂層硅層303和底層硅層301之間的掩埋層302 ;在所述頂層硅層303表面形成硬掩膜層304，所述硬掩膜層304具有暴露頂層娃層303表面的第一開口 305。
[0031]所述絕緣體上娃襯底(Silicon on insulator, SOI)的頂層娃層303后續(xù)用于形成鰭式場效應(yīng)管的鰭部，底層硅層301作為背柵的一部分。
[0032]所述硬掩膜層304為無定形碳、SiN、SiON、SiCN、SiC或BN中的一層或多層的堆疊結(jié)構(gòu)，本實(shí)施例中所述硬掩膜層304為SiN。
[0033]所述硬掩膜層304的厚度大于等于20納米，使得硬掩膜層304中形成的第一開口305的深度大于等于20納米，后續(xù)在第一開口 305、頂層硅層303中的第二開口以及掩埋層302中的第三開口中填充滿外延硅層時，使得外延硅層頂部表面與頂層硅層表面的高度差大于等于20納米，當(dāng)采用無掩膜等離子刻蝕工藝在外延硅層的兩側(cè)側(cè)壁和頂層硅層的表面形成側(cè)墻時，較好的控制側(cè)墻的寬度。
[0034]所述硬掩膜層304中第一開口 305通過光刻和刻蝕工藝形成，所述第一開口 305的橫截面圖形為矩形、圓形或者其他規(guī)則或不規(guī)則的圖形。后續(xù)以硬掩膜層304為掩膜刻蝕所述頂層硅層303和掩埋層302，在頂層硅層303中形成第二開口，在掩埋層302中形成第三開口時，第二開口與第三開口的橫截面圖形與第一開口 305的橫截面圖形對應(yīng)，第一開口 305、第二開口與第三開口中填充滿外延硅層時，使得外延硅層的側(cè)壁的橫截面圖形與第一開口的橫截面圖形相對應(yīng)，為矩形、圓形或者其他規(guī)則或不規(guī)則的圖形。本實(shí)施例中，所述第一開口的305的橫截面圖形為矩形，相應(yīng)的后續(xù)形成的外延硅層的側(cè)壁的橫截面圖形也為矩形。
[0035]接著請參考圖4，以所述硬掩膜層304為掩膜，沿第一開口 305，刻蝕所述頂層硅層303，形成暴露所述掩埋層302表面的第二開口 306。
[0036]刻蝕所述頂層硅層303的工藝等離子體刻蝕工藝，所述等離子體刻蝕工藝采用的氣體為ci2、nf3和sf6。
[0037]所述第二開口 306的橫截面形狀與第一開口 305的橫截面形狀相同。
[0038]然后，請參考圖5，在所述第二開口 306的側(cè)壁形成第一隔離層307。
[0039]所述第一隔離層307用于電學(xué)隔離后續(xù)在第二開口 306中形成的外延硅層以及環(huán)繞所述外延硅層的鰭部，防止在外延硅層上(背柵的一部分)施加電壓時，對鰭式場效應(yīng)管的電學(xué)性能和工作狀態(tài)產(chǎn)生影響，所述第一隔離層307的厚度為大于等于10埃。
[0040]本實(shí)施例中，所述第一隔離層307的材料為氧化硅，第一隔離層307通過熱氧化第二開口 306中暴露的部分頂層硅層303形成，工藝步驟簡單，節(jié)約了成本。
[0041]在本發(fā)明的其他實(shí)施例中，所述第一隔離層通過沉積和刻蝕工藝形成，即首先采用化學(xué)氣相沉積工藝在第一開口的側(cè)壁表面、第二開口的側(cè)壁和底部表面以及硬掩膜層的表面形成隔離材料層；然后采用無掩膜等離子體刻蝕工藝刻蝕所述隔離材料層，在所述第二開口的側(cè)壁形成第一隔離層，所述第一隔離層部分位于第一開口的側(cè)壁，第一隔離層的材料為氧化硅、氮化硅、氮氧化硅、碳化硅或氮碳氧化硅，或者其他合適的材料。
[0042]在本發(fā)明的另一實(shí)施例中，所述第一隔離層包括:熱氧化所述頂層硅層形成的氧化層，以及位于氧化層表面通過沉積刻蝕工藝形成的側(cè)墻，以提高第一隔離層的隔離效果。
[0043]接著，請參考圖6，以所述硬掩膜層304為掩膜，沿第二開口 306刻蝕所述掩埋層302，形成暴露底層硅層301表面的第三開口 308。
[0044]第三開口 308的橫截面形狀與第二開口 306的橫截面形狀相同。
[0045]刻蝕所述掩埋層302的工藝為等離子體刻蝕工藝，等離子體刻蝕工藝采用的氣體為 CHF3 和 He。
[0046]刻蝕所述掩埋層302形成第三開口 308的步驟在刻蝕所述頂層硅層303形成第二開口 306之后，防止在形成第一隔離層307時對底層娃層301的影響。
[0047]然后，請參考圖7，在第一開口 305、第二開口 306和第三開口 308 (參考圖6)內(nèi)填充滿外延娃層309,外延娃層309和底層娃層301構(gòu)成背柵。
[0048]形成所述外延硅層309的工藝為選擇外延工藝，具體的所述選擇外延工藝的溫度是600-1100攝氏度，壓強(qiáng)1-500托，硅源氣體是SiH4或DCS (二氯二氫硅)，還包括氫氣，其中硅源氣體的流量均為1-lOOOsccm，氫氣的流量是0.l_50slm。
[0049]所述外延硅層309中還摻雜有雜質(zhì)離子，用以改善外延硅層309的電學(xué)性能，所述雜質(zhì)離子為有N型或P型的雜質(zhì)離子，比如:硼離子、砷離子、磷離子、銦離子、銻離子或鉍離
罕坐丁寸ο
[0050]形成外延娃層309,外延娃層309和底層娃層301構(gòu)成背柵，由于后續(xù)形成鰭部環(huán)繞所述外延硅層309，當(dāng)在背柵上施加一定的電壓時，鰭式場效應(yīng)管的鰭部中反型層的形成與柵極結(jié)構(gòu)上施加的柵電壓和背柵上施加的電壓相關(guān)，由于背柵的存在可以較好的控制鰭式場效應(yīng)管的閾值電壓，并且鰭部環(huán)繞所述外延硅層309，從而使得鰭式場效應(yīng)管的閾值電壓沿鰭部的表面的分布較均勻。
[0051]所述外延硅層309的橫截面形狀為矩形，使得外延硅層309的外側(cè)側(cè)壁距離后續(xù)形成的鰭部表面的距離相等，外延硅層309中施加電壓時，使得施加的電壓對鰭部表面不同位置對應(yīng)的閾值電壓的調(diào)節(jié)能力相同，可以更好的使閾值電壓沿鰭部的表面的分布均勻。[0052]接著，請參考圖8，在所述外延硅層的頂部表面形成第二隔離層3 10。
[0053]所述第二隔離層3 10用于電學(xué)隔離所述背柵和后續(xù)形成的柵極結(jié)構(gòu)。
[0054]本實(shí)施例中，所述第二隔離層3 10的材料為氧化硅，所述第二隔離層3 10的形成工藝為熱氧化工藝。
[0055]所述第二隔離層310的厚度為大于等于30埃，使得背柵和后續(xù)形成的柵極結(jié)構(gòu)隔離性能較好。
[0056]在本發(fā)明的其他實(shí)施例中，所述第二隔離層氧化硅層、氮化硅層、氮氧化硅層、碳化硅層或氮碳氧化硅層的單層或多層的堆疊結(jié)構(gòu)。
[0057]形成第二隔離層3 10后，接著，請參考圖9和圖10，圖1 O為圖9俯視視角的結(jié)構(gòu)示意圖，去除所述硬掩膜層304(參考圖8)，暴露所述第二隔離層3 10和部分外延硅層309的側(cè)壁；在所述第二隔離層3 10和暴露的部分外延娃層309的側(cè)壁以及頂層娃層303的表面形成側(cè)墻311。
[0058]所述側(cè)墻311的材料為無定形碳、SiN、SiON、SiCN、SiC或BN中的一層或多層的堆疊結(jié)構(gòu)。所述側(cè)墻3 11的寬度大于等于10納米，后續(xù)以側(cè)墻3 11為掩膜刻蝕所述頂層硅層303，形成的鰭部時，使形成的鰭部具有一定的寬度。需要說明的是，所述側(cè)墻311的寬度為側(cè)墻底部的最大寬度。
[0059]所述側(cè)墻311形成的具體過程為:采用化學(xué)氣相沉積工藝在所述頂層硅層表面形成側(cè)墻材料層，側(cè)墻材料層覆蓋所述第二隔離層3 10的表面和側(cè)壁、以及外延硅層309暴露的側(cè)壁；接著，采用無掩 膜等離子體刻蝕工藝刻蝕所述側(cè)墻材料層，在所述第二隔離層310和暴露的部分外延硅層309的側(cè)壁表面形成側(cè)墻3 11。采用無掩膜等離子體刻蝕工藝自對準(zhǔn)的形成側(cè)墻3 11，使得外延硅層309兩側(cè)的側(cè)墻311的位置和寬度的精度較高，后續(xù)形成鰭部時，使得外延硅層周圍的鰭部的位置和寬度的精度較高，提高鰭式場效應(yīng)管的性倉泛。
[0060]接著，請參考圖11，以所述側(cè)墻311為掩膜，刻蝕所述頂層硅層303(參考圖9)，形成環(huán)繞所述外延硅層309的鰭部312。
[0061]刻蝕所述頂層硅層303的工藝等離子體刻蝕工藝，所述等離子體刻蝕工藝采用的氣體為HBr和Cl2。
[0062]然后，請參考圖12，在所述鰭部312的遠(yuǎn)離第一隔離層307 —側(cè)的側(cè)壁表面形成柵介質(zhì)層313。
[0063]所述柵介質(zhì)層313的材料為氧化硅或者高K介質(zhì)材料，所述K介質(zhì)材料為Η--2、Ti02、HfZr0、Ta203、Zr02或ZrSi02。所述柵介質(zhì)層313可包含多層結(jié)構(gòu)，例如氧化鉿和二氧化硅或者氧化鉿和氮氧化硅。
[0064]所述柵介質(zhì)層313通過熱氧化或者沉積工藝形成。
[0065]接著請參考圖1 3和圖14，圖14為圖1 3俯視視角的結(jié)構(gòu)示意圖，形成橫跨所述鰭部312的柵電極314，所述柵電極314覆蓋所述柵介質(zhì)層313、第二隔離層3 10和側(cè)墻311的表面。
[0066]所述柵電極314的材料為多晶硅或者金屬，柵電極314和柵介質(zhì)層313構(gòu)成鰭式場效應(yīng)管的柵極結(jié)構(gòu)。
[0067]形成柵電極314后，還包括:去除柵電極314兩側(cè)的部分側(cè)墻311，暴露出鰭部312兩端的表面；然后對暴露的鰭部3 12兩端進(jìn)行離子注入，形成鰭式場效應(yīng)管的源/漏區(qū)。
[0068]上述方法形成的鰭式場效應(yīng)管，請參考圖1 3和圖14，包括:
[0069]絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層、底層硅層30 I和位于頂層硅層和底層硅層之間的掩埋層302，頂層硅層作為鰭式場效應(yīng)管的鰭部3 12 ;位于所述頂層硅層中暴露所述掩埋層表面的第二開口 ；位于所述第二開口的側(cè)壁的第一隔離層307;位于所述掩埋層302中暴露底層硅層301表面的第三開口，第三開口的位置與第二開口的位置相對應(yīng)；填充滿所述第二開口和第三開口的外延硅層309，外延硅層309的頂部表面高于頂層娃層的表面，外延娃層309和底層娃層301構(gòu)成背柵；位于所述外延娃層309的頂部表面的第二隔離層3 10 ;位于所述第二隔離層3 10和部分外延硅層309的側(cè)壁以及頂層硅層的表面的側(cè)墻3 11。
[0070]還包括:位于所述鰭部3 12的遠(yuǎn)離第一隔離層307 —側(cè)的側(cè)壁表面的柵介質(zhì)層313;橫跨所述鰭部312的柵電極314，所述柵電極314覆蓋所述柵介質(zhì)層3 I 3、第二隔離層3 10和側(cè)墻3 11的表面。
[0071]鰭式場效應(yīng)管工作時，在背柵上施加一定的電壓時，背柵上施加的電壓會影響鰭部中反型層的形成，從而使得鰭式場效應(yīng)管的閾值電壓產(chǎn)生變化，當(dāng)鰭式場效應(yīng)管工作時，施加在鰭式場效應(yīng)管的柵極結(jié)構(gòu)上的柵電壓相應(yīng)的產(chǎn)生變化，由于背柵的存在，使得鰭式場效應(yīng)管的閾值電壓與背柵上施加的電壓和柵極結(jié)構(gòu)上的柵電壓兩者相關(guān)，因此通過施加在背柵上的電壓的大小和正負(fù)，可以較好的控制鰭式場效應(yīng)管的閾值電壓，并且鰭部312環(huán)繞所述外延硅層309，從而使得鰭式場效應(yīng)管的閾值電壓沿鰭部312的表面的分布較均勻。
[0072]具體的，當(dāng)所述鰭式場效應(yīng)管為N型的鰭式場效應(yīng)管時，在背柵施加正電壓時，會增大N型的鰭式場效應(yīng)管的閾值電壓，并且正電壓越大，N型的鰭式場效應(yīng)管的閾值電壓也越大；當(dāng)在背柵施加負(fù)電壓時，會減小N型的鰭式場效應(yīng)管的閾值電壓，并且負(fù)電壓絕對值越大，N型的鰭式場效應(yīng)管的閾值電壓也越小。
[0073]當(dāng)所述鰭式場效應(yīng)管為P型的鰭式場效應(yīng)管時，在背柵施加正電壓時，會減小N型的鰭式場效應(yīng)管的閾值電壓，并且正電壓越大，N型的鰭式場效應(yīng)管的閾值電壓也越?。划?dāng)在背柵施加負(fù)電壓時，會增大N型的鰭式場效應(yīng)管的閾值電壓，并且負(fù)電壓絕對值越大，N型的鰭式場效應(yīng)管的閾值電壓也越大。
[0074]綜上，本發(fā)明實(shí)施例鰭式場效應(yīng)管的形成方法，刻蝕絕緣體上硅襯底的頂層硅層和掩埋層，形成暴露底層硅層表面的第二開口和第三開口，然后第二開口和第三開口中填充滿外延硅層，外延硅層和底層硅層構(gòu)成背柵，然后形成環(huán)繞所述外延硅層的鰭部，工藝過程簡單，并且鰭部和背柵之間具有第一隔離層和掩埋層，提高了背柵和鰭部之間的電學(xué)隔離性能。
[0075]進(jìn)一步，第一隔離層和第二隔離層通過熱氧化工藝形成，工藝步驟簡單，節(jié)約了成本。
[0076]本發(fā)明實(shí)施例的鰭式場效應(yīng)管，絕緣體上硅襯底的頂層硅層和掩埋層中具有暴露底層硅層表面的第二開口和第三開口，第二開口和第三開口中填充滿外延硅層，外延硅層和底層硅層構(gòu)成背柵，剩余的部分頂層硅層作為鰭部，鰭部環(huán)繞所述外延硅層，鰭部和背柵之間具有第一隔離層和掩埋層，由于背柵的存在，通過在背柵上施加一定的電壓，在背柵上施加一定的電壓時，背柵上施加的電壓會影響鰭部中反型層的形成，使得鰭式場效應(yīng)管的閾值電壓產(chǎn)生變化，當(dāng)鰭式場效應(yīng)管工作時，施加在鰭式場效應(yīng)管的柵極結(jié)構(gòu)上的柵電壓相應(yīng)的產(chǎn)生變化，由于背柵的存在，使得鰭式場效應(yīng)管的閾值電壓與背柵上施加的電壓和柵極結(jié)構(gòu)上的柵電壓兩者相關(guān)，因此通過調(diào)節(jié)施加在背柵上的電壓的大小和正負(fù)，可以較好的控制鰭式場效應(yīng)管的閾值電壓，并且鰭部環(huán)繞所述外延硅層(背柵的一部分)，從而使得閾值電壓沿鰭部的表面的分布均勻，另外鰭部和背柵之間具有第一隔離層和掩埋層，在背柵上施加電壓時，不會對鰭式場效應(yīng)管的電學(xué)性能和工作狀態(tài)產(chǎn)生影響。
[0077]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種鰭式場效應(yīng)管的形成方法，其特征在于，包括: 提供絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層、底層硅層和位于頂層硅層和底層硅層之間的掩埋層； 在所述頂層硅層表面形成硬掩膜層，所述硬掩膜層具有暴露頂層硅層表面的第一開Π ； 沿第一開口，刻蝕所述頂層硅層，形成暴露所述掩埋層表面的第二開口 ； 在所述第二開口的側(cè)壁形成第一隔離層； 沿第二開口刻蝕所述掩埋層，形成暴露底層硅層表面的第三開口； 在第一開口、第二開口和第三開口內(nèi)填充滿外延娃層，外延娃層和底層娃層構(gòu)成背柵； 在所述外延硅層的頂部表面形成第二隔離層； 去除所述硬掩膜層，暴露所述第二隔離層和部分外延硅層的側(cè)壁； 在所述第二隔離層和暴露的部分外延硅層的側(cè)壁以及頂層硅層的表面形成側(cè)墻； 以所述側(cè)墻為掩膜，刻蝕所述頂層硅層，形成環(huán)繞所述外延硅層的鰭部。
2.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述硬掩膜層的厚度大于等于20納米。`
3.如權(quán)利要求2所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述硬掩膜層為無定形碳、SiN, SiON, SiCN, SiC或BN中的一層或多層的堆疊結(jié)構(gòu)。
4.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述側(cè)墻的寬度大于等于10納米。
5.如權(quán)利要求4所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述側(cè)墻為無定形碳、SiN, SiON, SiCN, SiC或BN中的一層或多層的堆疊結(jié)構(gòu)。
6.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述第一隔離層的材料為氧化硅，第一隔離層的形成工藝為熱氧化工藝。
7.如權(quán)利要求6所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述第一隔離層的厚度為大于等于10埃。
8.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述第二隔離層的材料為氧化硅，第二隔離層的形成工藝為熱氧化工藝。
9.如權(quán)利要求8所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述第二隔離層的厚度為大于等于30埃。
10.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，所述背柵中還摻雜有N型或P型的雜質(zhì)離子。
11.如權(quán)利要求1所述的鰭式場效應(yīng)管的形成方法，其特征在于，還包括:在所述鰭部的遠(yuǎn)離第一隔離層一側(cè)的側(cè)壁表面形成柵介質(zhì)層；形成橫跨所述鰭部的柵電極，所述柵電極覆蓋所述柵介質(zhì)層、第二隔離層和側(cè)墻的表面。
12.—種鰭式場效應(yīng)管，其特征在于，包括: 絕緣體上硅襯底，所述絕緣體上硅襯底包括頂層硅層、底層硅層和位于頂層硅層和底層硅層之間的掩埋層，頂層硅層作為鰭式場效應(yīng)管的鰭部； 位于所述頂層硅層中暴露所述掩埋層表面的第二開口；位于所述第二開口的側(cè)壁的第一隔離層； 位于所述掩埋層中暴露底層硅層表面的第三開口，第三開口的位置與第二開口的位置相對應(yīng)； 填充滿所述第二開口和第三開口的外延硅層，外延硅層的頂部表面高于頂層硅層的表面，外延娃層和底層娃層構(gòu)成背柵； 位于所述外延硅層的頂部表面的第二隔離層； 位于所述第二隔離層和部分外延硅層的側(cè)壁以及頂層硅層的表面的側(cè)墻。
13.如權(quán)利要求12所述的鰭式場效應(yīng)管，其特征在于，所述外延硅層的頂部表面與頂層硅層表面的高度之差大于等于20納米。
14.如權(quán)利要求12所述的鰭式場效應(yīng)管，其特征在于，所述側(cè)墻的寬度大于等于10納米。
15.如權(quán)利要求14所述的鰭式場效應(yīng)管，其特征在于，所述側(cè)墻為無定形碳、SiN,SiON, SiCN, SiC或BN中的一層或多層的堆疊結(jié)構(gòu)。
16.如權(quán)利要求12所述的鰭式場效應(yīng)管，其特征在于，所述第一隔離層的厚度為大于等于10埃，所述第二隔離層的厚度為大于等于30埃。
17.如權(quán)利要求12所述的鰭式場效應(yīng)管，其特征在于，所述背柵中還摻雜有N型或P型的雜質(zhì)離子。
18.如權(quán)利要求12所述 的鰭式場效應(yīng)管，其特征在于，還包括:位于所述鰭部的遠(yuǎn)離第一隔離層一側(cè)的側(cè)壁表面的柵介質(zhì)層；橫跨所述鰭部的柵電極，所述柵電極覆蓋所述柵介質(zhì)層、第二隔離層和側(cè)墻的表面。
【文檔編號】H01L21/336GK103794499SQ201210422891
【公開日】2014年5月14日 申請日期:2012年10月30日 優(yōu)先權(quán)日:2012年10月30日
【發(fā)明者】鮑宇 申請人:中芯國際集成電路制造(上海)有限公司