專利名稱：在同一半導(dǎo)體襯底內(nèi)形成電力和電路元件的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電力用半導(dǎo)體裝置，尤其涉及在同一半導(dǎo)體襯底內(nèi)形成電力元件與電路元件的半導(dǎo)體裝置。
背景技術(shù)：
近年來(lái)，在電力用半導(dǎo)體裝置中，襯底將向所連接的負(fù)載供給電力的電力元件與控制電力元件的電路元件形成于同一半導(dǎo)體襯底的構(gòu)造得到開(kāi)發(fā)。在襯底將電力元件與電路元件形成于同一半導(dǎo)體襯底的半導(dǎo)體裝置中，在通常動(dòng)作中，半導(dǎo)體襯底的電位不會(huì)比構(gòu)成電路元件的P型的深半導(dǎo)體層(GND接地)的電位低。因此，構(gòu)成電路元件的NMOS(N-channel Metal-Oxide-Semiconductor:N溝道金屬氧化物半導(dǎo)體)與半導(dǎo)體襯底之間形成的寄生元件(寄生NPN晶體管)不在通常動(dòng)作中動(dòng)作，半導(dǎo)體裝置不會(huì)誤動(dòng)作。但是，在半導(dǎo)體裝置中流過(guò)負(fù)電流的情況下，半導(dǎo)體襯底的電位比構(gòu)成電路元件的P型的深半導(dǎo)體層的電位低，從P型半導(dǎo)體層向半導(dǎo)體襯底流過(guò)寄生電流，寄生元件動(dòng)作。當(dāng)寄生元件動(dòng)作時(shí)，半導(dǎo)體裝置有可能誤動(dòng)作。在日本特開(kāi)2006 - 156959號(hào)公報(bào)和日本特開(kāi)平06 — 350032號(hào)公報(bào)中，公開(kāi)有不使形成于半導(dǎo)體裝置的寄生元件動(dòng)作、防止半導(dǎo)體裝置誤動(dòng)作的構(gòu)成。在日本特開(kāi)2006 — 156959號(hào)公報(bào)公開(kāi)的半導(dǎo)體裝置中，為了不使寄生兀件動(dòng)作，在電力元件的晶體管與電路元件之間形成有第I虛設(shè)區(qū)域，在晶體管與半導(dǎo)體襯底的端部之間形成有第2虛設(shè)區(qū)域。另外，第I及第2虛設(shè)區(qū)域是與半導(dǎo)體襯底不同的導(dǎo)電類型，第2虛設(shè)區(qū)域連接于位于晶體管與第I虛設(shè)區(qū)域之間的半導(dǎo)體襯底部分。另外，在日本特開(kāi)平06 — 350032號(hào)公報(bào)公開(kāi)的半導(dǎo)體裝置中，為了不使寄生元件動(dòng)作，元件分離區(qū)域與內(nèi)部電路的GND線從GND焊盤利用布線層經(jīng)由電阻元件連接，而不直接連接。在將電力元件與電路元件形成于同一半導(dǎo)體襯底的半導(dǎo)體裝置中，在構(gòu)成電路元件的NMOS與半導(dǎo)體襯底之間形成寄生元件。該半導(dǎo)體裝置中流過(guò)負(fù)電流的情況下，半導(dǎo)體襯底的電位比構(gòu)成電路元件的P型的深半導(dǎo)體層的電位低，寄生元件動(dòng)作，發(fā)生半導(dǎo)體裝置的誤動(dòng)作。

發(fā)明內(nèi)容
本發(fā)明即便在半導(dǎo)體裝置中流過(guò)負(fù)電流的情況下，也抑制半導(dǎo)體襯底的電位相對(duì)于構(gòu)成電路元件的深半導(dǎo)體層的電位變低，不使寄生元件動(dòng)作，防止半導(dǎo)體裝置的誤動(dòng)作。根據(jù)本發(fā)明某一方面，半導(dǎo)體裝置包括第I導(dǎo)電類型的半導(dǎo)體襯底、電力元件、電路元件、第I半導(dǎo)體層和外部電路。電力元件形成于半導(dǎo)體襯底的一面，向所連接的負(fù)載供給電力。電路元件形成于形成電力元件的半導(dǎo)體襯底的一面中，至少包含I個(gè)具有第I導(dǎo)電類型的源極/漏極區(qū)域的MOS晶體管。第I半導(dǎo)體層為第2導(dǎo)電類型，在形成有電力元件的半導(dǎo)體襯底的一面形成，相對(duì)于電力元件和電路元件而獨(dú)立配置。外部電路與半導(dǎo)體襯底和第I半導(dǎo)體層電連接。外部電路具有第I電源、將一端與第I電源連接的第I電阻元件、和將陽(yáng)極電極與第I電阻元件的另一端連接并且陰極電極GND接地的第I 二極管，將第I半導(dǎo)體層與第I電阻元件的另一端連接。根據(jù)本發(fā)明涉及的半導(dǎo)體裝置，即便在半導(dǎo)體裝置中流過(guò)負(fù)電流的情況下，也抑制半導(dǎo)體襯底的電位相對(duì)于構(gòu)成電路元件的深半導(dǎo)體層的電位變低，不使寄生元件動(dòng)作，防止半導(dǎo)體裝置的誤動(dòng)作。本發(fā)明的上述和其他目的、特征、方面和優(yōu)點(diǎn)，將從與附圖關(guān)聯(lián)而理解的本發(fā)明涉及的下面詳細(xì)說(shuō)明中變得清楚。


圖1是表示本發(fā)明實(shí)施方式I涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖2是表示本發(fā)明實(shí)施方式I涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖3是表示本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖4是表示本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖5A和圖5B是表示本發(fā)明實(shí)施方式3涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖6是表示本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖7是表示本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖8是表示本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖9是表示本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖10是表示本發(fā)明實(shí)施方式6涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。
具體實(shí)施例方式下面，參照附圖來(lái)說(shuō)明本發(fā)明涉及的實(shí)施方式。(實(shí)施方式I)
圖1是表示本發(fā)明實(shí)施方式I涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖1所示的半導(dǎo)體裝置10為電力用，將向所連接的負(fù)載供給電力的電力元件I與控制電力元件I的電路元件2形成于同一半導(dǎo)體襯底3。并且，在半導(dǎo)體襯底3中形成電力元件I的一面，形成有相對(duì)于電力元件I和電路元件2而獨(dú)立配置的ρ型半導(dǎo)體層4。半導(dǎo)體襯底3為η型硅襯底，在一面形成有電力元件I和電路元件2。另外，半導(dǎo)體襯底3在形成電力元件I和電路元件2的一面的相反側(cè)的面層疊有ρ型半導(dǎo)體層5、背面電極6。電力元件I中，在P型半導(dǎo)體層Ia內(nèi)形成具有η型源極/漏極區(qū)域Ib的MOS晶體管Ic。電路元件2中，在ρ型半導(dǎo)體層2a內(nèi)形成具有η型源極/漏極區(qū)域2b的MOS晶體管2c。這里，ρ型半導(dǎo)體層2a形成得比ρ型半導(dǎo)體層Ia深。并且，在半導(dǎo)體襯底3形成有在P型半導(dǎo)體層2a內(nèi)形成η型半導(dǎo)體層2d、并在所形成的半導(dǎo)體層2d內(nèi)具有ρ型源極/漏極區(qū)域2e的MOS晶體管2f。在ρ型源極/漏極區(qū)域2e之間，形成柵極電極2g。同樣，在η型源極/漏極區(qū)域Ib之間和η型源極/漏極區(qū)域2b之間也形成柵極電極ld、2h。圖1所示的電力元件I和電路元件2的構(gòu)成是示例,不限于MOS晶體管lc、2c、2f,也可形成其他構(gòu)成的元件。其中，設(shè)電路元件2中至少包含I個(gè)MOS晶體管2c。因此，在電路元件2中，在MOS晶體管2c與半導(dǎo)體襯底3之間形成寄生元件，具體地，在半導(dǎo)體襯底3形成由η型源極/漏極區(qū)域2b、p型半導(dǎo)體層2a和η型半導(dǎo)體襯底3構(gòu)成的寄生NPN晶體管7。ρ型半導(dǎo)體層4形成于η型半導(dǎo)體襯底3，所以構(gòu)成ρη結(jié)二極管8。雖然圖1中未圖示，但半導(dǎo)體裝置10中包括與半導(dǎo)體襯底3和半導(dǎo)體層4連接的外部電路。說(shuō)明包含外部電路的半導(dǎo)體裝置10的等效電路。圖2是表示本發(fā)明實(shí)施方式I涉及的半導(dǎo)體裝置10的電路構(gòu)成的電路圖。圖2所示的外部電路9具有電源9a、將一端與電源9a連接的電阻元件％、將陽(yáng)極電極與電阻元件9b的另一端連接并且陰極電極GND接地的二極管9c。另外，電阻元件9b的另一端與二極管8的陽(yáng)極電極(半導(dǎo)體層4)電連接。圖2所示的半導(dǎo)體裝置10中，通過(guò)將電阻元件9b和二極管9c與電源9a串聯(lián)連接，二極管9c的陽(yáng)極電極的電位例如變?yōu)榕c二極管9c的正向壓降VF對(duì)應(yīng)的0.7V左右(常溫)。由此，將半導(dǎo)體層4的電位固定在0.7V左右，使半導(dǎo)體襯底3的電位為從半導(dǎo)體層4的電位下降0.7V左右的OV左右。半導(dǎo)體裝置10在電力元件I為通常動(dòng)作的導(dǎo)通狀態(tài)期間，半導(dǎo)體襯底3的電位為電力元件I的集電極一發(fā)射極間飽和電壓VCE (飽和)。另外，因?yàn)榘雽?dǎo)體裝置10在電力元件I為通常動(dòng)作的截止?fàn)顟B(tài)期間，背面電極6的電位為比半導(dǎo)體襯底3的電位高的電位，所以半導(dǎo)體襯底3的電位不會(huì)為負(fù)電位。但是，在半導(dǎo)體裝置10中流過(guò)負(fù)電流的情況下，半導(dǎo)體襯底3的電位為負(fù)電位。在流過(guò)負(fù)電流、半導(dǎo)體襯底3的電位為負(fù)電位的情況下，在不具備外部電路9的現(xiàn)有半導(dǎo)體裝置中，因?yàn)榘雽?dǎo)體襯底3的電位比半導(dǎo)體層2a的電位低，所以寄生NPN晶體管7變?yōu)閷?dǎo)通狀態(tài)，從半導(dǎo)體層2a向半導(dǎo)體襯底3流過(guò)寄生電流，寄生NPN晶體管7動(dòng)作。半導(dǎo)體裝置10中，因?yàn)榧幢阍诹鬟^(guò)負(fù)電流的情況下，也能由二極管9c將半導(dǎo)體層
4的電位固定在0.7V左右，所以半導(dǎo)體襯底3的電位不會(huì)變?yōu)樨?fù)電位，能維持在OV左右。由此，在半導(dǎo)體裝置10中，能將半導(dǎo)體層2a的電位與半導(dǎo)體襯底3的電位設(shè)為基本相同電位，寄生NPN晶體管7不會(huì)成為導(dǎo)通狀態(tài)，不從半導(dǎo)體層2a向半導(dǎo)體襯底3流過(guò)寄生電流，所以寄生NPN晶體管7不動(dòng)作。如上所述，在本發(fā)明實(shí)施方式I涉及的半導(dǎo)體裝置10中，因?yàn)橛啥O管9c將半導(dǎo)體層4的電位固定在0.7V左右，所以即便在流過(guò)負(fù)電流的情況下，也抑制半導(dǎo)體襯底3的電位相對(duì)于構(gòu)成電路元件的P型半導(dǎo)體層2a的電位變低，不使寄生NPN晶體管7動(dòng)作，防止半導(dǎo)體裝置10誤動(dòng)作。另外，半導(dǎo)體裝置10通過(guò)防止誤動(dòng)作，能抑制誤動(dòng)作造成的特性惡化，能更長(zhǎng)期間使用。(實(shí)施方式2)
在實(shí)施方式I涉及的半導(dǎo)體裝置10中，在流過(guò)負(fù)電流的情況下，電流沿在半導(dǎo)體層4構(gòu)成的二極管8的正向?qū)ǎ鬟^(guò)二極管8的電流増加。若流過(guò)二極管8的電流増加，則由于電阻元件％造成的電壓降，二極管9c的陽(yáng)極電極的電位(半導(dǎo)體層4的電位)下降。若由于電阻元件9b造成的電壓降，二極管9c的陽(yáng)極電極的電位為二極管9c的正向壓降VF (例如0.7V)以下，則二極管9c變?yōu)榻刂範(fàn)顟B(tài)，電流不導(dǎo)通。若沿二極管9c的正向電流不導(dǎo)通，則不能固定半導(dǎo)體層4的電位。并且，若由于電阻元件9b造成的電壓降變大，二極管9c的陽(yáng)極電極的電位為OV以下，則因?yàn)榘雽?dǎo)體襯底3的電位比半導(dǎo)體層2a的電位低0.7V以上，所以寄生NPN晶體管7動(dòng)作。即，因?yàn)殡娮柙?b造成的電壓降變大，擔(dān)心半導(dǎo)體裝置10誤動(dòng)作。因此，在本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置中，代替在半導(dǎo)體層4構(gòu)成的二極管8，在半導(dǎo)體層4構(gòu)成晶體管。圖3是表示本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖3所示的半導(dǎo)體裝置20為電力用，將向所連接的負(fù)載供給電力的電力元件I與控制電力元件I的電路元件2形成于同一半導(dǎo)體襯底3。并且，在半導(dǎo)體襯底3中形成電力元件I的一面，形成有相對(duì)于電力元件I和電路元件2而獨(dú)立配置的ρ型半導(dǎo)體層4。另外，半導(dǎo)體裝置20在半導(dǎo)體層4內(nèi)形成有η型半導(dǎo)體層21。此外，本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置20對(duì)與實(shí)施方式I涉及的半導(dǎo)體裝置10相同的構(gòu)成要素附加相同符號(hào)，不重復(fù)詳細(xì)說(shuō)明。因?yàn)樵讦研桶雽?dǎo)體層4內(nèi)形成η型半導(dǎo)體層21，所以形成由η型半導(dǎo)體層21、ρ型半導(dǎo)體層4和η型半導(dǎo)體襯底3構(gòu)成的NPN晶體管22。雖然圖3中未圖示，但半導(dǎo)體裝置20中包括與半導(dǎo)體襯底3和半導(dǎo)體層4連接的外部電路。說(shuō)明包含外部電路的半導(dǎo)體裝置20的等效電路。圖4是表示本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置20的電路構(gòu)成的電路圖。圖4所示的外部電路9具有電源9a、將一端與電源9a連接的電阻元件％、和將陽(yáng)極電極與電阻元件9b的另一端連接并且陰極電極GND接地的二極管9c。另外，電阻元件9b的一端與NPN晶體管22的集電極電極(半導(dǎo)體層21)電連接，電阻元件9b的另一端與NPN晶體管22的基極電極(半導(dǎo)體層4)電連接。在圖4所示的半導(dǎo)體裝置20中，通過(guò)將電阻元件9b和二極管9c與電源9a串聯(lián)連接，將二極管9c的陽(yáng)極電極的電位例如設(shè)為0.7V左右(常溫)。由此，將半導(dǎo)體層4的電位固定在0.7V左右，將半導(dǎo)體襯底3的電位設(shè)為從半導(dǎo)體層4的電位下降0.7V左右的OV左右。半導(dǎo)體裝置20在電力元件I為通常動(dòng)作的導(dǎo)通狀態(tài)期間，半導(dǎo)體襯底3的電位變?yōu)殡娏υ蘒的集電極一發(fā)射極間飽和電壓VCE(飽和)。另外，半導(dǎo)體裝置20在電力元件I為通常動(dòng)作的截止?fàn)顟B(tài)期間，因?yàn)楸趁骐姌O6的電位為比半導(dǎo)體襯底3的電位高的電位，所以半導(dǎo)體襯底3的電位不會(huì)為負(fù)電位。在半導(dǎo)體裝置20中，即便在流過(guò)負(fù)電流的情況下，也能利用二極管9c將半導(dǎo)體層4的電位固定在0.7V左右，所以半導(dǎo)體襯底3的電位不會(huì)為負(fù)電位，能維持在OV左右。由此，在半導(dǎo)體裝置20中，半導(dǎo)體層2a的電位與半導(dǎo)體襯底3的電位為基本相同的電位，寄生NPN晶體管7不會(huì)成為導(dǎo)通狀態(tài)，不從半導(dǎo)體層2a向半導(dǎo)體襯底3流過(guò)寄生電流，所以寄生NPN晶體管7不動(dòng)作。另外，在半導(dǎo)體裝置20中，通過(guò)在ρ型半導(dǎo)體層4內(nèi)形成η型半導(dǎo)體層21并構(gòu)成NPN晶體管22，能降低流到電阻元件9b的電流，能抑制電阻元件9b上的電壓降。因此，在半導(dǎo)體裝置20中，即便流過(guò)負(fù)電流，與使用半導(dǎo)體裝置10的二極管8時(shí)相比，也能在NPN晶體管22中流過(guò)至多直流電流放大率(hFE)倍的集電極電流，能抑制寄生NPN晶體管7的動(dòng)作。
如上所述，在本發(fā)明實(shí)施方式2涉及的半導(dǎo)體裝置20中，通過(guò)使用NPN晶體管22來(lái)代替半導(dǎo)體裝置10的二極管8，能抑制電阻元件9b造成的電壓降，不使寄生NPN晶體管7動(dòng)作，進(jìn)一步確實(shí)地防止半導(dǎo)體裝置20的誤動(dòng)作。(實(shí)施方式3)
說(shuō)明在半導(dǎo)體襯底3內(nèi)形成外部電路9的部分構(gòu)成的情況。圖5A和圖5B是表示本發(fā)明實(shí)施方式3涉及的半導(dǎo)體裝置的電路構(gòu)成的電路圖。圖5A所示的半導(dǎo)體裝置IOa在半導(dǎo)體襯底3內(nèi)形成圖2所示的半導(dǎo)體裝置10的外部電路9的部分構(gòu)成。具體地，半導(dǎo)體裝置IOa在半導(dǎo)體襯底3形成電阻元件9b和二極管9c。電阻元件9b通過(guò)在半導(dǎo)體襯底3形成多晶硅膜來(lái)構(gòu)成，二極管9c通過(guò)擴(kuò)散注入半導(dǎo)體襯底3的雜質(zhì)濃度來(lái)構(gòu)成。同樣，圖5B所示的半導(dǎo)體裝置20a在半導(dǎo)體襯底3內(nèi)形成圖4所示的半導(dǎo)體裝置20的外部電路9的部分構(gòu)成。具體地，半導(dǎo)體裝置20a在半導(dǎo)體襯底3形成電阻元件9b和二極管9c。此外，本發(fā)明實(shí)施方式3涉及的半導(dǎo)體裝置10a、20a，對(duì)與實(shí)施方式I涉及的半導(dǎo)體裝置10和實(shí)施方式2涉及的半導(dǎo)體裝置20相同的構(gòu)成要素附加相同符號(hào)，不重復(fù)詳細(xì)的說(shuō)明。如上所述，在本發(fā)明實(shí)施方式3涉及的半導(dǎo)體裝置10a，20a中，通過(guò)在半導(dǎo)體襯底3內(nèi)形成外部電路9的部分構(gòu)成，能實(shí)現(xiàn)外部電路9的尺寸縮小化、短布線化、低成本化。此外，在本發(fā)明實(shí)施方式3涉及的半導(dǎo)體裝置10a、20a中，關(guān)于在半導(dǎo)體襯底3內(nèi)形成電阻元件％和二極管9c的情況進(jìn)行了說(shuō)明，但本發(fā)明不限于此，也可在半導(dǎo)體襯底3形成電阻元件9b和二極管9c中的至少一個(gè)。(實(shí)施方式4)
圖6是表示本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖6所示的半導(dǎo)體裝置40為電力用，將向所連接的負(fù)載供給電力的電力元件I與控制電力元件I的電路元件2形成于同一半導(dǎo)體襯底3。此外，本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置40對(duì)與實(shí)施方式I涉及的半導(dǎo)體裝置10相同的構(gòu)成要素附加相同符號(hào)，不重復(fù)詳細(xì)的說(shuō)明。在電力元件I形成有P型半導(dǎo)體層If和形成于P型半導(dǎo)體層If內(nèi)的η型半導(dǎo)體層le。因此，在電力元件I形成由η型半導(dǎo)體層le、ρ型半導(dǎo)體層If和η型半導(dǎo)體襯底3構(gòu)成的NPN晶體管41。并且，在半導(dǎo)體襯底3中形成由ρ型半導(dǎo)體層If、η型半導(dǎo)體襯底3和P型半導(dǎo)體層5構(gòu)成的PNP晶體管42。同樣，在電力元件1，在ρ型半導(dǎo)體層Ig內(nèi)形成有η型半導(dǎo)體層lh。因此，在電力元件I形成由η型半導(dǎo)體層lh、p型半導(dǎo)體層Ig和η型半導(dǎo)體襯底3構(gòu)成的NPN晶體管43。并且，在半導(dǎo)體襯底3形成由ρ型半導(dǎo)體層lg、η型半導(dǎo)體襯底3和ρ型半導(dǎo)體層5構(gòu)成的PNP晶體管44。NPN晶體管41的集電極電極與NPN晶體管43的集電極電極經(jīng)由ρ型半導(dǎo)體層5電連接。此外，雖未圖示，但在電力元件I中，如圖1所示，形成有在P型半導(dǎo)體層Ia內(nèi)具有η型源極/漏極區(qū)域Ib的MOS晶體管lc。雖然圖6中未圖示，但在半導(dǎo)體裝置40中包括與半導(dǎo)體襯底3和半導(dǎo)體層If連接的外部電路。說(shuō)明包含外部電路的半導(dǎo)體裝置40的等效電路。圖7是表示本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置40的電路構(gòu)成的電路圖。
圖7所示的外部電路9具有電源9a、將一端與電源9a連接的電阻元件9b、將陽(yáng)極電極與電阻元件9b的另一端連接的二極管9c、和將陽(yáng)極電極與二極管9c的陰極電極連接并且陰極電極GND接地的二極管9d。另外，電阻元件9b的另一端與NPN晶體管41的基極電極(半導(dǎo)體層If)電連接。在圖7所示的半導(dǎo)體裝置40中，通過(guò)將電阻元件9b和二極管9c、9d與電源9a串聯(lián)連接，二極管9c的陽(yáng)極電極上的電位例如變?yōu)榕c二極管9c、9d的正向壓降VF之和對(duì)應(yīng)的1.4V左右(常溫)。由此，NPN晶體管41基極電極被施加1.4V左右的電壓，利用與發(fā)射極電極連接的電流源45，能夠從半導(dǎo)體襯底3抽出電流。通過(guò)利用NPN晶體管41從半導(dǎo)體襯底3抽出電流，注入半導(dǎo)體襯底3的空穴電流的一部分流過(guò)NPN晶體管43的基極電極，使NPN晶體管43動(dòng)作。通過(guò)NPN晶體管43動(dòng)作，從NPN晶體管43的發(fā)射極電極輸出的電壓變?yōu)闊o(wú)限接近NPN晶體管43的集電極電極電壓的電壓。因此，通過(guò)在NPN晶體管43的發(fā)射極電極例如設(shè)置檢測(cè)輸出端子電壓的功能電路46，半導(dǎo)體裝置40可設(shè)置取入與輸出端子電壓成比例的信號(hào)來(lái)控制過(guò)電壓的過(guò)電壓保護(hù)功能。NPN晶體管43的基極電極經(jīng)由多個(gè)齊納二極管47而GND接地。半導(dǎo)體裝置40在流過(guò)負(fù)電流的情況下，利用NPN晶體管41的基極電極(P型半導(dǎo)體層If)與η型半導(dǎo)體襯底3構(gòu)成的ρη結(jié)，半導(dǎo)體襯底3的電位維持從NPN晶體管41的基極電極的電位(1.4V左右(常溫))下降到0.7V左右(常溫)的電位。因此，關(guān)于半導(dǎo)體裝置40，ρ型半導(dǎo)體層2a與η型半導(dǎo)體襯底3變?yōu)槟嫫珘籂顟B(tài)，寄生電流不從半導(dǎo)體層2a向半導(dǎo)體襯底3流動(dòng)，所以寄生NPN晶體管7不動(dòng)作。如上所述，在本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置40中，通過(guò)在電力元件I設(shè)置NPN晶體管41和NPN晶體管43，即便在流過(guò)負(fù)電流的情況下，也抑制半導(dǎo)體襯底3的電位相對(duì)于構(gòu)成電路元件的P型半導(dǎo)體層2a的電位變低，不使寄生NPN晶體管7動(dòng)作，防止半導(dǎo)體裝置40誤動(dòng)作。此外，在本發(fā)明實(shí)施方式4涉及的半導(dǎo)體裝置40中，將NPN晶體管41和NPN晶體管43設(shè)在電力元件1，但本發(fā)明不限于此，也可設(shè)在電力元件I和電路元件2以外。另外，NPN晶體管41和NPN晶體管43為了得到必要的性能，期望以與電力元件I和電路元件2不同的制造工序形成。但是，如果能得到充分的性能，則NPN晶體管41和NPN晶體管43也可由與電力元件I或電路元件2相同的制造工序形成。通過(guò)在電力元件I形成NPN晶體管41和NPN晶體管43，能以與構(gòu)成電力元件I的其他元件相同的制造工序形成，能降低制造成本。并且，NPN晶體管41利用與發(fā)射極電極連接的電流源45從半導(dǎo)體襯底3抽出電流，但也可代替電流源45，將電阻元件與發(fā)射極電極連接，從半導(dǎo)體襯底3抽出電流。此外，與將電阻元件與NPN晶體管41的發(fā)射極電極連接的情況相比，與電流源45連接能縮小電路構(gòu)成的尺寸。另外，多個(gè)齊納二極管47也可作為多齊納二極管(poly zener diode)形成于半導(dǎo)體襯底3上，同樣，代替電流源45而與NPN晶體管41的發(fā)射極電極連接的電阻元件也可作為多晶硅電阻，形成于半導(dǎo)體襯底3上。(實(shí)施方式5) 圖8是表示本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置的構(gòu)成的示意圖。圖8所示的半導(dǎo)體裝置50為電力用，將向所連接的負(fù)載供給電力的電力元件I與控制電力元件I的電路元件2形成于同一半導(dǎo)體襯底3。并且，在半導(dǎo)體襯底3中形成電力元件I的一面，形成有相對(duì)于電力元件I和電路元件2而獨(dú)立配置的ρ型半導(dǎo)體層4。半導(dǎo)體裝置50在半導(dǎo)體層4內(nèi)形成有η型半導(dǎo)體層21。此外，本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置50對(duì)與實(shí)施方式2涉及的半導(dǎo)體裝置20和實(shí)施方式4涉及的半導(dǎo)體裝置40相同的構(gòu)成要素附加相同符號(hào)，不重復(fù)詳細(xì)的說(shuō)明。電力元件I中，與圖6所示的半導(dǎo)體裝置40 —樣，包含NPN晶體管41、43和PNP晶體管42、44。雖未圖示,但電力元件I中如圖1所示，形成有在P型半導(dǎo)體層Ia內(nèi)具有η型源極/漏極區(qū)域Ib的MOS晶體管lc。另外，與圖3所示的半導(dǎo)體裝置20 —樣，在ρ型半導(dǎo)體層4內(nèi)形成有η型半導(dǎo)體層21，所以在半導(dǎo)體襯底3形成由η型半導(dǎo)體層21、ρ型半導(dǎo)體層4和η型半導(dǎo)體襯底3構(gòu)成的NPN晶體管22。雖然圖8中未圖示，但在半導(dǎo)體裝置50中包括與半導(dǎo)體襯底3和半導(dǎo)體層lf、4連接的外部電路。說(shuō)明包含外部電路的半導(dǎo)體裝置50的等效電路。圖9是表示本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置50的電路構(gòu)成的電路圖。圖9所示的外部電路9具有電源9a、將一端與電源9a連接的電阻元件％、將陽(yáng)極電極與電阻元件9b的另一端連接的二極管9c、和將陽(yáng)極電極與二極管9c的陰極電極連接并且陰極電極GND接地的二極管9d。電阻元件9b的另一端與NPN晶體管41的基極電極(半導(dǎo)體層If)電連接。并且，電阻元件9b的一端與NPN晶體管22的集電極電極(半導(dǎo)體層21)電連接，電阻元件9b的另一端與NPN晶體管22的基極電極(半導(dǎo)體層4)電連接。在實(shí)施方式4涉及的半導(dǎo)體裝置40中，在流過(guò)負(fù)電流的情況下，若流過(guò)電阻元件9b的電流變大，則由于電阻元件9b造成的電壓降，二極管9c的陽(yáng)極電極的電位、即NPN晶體管41的基極電極的電位下降。若NPN晶體管41的基極電極的電位下降，則半導(dǎo)體襯底3的電位相對(duì)于半導(dǎo)體層2a的電位而降低，所以寄生NPN晶體管7動(dòng)作。即，因?yàn)殡娮柙?b造成的電壓降變大，擔(dān)心半導(dǎo)體裝置40誤動(dòng)作。因此，在半導(dǎo)體裝置50中，通過(guò)在ρ型半導(dǎo)體層4內(nèi)形成η型半導(dǎo)體層21并構(gòu)成NPN晶體管22，能降低流向電阻元件9b的電流，抑制電阻元件9b上的電壓降。因此，在半導(dǎo)體裝置50中，即便在流過(guò)負(fù)電流的情況下，與使用實(shí)施方式4涉及的半導(dǎo)體裝置40的構(gòu)成的情況相比，能抑制電阻元件％上的電壓降，抑制寄生NPN晶體管7的動(dòng)作。如上所述，在本發(fā)明實(shí)施方式5涉及的半導(dǎo)體裝置50中，通過(guò)在半導(dǎo)體裝置40的構(gòu)成之外還設(shè)置NPN晶體管22，從而抑制電阻元件9b造成的電壓降，不使寄生NPN晶體管7動(dòng)作，進(jìn)一步確實(shí)防止半導(dǎo)體裝置50誤動(dòng)作。(實(shí)施方式6)
圖10是表示本發(fā)明實(shí)施方式6涉及的半導(dǎo)體裝置60的電路構(gòu)成的電路圖。圖10所示的半導(dǎo)體裝置60的外部電路9以外的構(gòu)成與實(shí)施方式5涉及的半導(dǎo)體裝置50相同，所以對(duì)與半導(dǎo)體裝置50相同的構(gòu)成要素附加相同符號(hào)，不重復(fù)詳細(xì)的說(shuō)明。圖10所示的外部電路9具有電源9a、將一端與電源9a連接的電阻元件％、將陽(yáng)極電極與電阻元件9b的另一端連接的二極管9c、和將陽(yáng)極電極與二極管9c的陰極電極連接并且陰極電極GND接地的二極管9d。并且，外部電路9具有將一端與NPN晶體管43的發(fā)射極電極連接的電阻元件9e、和將陽(yáng)極電極與電阻元件9e的另一端連接并且將陰極電極與電阻元件9b的一端連接的二極管9f。外部電路9具有與電源9a并聯(lián)連接的電容元件9g、與電容元件9g并聯(lián)連接的齊納二極管9h、和連接在電源9a與齊納二極管9h之間的電阻元件9i。電阻元件9b的另一端與NPN晶體管41的基極電極(半導(dǎo)體層If)電連接。并且，電阻元件9b的一端與NPN晶體管22的集電極電極(半導(dǎo)體層21)電連接，電阻元件9b的另一端與NPN晶體管22的基極電極(半導(dǎo)體層4)電連接。在半導(dǎo)體裝置60中，與NPN晶體管43的發(fā)射極電極連接的電阻元件9e限制流過(guò)二極管9f的電流。另外，相對(duì)于電源9a的電壓(例如14V)，齊納二極管9h例如以7V左右箝位。在NPN晶體管43的發(fā)射極電極的電位比電容元件9g的電容器電位高的情況下，向電容元件9g充電得以進(jìn)行，能夠?qū)⒊潆姷诫娙菰?g的電荷用作包含控制電路等電路元件2的電源。另外，電容元件9g的電容器電壓因?yàn)橛升R納二極管9h箝位，所以僅上升到最大7V左右，不會(huì)有電容元件9g的電容器電流向電源9a側(cè)逆流。如上所述，在半導(dǎo)體裝置60中，因?yàn)槔贸潆姷诫娙菰?g的電荷，所以能降低由最接近電源9a的電阻元件9i消耗的電力，能抑制電路全體的消耗電力。此外，半導(dǎo)體裝置60中，即便在流過(guò)負(fù)電流的情況下，也因?yàn)樵O(shè)置有二極管9f，所以電流不向NPN晶體管43的發(fā)射極電極流動(dòng)，利用NPN晶體管22的動(dòng)作，抑制電阻元件9b造成的電壓降，不使寄生NPN晶體管7動(dòng)作，防止半導(dǎo)體裝置60誤動(dòng)作。另外，電阻元件9b、9e、9i也可作為多晶硅電阻形成于半導(dǎo)體襯底3上。同樣，二極管9c、9d、9f也可作為擴(kuò)散二極管形成于半導(dǎo)體襯底3上。并且，電容元件9g也可作為利用娃襯底與多晶娃的電容，形成于半導(dǎo)體襯底3上。同樣,齊納二極管9h也可作為多齊納二極管，形成于半導(dǎo)體襯底3上。雖然詳細(xì)說(shuō)明示出了本發(fā)明，但這僅是為了示例，不成為限定，應(yīng)該清楚地理解發(fā)明的范圍由所附權(quán)利要求的范圍解釋。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括: 第I導(dǎo)電類型的半導(dǎo)體襯底； 電力元件，形成于所述半導(dǎo)體襯底的一面，向所連接的負(fù)載供給電力； 電路元件，形成于形成有所述電力元件的所述半導(dǎo)體襯底的所述一面，至少包含I個(gè)具有第I導(dǎo)電類型的源極/漏極區(qū)域的MOS晶體管； 第2導(dǎo)電類型的第I半導(dǎo)體層，形成于形成有所述電力元件的所述半導(dǎo)體襯底的所述一面，相對(duì)于所述電力元件和所述電路元件而獨(dú)立配置；和外部電路，與所述半導(dǎo)體襯底和所述第I半導(dǎo)體層電連接， 所述外部電路具有第I電源、將一端與所述第I電源連接的第I電阻元件、和將陽(yáng)極電極與所述第I電阻元件的另一端連接并且陰極電極GND接地的第I 二極管， 將所述第I半導(dǎo)體層與所述第I電阻元件的所述另一端連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 還具備在所述第I半導(dǎo)體層內(nèi)形成的第I導(dǎo)電類型的第2半導(dǎo)體層， 由所述第2半導(dǎo)體層、所述第I半導(dǎo)體層和所述半導(dǎo)體襯底構(gòu)成第I晶體管， 將所述第2半導(dǎo)體層與所述第I電阻元件的所述一端連接，將所述第I半導(dǎo)體層與所述第I電阻元件的所述另一端連接。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 將所述外部電路的所述第I電阻元件和所述第I二極管中至少一個(gè)形成于所述半導(dǎo)體襯底內(nèi)。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，還具備: 第2導(dǎo)電類型的第3半導(dǎo)體層，形成于形成有所述電力元件的所述半導(dǎo)體襯底的所述一面，至少相對(duì)于所述電路元件和所述第I半導(dǎo)體層而獨(dú)立配置；和第I導(dǎo)電類型的第4半導(dǎo)體層，形成于所述第3半導(dǎo)體層內(nèi)， 由所述第4半導(dǎo)體層、所述第3半導(dǎo)體層和所述半導(dǎo)體襯底構(gòu)成第2晶體管， 所述第I晶體管和所述第2晶體管的集電極電極經(jīng)由所述半導(dǎo)體襯底連接， 將所述第I晶體管的基極電極與所述第I電阻元件的所述另一端連接，將第2電源或第2電阻元件與所述第I晶體管的發(fā)射極電極連接。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中，還具備: 第2導(dǎo)電類型的第5半導(dǎo)體層，形成于形成有所述電力元件的所述半導(dǎo)體襯底的所述一面，至少相對(duì)于所述電路元件、所述第I半導(dǎo)體層和所述第3半導(dǎo)體層而獨(dú)立配置；和第I導(dǎo)電類型的第6半導(dǎo)體層，形成于所述第5半導(dǎo)體層內(nèi)， 由所述第6半導(dǎo)體層、所述第5半導(dǎo)體層和所述半導(dǎo)體襯底構(gòu)成第3晶體管， 將所述第3晶體管的集電極電極與所述第I電阻元件的所述一端連接，將所述第3晶體管的基極電極與所述第I電阻元件的所述另一端連接。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，還具備: 第3電阻元件，將一端與所述第2晶體管的發(fā)射極電極連接； 第2 二極管，將陽(yáng)極電極與所述第3電阻元件的另一端連接，將陰極電極與所述第I電阻元件的所述一端連接； 電容元件，與所述第I電源并聯(lián)連接；第3 二極管，與所述電容元件并聯(lián)連接；和 第4電阻元件，連接在所述第3 二極管與所述第I電源之間。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中， 所述第I晶體管和所述第2晶體管形成于所述電力元件。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其中， 所述第2電阻元件、所述第3電阻元件、所述第2 二極管、所述第3 二極管和所述電容元件中至少I個(gè)形成于所述 半導(dǎo)體襯底內(nèi)。
全文摘要
本發(fā)明即便在半導(dǎo)體裝置中流過(guò)負(fù)電流的情況下，也抑制半導(dǎo)體襯底(3)的電位相對(duì)于構(gòu)成電路元件(2)的深半導(dǎo)體層的電位變低，不使寄生元件動(dòng)作，防止半導(dǎo)體裝置的誤動(dòng)作。本發(fā)明包括n型半導(dǎo)體襯底(3)、電力元件(1)、電路元件(2)和外部電路。外部電路具有電源、將一端與電源連接的電阻元件、和將陽(yáng)極電極與電阻元件的另一端連接并且陰極電極GND接地的二極管，將半導(dǎo)體層(4)與電阻元件的另一端連接。
文檔編號(hào)H01L27/06GK103077946SQ20121041616
公開(kāi)日2013年5月1日 申請(qǐng)日期2012年10月26日 優(yōu)先權(quán)日2011年10月26日
發(fā)明者山本剛司, 河本厚信 申請(qǐng)人:三菱電機(jī)株式會(huì)社